專利名稱：液晶顯示器的驅動裝置和驅動方法
技術領域：
本發明涉及液晶顯示器領域，尤其涉及一種液晶顯示器的驅動裝置和驅動方法。
背景技術：
液晶顯示器(Liquid Crystal Display，LCD)具有體積小、功耗低、無輻射等特點， 現已占據了平面顯示領域的主導地位。液晶顯示器的主體結構包括對盒在一起并將液晶夾設其間的陣列基板和彩膜基板，陣列基板上形成有提供掃描信號的柵線、提供數據信號的數據線、形成像素點的像素電極以及提供公共電壓的公共電極線，彩膜基板上形成有黑矩陣和彩色樹脂，其中，柵線由柵極驅動器驅動，柵極驅動器由若干個柵極驅動集成電路antegrated Circuit，簡稱IC)構成，一個柵極驅動IC具有多個輸出通道，一條輸出通道輸出的信號對應驅動一條柵線；數據線由數據驅動器驅動，數據驅動器由若干個數據驅動IC構成，一個數據驅動IC具有多個輸出通道，一條輸出通道輸出的信號對應驅動一條數據線。發明人發現，現有技術提供的液晶顯示器的驅動裝置至少存在以下問題由于一條輸出通道對應驅動一條數據線或柵線，因此在數據驅動IC和柵極驅動IC的輸出通道數量一定的情況下，需要設置較多的數據驅動IC和柵極驅動IC，PCB上走線數量多，布線復雜，所以生產成本較高。

發明內容
本發明所要解決的技術問題在于提供一種液晶顯示器的驅動裝置和驅動方法，能夠減少柵極驅動IC和/或數據驅動IC的數量，有效減少了驅動電路PCB的走線數量，從而降低了生產成本。為解決上述技術問題，本發明液晶顯示器的驅動裝置和驅動方法采用如下技術方案—種液晶顯示器的驅動裝置，包括柵極驅動器和數據驅動器，還包括柵線驅動模塊陣列和/或數據線驅動模塊陣列，所述柵線驅動模塊陣列由A個柵線驅動模塊組成，每一個柵線驅動模塊與所述柵極驅動器的一個輸出通道相連接，并連接兩條柵線，所述柵線驅動模塊用于驅動其所連接的柵線依次開啟，其中，1彡A彡M/2，M為柵線的總行數；所述數據線驅動模塊陣列由B個數據線驅動模塊組成，每一個數據線驅動模塊與所述數據驅動器的一個輸出通道相連接，并連接兩條數據線，所述數據線驅動模塊用于驅動其所連接的數據線依次開啟，其中，1彡B彡N/2, N為數據線的總列數。所述柵線驅動模塊包括第一薄膜晶體管和第二薄膜晶體管，其中，所述第一薄膜晶體管的柵極與柵極驅動時鐘信號的輸出端相連接，其源極與所述柵極驅動器的一個輸出通道相連接，其漏極與所述兩條柵線中的一條相連接；所述第二薄膜晶體管的柵極與所述柵極驅動時鐘信號的輸出端相連接，其源極與所述柵極驅動器的一個輸出通道相連接，其漏極與所述兩條柵線中的另一條相連接。所述第一薄膜晶體管高電平有效，所述第二薄膜晶體管低電平有效；或所述第一薄膜晶體管低電平有效，所述第二薄膜晶體管高電平有效。所述數據線驅動模塊包括第三薄膜晶體管和第四薄膜晶體管，其中，所述第三薄膜晶體管的柵極與數據驅動時鐘信號的輸出端相連接，其源極與所述數據驅動器的一個輸出通道相連接，其漏極與所述兩條數據線中的一條相連接；所述第四薄膜晶體管的柵極與所述數據線驅動時鐘信號的輸出端相連接，其源極與所述數據驅動器的一個輸出通道相連接，其漏極與所述兩條數據線中的另一條相連接。所述第三薄膜晶體管高電平有效，所述第四薄膜晶體管低電平有效；或所述第三薄膜晶體管低電平有效；所述第四薄膜晶體管高電平有效。所述柵線驅動模塊所連接的兩條柵線為一條奇數行柵線和一條偶數行柵線；和/ 或所述數據線驅動模塊所連接的兩條數據線為一條奇數列數據線和一條偶數列數據線。所述柵線驅動模塊所連接的兩條柵線為依次相鄰一條奇數行柵線和一條偶數行柵線；和/或所述數據線驅動模塊所連接的兩條數據線為依次相鄰的一條奇數列數據線和一條偶數列數據線。一種液晶顯示器的驅動方法，包括在每條柵線開啟的第一時間內，與每個數據線驅動模塊連接的兩條數據線中的一條同時開啟；在每條柵線開啟的第二時間內，與每個數據線驅動模塊連接的兩條數據線中的另一條同時開啟。所述數據線驅動模塊所連接的兩條數據線為一條奇數列數據線和一條偶數列數據線，則在每條柵線開啟的第一時間內，奇數列數據線同時開啟，所述柵線所對應的奇數像素單元同時顯示數據；或偶數列數據線同時開啟，所述柵線所對應的偶數像素單元同時顯示數據；在每條柵線開啟的第二時間內，偶數列的數據線同時開啟，所述柵線所對應的偶數像素單元同時顯示數據；或奇數列數據線同時開啟，所述柵線所對應的奇數像素單元同時顯示數據。在本實施例的技術方案中，通過在兩行柵線之間設置柵線驅動模塊，一個柵線驅動模塊與柵極驅動器的一個輸出通道相連接，從而組成具有Wl (1彡A彡M/2，M為柵線總行數)個柵線驅動模塊的柵線驅動模塊陣列，使一個與柵線驅動模塊相連接的柵極驅動IC 的輸出通道實現對兩條柵線的驅動，和/或在兩列數據線之間設置數據線驅動模塊，一個數據線驅動模塊與數據驅動器的一個輸出通道相連接，從而組成具有B/2(l ^B^ Ν/2, N 為數據線總列數)個數據線驅動模塊的數據線驅動模塊陣列，使一個與數據線驅動模塊相連接的數據驅動IC的輸出通道實現兩條數據線的數據輸出，從而完成液晶面板每幀畫面的顯示，這樣，在柵極驅動器中的柵極驅動IC和數據驅動器中的數據驅動IC的輸出通道規格不變、以及確保顯示幀頻率和畫面品質無不良影響的前提下，所采用的柵極驅動IC和/ 或數據驅動IC的數量減少，在每兩條柵線都設置一個柵線驅動模塊和/或每兩條數據線都設置一個數據線驅動模塊時，柵極驅動IC和/或數據驅動IC的數量減半，有效減少了驅動電路PCB的走線數量以及PCB元件的布局難度，從而有助于減小PCB面積，降低了成本，也進一步使得液晶面板更加輕薄。


為了更清楚地說明本發明實施例或現有技術中的技術方案，下面將對實施例描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發明的一些實施例，對于本領域普通技術人員來講，在不付出創造性勞動的前提下，還可以根據這些附圖獲得其他的附圖。圖1為本發明實施例一液晶顯示器的驅動裝置的結構示意圖；圖2為本發明實施例一的驅動時序圖；圖3為本發明實施例二液晶顯示器的驅動裝置的結構示意圖；圖4為本發明實施例二的驅動時序圖；圖5為本發明實施例三液晶顯示器的驅動裝置的結構示意圖；圖6為本發明實施例三的驅動時序圖；圖7為本發明實施例四液晶顯示器的驅動裝置的結構示意圖；圖8為本發明實施例四的驅動時序圖；圖9為本發明實施例四的液晶顯示器的驅動方法的流程圖之一；圖10為本發明實施例四的液晶顯示器的驅動方法的流程圖之二。附圖標記說明1-柵線；2-數據線；3-數據線驅動模塊；31-第三薄膜晶體管；32-第四薄膜晶體管；4-柵線驅動模塊；41-第-薄膜晶體管；42-第二薄膜晶體管。
具體實施例方式下面將結合本發明實施例中的附圖，對本發明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例是本發明一部分實施例，而不是全部的實施例?；诒景l明中的實施例，本領域普通技術人員在沒有做出創造性勞動前提下所獲得的所有其他實施例，都屬于本發明保護的范圍。本發明實施例提供一種液晶顯示器的驅動裝置和驅動方法，能夠減少柵極驅動IC 和/或數據驅動IC的數量，從而減少了驅動電路PCB的走線數量，降低了生產成本。本發明實施例提供的液晶顯示器的驅動裝置包括柵極驅動器和數據驅動器，還包括柵線驅動模塊陣列和/或數據線驅動模塊陣列，所述柵線驅動模塊陣列由A個柵線驅動模塊組成，每一個柵線驅動模塊與所述柵極驅動器的一個輸出通道相連接，并連接兩條柵線，所述柵線驅動模塊用于驅動其所連接的柵線依次開啟，其中，1彡A彡M/2，M為柵線的總條數；所述數據線驅動模塊陣列由B個數據線驅動模塊組成，每一個數據線驅動模塊與
6所述數據驅動器的一個輸出通道相連接，并連接兩條數據線，所述數據線驅動模塊用于驅動其所連接的數據線依次開啟，其中，1彡B彡N/2, N為數據線的總條數。其中，如圖1所示，所述柵線驅動模塊4包括第一薄膜晶體管41和第二薄膜晶體管42，所述第一薄膜晶體管41的柵極與柵極驅動時鐘信號的輸出端相連接，其源極與所述柵極驅動器的一個輸出通道相連接，其漏極與所述兩條柵線1中的一條相連接；所述第二薄膜晶體管42的柵極與所述柵極驅動時鐘信號的輸出端相連接，其源極與所述柵極驅動器的一個輸出通道相連接，其漏極與所述兩條柵線1中的另一條相連接。所述數據線驅動模塊3包括第三薄膜晶體管31和第四薄膜晶體管32，所述第三薄膜晶體管31的柵極與數據驅動時鐘信號的輸出端相連接，其源極與所述數據驅動器的一個輸出通道相連接，其漏極與所述兩條數據線2中的一條相連接；所述第二薄膜晶體管 42的柵極與所述數據驅動時鐘信號的輸出端相連接，其源極與所述數據驅動器的一個輸出通道相連接，其漏極所述兩條數據線2中的另一條相連接。其中，所述第一薄膜晶體管41高電平有效，所述第二薄膜晶體管42低電平有效； 或者，所述第一薄膜晶體管41低電平有效，所述第二薄膜晶體管42高電平有效?；蛘?，可選地，所述第三薄膜晶體管31高電平有效，所述第四薄膜晶體管32低電平有效；或者，所述第三薄膜晶體管31低電平有效；所述第四薄膜晶體管32高電平有效。在本實施例的技術方案中，通過在兩行柵線之間設置柵線驅動模塊，一個柵線驅動模塊與柵極驅動器的一個輸出通道相連接，從而組成具有Wl (1彡A彡M/2，M為柵線總行數)個柵線驅動模塊的柵線驅動模塊陣列，使一個與柵線驅動模塊相連接的柵極驅動IC 的輸出通道實現對兩條柵線的驅動，和/或在兩列數據線之間設置數據線驅動模塊，一個數據線驅動模塊與數據驅動器的一個輸出通道相連接，從而組成具有B/2(l ^B^ Ν/2, N 為數據線總列數)個數據線驅動模塊的數據線驅動模塊陣列，使一個與數據線驅動模塊相連接的數據驅動IC的輸出通道實現兩條數據線的數據輸出，從而完成液晶面板每幀畫面的顯示，這樣，在柵極驅動器中的柵極驅動IC和數據驅動器中的數據驅動IC的輸出通道規格不變、以及確保顯示幀頻率和畫面品質無不良影響的前提下，所采用的柵極驅動IC和/ 或數據驅動IC的數量減少，在每兩條柵線都設置一個柵線驅動模塊和/或每兩條數據線都設置一個數據線驅動模塊時，柵極驅動IC和/或數據驅動IC的數量減半，有效減少了驅動電路PCB的走線數量以及PCB元件的布局難度，從而有助于減小PCB面積，降低了成本，也進一步使得液晶面板更加輕薄。以下通過具體的實施例說明本發明的技術方案。實施例一在本實施例中，采用設置柵線驅動模塊陣列，也設置數據線驅動模塊陣列的方案， 并且進一步地，所述柵線驅動模塊所連接的兩條柵線為一條奇數行柵線和一條偶數行柵線；所述數據線驅動模塊所連接的兩條數據線為一條奇數列數據線和一條偶數列數據線。具體地，采用的柵線驅動模塊4包括高電平有效的第一薄膜晶體管41和低電平有效的第二薄膜晶體管42，其中，第一薄膜晶體管41的柵極與數據線驅動時鐘信號的輸出端相連接，其源極與柵極驅動器的一個輸出通道相連接，其漏極與一條奇數行的柵線1相連接；第二薄膜晶體管42的柵極與所述柵線驅動時鐘信號的輸出端相連接，其源極與所述柵極驅動器的一個輸出通道相連接，其漏極與一條偶數行的柵線1相連接。
采用的數據線驅動模塊3包括高電平有效的第三薄膜晶體管31和低電平有效的第四薄膜晶體管32，其中，第三薄膜晶體管31的柵極與數據線驅動時鐘信號的輸出端相連接，其源極與所述數據驅動器的一個輸出通道相連接，其漏極與一條奇數列的數據線2相連接；第四薄膜晶體管32的柵極與所述數據線驅動時鐘信號的輸出端相連接，其源極與所述數據驅動器的一個輸出通道相連接，其漏極與一條偶數列的數據線2相連接。如圖2所示，為本發明實施例一的驅動時序圖，其中，CLK-G表示柵線驅動時鐘信號、CLK-S表示數據線驅動時鐘信號、Driver-Gatel表示柵極驅動IC的第一輸出通道的輸出、DriVer-Gate2表示柵極驅動IC的第二輸出通道的輸出、Goutl表示第一行柵線的輸出、 Gout2表示第二行柵線的輸出、Gout3表示第三行柵線的輸出、Gout4表示第四行柵線的輸出ο具體地，如圖1所示，柵極驅動IC的第一輸出通道DriVer_Datel輸出高電平時1)當CLK_G為高電平時，奇數行柵線1對應的第一薄膜晶體管41高電平有效，第一薄膜晶體管41導通，即在T1、T2時間段，第一行柵線1打開，Tl時間段，CLK_S為高電平， 第三薄膜晶體管31高電平有效，第三薄膜晶體管31導通，第一行柵線1對應的奇數像素單元由奇數列數據線2寫入數據；T2時間段，CLK_S為低電平，第四薄膜晶體管32低電平有效，第四薄膜晶體管32導通，第一行柵線1對應的偶數像素單元由偶數列數據線2寫入數據，從而完成第一行所有像素單元數據的寫入。2)當CLK_G為低電平時，偶數行柵線1對應的第二薄膜晶體管42低電平有效，第二薄膜晶體管42導通，即在T3、T4時間段，第二行柵線1打開，Τ3時間段，CLK_S為高電平， 第三薄膜晶體管31高電平有效，第三薄膜晶體管31導通，第二行柵線1對應的奇數像素單元由奇數列數據線2寫入數據；T4時間段，CLK_S為低電平，第四薄膜晶體管32低電平有效，第四薄膜晶體管32導通，第二行柵線1對應的偶數像素單元由偶數列數據線2寫入數據，從而完成第二行所有像素單元數據的寫入。柵極驅動IC的第二輸出通道DriVer_Date2輸出高電平時1)當CLK_G為高電平時，奇數行柵線1對應的第一薄膜晶體管41高電平有效，第一薄膜晶體管41導通，即在T5、T6時間段，第三行柵線1打開，Τ5時間段，CLK_S為高電平， 第三薄膜晶體管31高電平有效，第三薄膜晶體管31導通，第三行柵線1對應的奇數像素單元由奇數列數據線2寫入數據；T6時間段，CLK_S為低電平，第四薄膜晶體管32低電平有效，第四薄膜晶體管32導通，第三行柵線1對應的偶數像素單元由偶數列數據線2寫入數據，從而完成第三行所有像素單元數據的寫入。2)當CLK_G為低電平時，偶數行柵線1對應的第二薄膜晶體管42低電平有效，第二薄膜晶體管42導通，即在T7、T8時間段，第四行柵線1打開，Τ3時間段，CLK_S為高電平， 第三薄膜晶體管31高電平有效，第三薄膜晶體管31導通，第四行柵線1對應的奇數像素單元由奇數列數據線2寫入數據；T4時間段，CLK_S為低電平，第四薄膜晶體管32低電平有效，第四薄膜晶體管32導通，第四行柵線1對應的偶數像素單元由偶數列數據線2寫入數據，從而完成第四行所有像素單元數據的寫入。依此類推，完成每幀畫面的顯示。在本實施例的技術方案中，通過在一條奇數行柵線和一條偶數行柵線之間設置柵線驅動模塊，一個柵線驅動模塊與柵極驅動器的一個輸出通道相連接，從而組成具有6/10 頁
A/2(l彡A彡M/2，M為柵線總行數)個柵線驅動模塊的柵線驅動模塊陣列，使一個與柵線驅動模塊相連接的柵極驅動IC的輸出通道實現對兩條相鄰柵線的驅動，并通過在一條奇數列數據線和一條偶數列數據線之間設置數據線驅動模塊，一個數據線驅動模塊與數據驅動器的一個輸出通道相連接，從而組成具有B/2 (1 ^ B ^ N/2, N為數據線總列數)個數據線驅動模塊的數據線驅動模塊陣列，使一個與數據線驅動模塊相連接的數據驅動IC的輸出通道實現兩條數據線的數據輸出，從而完成液晶面板每幀畫面的顯示，這樣，在柵極驅動器中的柵極驅動IC和數據驅動器中的數據驅動IC的輸出通道規格不變、以及確保顯示幀頻率和畫面品質無不良影響的前提下，所采用的柵極驅動IC和數據驅動IC的數量減少，在每兩條柵線都設置一個柵線驅動模塊和/或每兩條數據線都設置一個數據線驅動模塊時，柵極驅動IC和/或數據驅動IC的數量減半，有效減少了驅動電路PCB的走線數量以及PCB元件的布局難度，從而有助于減小PCB面積，降低了成本，也進一步使得液晶面板更加輕薄。實施例二在本實施例中，采用只設置數據線驅動模塊陣列的方案，并且進一步地，所述數據線驅動模塊所連接的兩條數據線為一條奇數列數據線和一條偶數列數據線。具體地，如圖4所示，為本發明實施例二的驅動時序圖，其中，CLK-S表示數據線驅動時鐘信號、Driver-Gatel表示柵極驅動IC的第一輸出通道的輸出、Driver-Gatd表示柵極驅動IC的第二輸出通道的輸出、Goutl表示第一行柵線的輸出、Gout2表示第二行柵線的輸出、Gout3表示第三行柵線的輸出、Gout4表示第四行柵線的輸出。具體地，如圖3和圖4所示，1)在Tl和T2時間段，柵極驅動IC的第一輸出通道DriVer_Datel輸出高電平，此時，第一輸出通道DriVer_Datel對應的第一行柵線1打開，在Tl時間段，CLK_S為高電平， 第三薄膜晶體管31高電平有效，第三薄膜晶體管31導通，第一行柵線1對應的奇數像素單元由奇數列數據線2寫入數據；在T2時間段，CLK_S為低電平，第四薄膜晶體管32低電平有效，第四薄膜晶體管32導通，第一行柵線1對應的偶數像素單元由偶數列數據線2寫入數據，從而完成第一行像素單元所有數據的寫入?；迷诹?和"Γ4時間段，柵極驅動IC的第二輸出通道DriVer_Datel輸出高電平，此時，第二輸出通道DriVer_Date2對應的第二行柵線1打開，在T3時間段，CLK_S為高電平， 第三薄膜晶體管31高電平有效，第三薄膜晶體管31導通，第二行柵線1對應的奇數像素單元由奇數列數據線2寫入數據；T4時間段，CLK_S為低電平，第四薄膜晶體管32低電平有效，第四薄膜晶體管32導通，第二行柵線1對應的偶數像素單元由偶數列數據線2寫入數據，從而完成第二行像素單元所有數據的寫入。依此類推，完成每幀畫面的顯示。在本實施例的技術方案中，在一條奇數列數據線和一條一偶數列數據線之間設置數據線驅動模塊，一個數據線驅動模塊與數據驅動器的一個輸出通道相連接，從而組成具有B/2(l <B<N/2，N為數據線總列數)個數據線驅動模塊的數據線驅動模塊陣列，使一個與數據線驅動模塊相連接的數據驅動IC的輸出通道實現兩條數據線的數據輸出，從而完成液晶面板每幀畫面的顯示，這樣，在數據驅動器中的數據驅動IC的輸出通道規格不變、 以及確保顯示幀頻率和畫面品質無不良影響的前提下，所采用的數據驅動IC的數量減少， 每兩條數據線都設置一個數據線驅動模塊時，數據驅動IC的數量減半，有效減少了驅動電路PCB的走線數量以及PCB元件的布局難度，從而有助于減小PCB面積，降低了成本，也進一步使得液晶面板更加輕薄。實施例三在本實施例中，采用只設置柵線驅動模塊陣列的方案，并且進一步地，所述柵線驅動模塊所連接的兩條柵線為一條奇數行柵線和一條偶數行柵線。具體地，如圖6所示，為本發明實施例三的驅動時序圖，其中，CLK-G表示柵線驅動時鐘信號、Driver-Gatel表示柵極驅動IC的第一輸出通道的輸出、Goutl表示第一行柵線的輸出、Gout2表示第二行柵線的輸出、Gout3表示第三行柵線的輸出、Gout4表示第四行柵線的輸出。具體地，如圖5和圖6所示，柵極驅動IC的第一輸出通道DriVer_Datel輸出高電平時1)在Tl時間段，高電平，奇數行柵線1對應的第一薄膜晶體管41高電平有效，第一薄膜晶體管41導通，即在Tl時間段，第一行柵線1打開，第一行柵線1對應的像素單元由數據線2寫入數據；2)在T2時間段，CLK_G為低電平，偶數行柵線1對應的第二薄膜晶體管42低電平有效，第二薄膜晶體管42導通，即在T2時間段，第二行柵線1打開，第二行柵線1對應的像素單元由數據線2寫入數據；柵極驅動IC的第二輸出通道DriVer_Date2輸出高電平時1)在T3時間段，CLK_G為高電平，奇數行柵線1對應的第一薄膜晶體管41高電平有效，第一薄膜晶體管41導通，即在Tl時間段，第三行柵線1打開，第三行柵線1對應的像素單元由數據線2寫入數據；2)在T4時間段，低電平，偶數行柵線1對應的第二薄膜晶體管42低電平有效，第二薄膜晶體管42導通，即在T2時間段，第四行柵線1打開，第四行柵線1對應的像素單元由數據線2寫入數據；依此類推，完成每幀畫面的實現。在本實施例的技術方案中，通過在一條奇數行柵線和一條偶數行柵線之間設置柵線驅動模塊，一個柵線驅動模塊與柵極驅動器的一個輸出通道相連接，從而組成具 A/2(l彡A彡M/2，M為柵線總行數)個柵線驅動模塊的柵線驅動模塊陣列，使一個與柵線驅動模塊相連接的柵極驅動IC的輸出通道實現對兩條相鄰柵線的驅動，從而完成液晶面板每幀畫面的顯示，在柵極驅動器中的柵極驅動IC的輸出通道規格不變、以及確保顯示幀頻率和畫面品質無不良影響的前提下，所采用的柵極驅動IC的數量減少，在每兩條柵線都設置一個柵線驅動模塊和都設置一個數據線驅動模塊時，柵極驅動IC的數量減半，有效減少了驅動電路PCB的走線數量以及PCB元件的布局難度，從而有助于減小PCB面積，降低了成本，也進一步使得液晶面板更加輕薄。實施例四在本實施例中，采用設置柵線驅動模塊陣列，也設置數據線驅動模塊陣列的方案， 區別于實施例一，采用的柵線驅動模塊4包括低電平有效的第一薄膜晶體管41和高電平有效的第二薄膜晶體管42，其中，第一薄膜晶體管41的柵極與數據線驅動時鐘信號的輸出端相連接，其源極與柵極驅動器的一個輸出通道相連接，其漏極與一條奇數行的柵線1相連接；第二薄膜晶體管42的柵極與所述數據線驅動時鐘信號的輸出端相連接，其源極與所述柵極驅動器的一個輸出通道相連接，其漏極與一條偶數行的柵線1相連接。采用的數據線驅動模塊3包括低電平有效的第三薄膜晶體管31和高電平有效的第四薄膜晶體管32，其中，第三薄膜晶體管31的柵極與柵線驅動時鐘信號的輸出端相連接，其源極與所述數據驅動器的一個輸出通道相連接，其漏極與一條奇數列的數據線2相連接；第四薄膜晶體管32的柵極與所述柵線驅動時鐘信號的輸出端相連接，其源極與所述數據驅動器的一個輸出通道相連接，其漏極與一條偶數列的數據線2相連接。具體地，如圖8所示，為本發明實施例四的驅動時序圖，其中，CLK-G表示柵線驅動時鐘信號、CLK-S表示數據線驅動時鐘信號、Driver-Gatel表示柵極驅動IC的第一輸出通道的輸出、Driver-Gatd表示柵極驅動IC的第二輸出通道的輸出、Goutl表示第一行柵線的輸出、Gout2表示第二行柵線的輸出、Gout3表示第三行柵線的輸出、Gout4表示第四行柵線的輸出。具體地，如圖7和圖8所示，柵極驅動IC的第一輸出通道DriVer_Datel輸出高電平時1)當CLK_G為低電平時，奇數行柵線1對應的第一薄膜晶體管41低電平有效，第一薄膜晶體管41導通，即在T1、T2時間段，第一行柵線1打開，Tl時間段，CLK_S為低電平， 第三薄膜晶體管31低電平有效，第三薄膜晶體管31導通，第一行柵線1對應的奇數像素單元由奇數列數據線2寫入數據；T2時間段，CLK_S為高電平，第四薄膜晶體管32高電平有效，第四薄膜晶體管32導通，第一行柵線1對應的偶數像素單元由偶數列數據線2寫入數據，從而完成第一行所有像素單元數據的寫入。2)當CLK_G為高電平時，偶數行柵線1對應的第二薄膜晶體管42高電平有效，第二薄膜晶體管42導通，即在T3、T4時間段，第二行柵線1打開，Τ3時間段，CLK_S為低電平， 第三薄膜晶體管31低電平有效，第三薄膜晶體管31導通，第二行柵線1對應的奇數像素單元由奇數列數據線2寫入數據；T4時間段，CLK_S為高電平，第四薄膜晶體管32高電平有效，第四薄膜晶體管32導通，第二行柵線1對應的偶數像素單元由偶數列數據線2寫入數據，從而完成第二行所有像素單元數據的寫入。柵極驅動IC的第二輸出通道DriVer_Date2輸出高電平時1)當CLK_G為低電平時，奇數行柵線1對應的第一薄膜晶體管41低電平有效，第一薄膜晶體管41導通，即在T5、T6時間段，第三行柵線1打開，Τ5時間段，CLK_S為低電平， 第三薄膜晶體管31低電平有效，第三薄膜晶體管31導通，第三行柵線1對應的奇數像素單元由奇數列數據線2寫入數據；T6時間段，CLK_S為低電平，第四薄膜晶體管32高電平有效，第四薄膜晶體管32導通，第三行柵線1對應的偶數像素單元由偶數列數據線2寫入數據，從而完成第三行所有像素單元數據的寫入。2)當CLK_G為高電平時，偶數行柵線1對應的第二薄膜晶體管42高電平有效，第二薄膜晶體管42導通，即在T7、T8時間段，第四行柵線1打開，Τ3時間段，CLK_S為低電平， 第三薄膜晶體管31低電平有效，第三薄膜晶體管31導通，第四行柵線1對應的奇數像素單元由奇數列數據線2寫入數據；T4時間段，CLK_S為高電平，第四薄膜晶體管32高電平有效，第四薄膜晶體管32導通，第四行柵線1對應的偶數像素單元由偶數列數據線2寫入數據，從而完成第四行像素單元所有數據的寫入。
11
依此類推，完成每幀畫面的顯示。在本實施例的技術方案中，通過在一條奇數行柵線和一條偶數行柵線之間設置柵線驅動模塊，一個柵線驅動模塊與柵極驅動器的一個輸出通道相連接，從而組成具有 A/2(l彡A彡M/2，M為柵線總行數)個柵線驅動模塊的柵線驅動模塊陣列，使一個與柵線驅動模塊相連接的柵極驅動IC的輸出通道實現對兩條相鄰柵線的驅動，并通過在一條奇數列數據線和一條偶數列數據線之間設置數據線驅動模塊，一個數據線驅動模塊與數據驅動器的一個輸出通道相連接，從而組成具有B/2 (1 ^ B ^ N/2, N為數據線總列數)個數據線驅動模塊的數據線驅動模塊陣列，使一個與數據線驅動模塊相連接的數據驅動IC的輸出通道實現兩條數據線的數據輸出，從而完成液晶面板每幀畫面的顯示，這樣，在柵極驅動器中的柵極驅動IC和數據驅動器中的數據驅動IC的輸出通道規格不變、以及確保顯示幀頻率和畫面品質無不良影響的前提下，所采用的柵極驅動IC和數據驅動IC的數量減少，在每兩條柵線都設置一個柵線驅動模塊和/或每兩條數據線都設置一個數據線驅動模塊時，柵極驅動IC和/或數據驅動IC的數量減半，有效減少了驅動電路PCB的走線數量以及PCB元件的布局難度，從而有助于減小PCB面積，降低了成本，也進一步使得液晶面板更加輕薄。優選地，在上述實施例中，柵線驅動模塊所連接的柵線為依次相鄰的一條奇數行柵線和一條偶數行柵線；和/或數據線驅動模塊所連接的數據線為依次相鄰的一條奇數列數據線和一條偶數列數據線。這樣的結構走線簡單，避免線路交疊，也易于實現。需要說明的是，本發明實施例提供的液晶面板的像素的排列方式可以采取各種形式，不局限于上述實施例；并且，柵極驅動方式也多樣化選擇，不局限于柵極驅動IC的形式，還可采用COG (Chip On Glass)、GOA (Gate On Array)等驅動方式，若采用GOA形式，其優點在于將行驅動電平轉換單元的數量減半。實施例五本發明實施例還提供一種采用上述實施例提供的液晶顯示器驅動裝置的驅動方法，該方法包括步驟101、在每條柵線開啟的第一時間內，與每個數據線驅動模塊連接的兩條數據線中的一條同時開啟；步驟102、在每條柵線開啟的第二時間內，與每個數據線驅動模塊連接的兩條數據線中的另一條同時開啟。進一步地，所述數據線驅動模塊所連接的兩條數據線為一條奇數列數據線和一條偶數列數據線，則該方法包括步驟201、在每條柵線開啟的第一時間內，奇數列數據線同時開啟，所述柵線所對應的奇數像素單元同時顯示數據；或偶數列數據線同時開啟，所述柵線所對應的偶數像素單元同時顯示數據；步驟202、在每條柵線開啟的第二時間內，偶數列的數據線同時開啟，所述柵線所對應的偶數像素單元同時顯示數據；或奇數列數據線同時開啟，所述柵線所對應的奇數像素單元同時顯示數據。在上述方法實施例中，設每一條柵線開啟的總時間為T，第一時間為Ta，第二時間為Tb，則Ta = Tb = T/2，即在柵線開啟時間T內，奇數列數據線和偶數列數據線分別在Ta或Tb時間開啟，從而完成整行柵線所對應的像素單元的數據顯示。需要說明的是，柵線的開啟可以逐行開啟，也可以按照預先設定的順序依次開啟， 在此不加以限制。通過以上的實施方式的描述，所屬領域的技術人員可以清楚地了解到本發明可借助軟件加必需的通用硬件的方式來實現，當然也可以通過硬件，但很多情況下前者是更佳的實施方式?；谶@樣的理解，本發明的技術方案本質上或者說對現有技術做出貢獻的部分可以以軟件產品的形式體現出來，該計算機軟件產品存儲在可讀取的存儲介質中，如計算機的軟盤，硬盤或光盤等，包括若干指令用以使得一臺計算機設備(可以是個人計算機， 服務器，或者網絡設備等)執行本發明各個實施例所述的方法。以上所述，僅為本發明的具體實施方式
，但本發明的保護范圍并不局限于此，任何熟悉本技術領域的技術人員在本發明揭露的技術范圍內，可輕易想到變化或替換，都應涵蓋在本發明的保護范圍之內。因此，本發明的保護范圍應以所述權利要求的保護范圍為準。
權利要求
1.一種液晶顯示器的驅動裝置，包括柵極驅動器和數據驅動器，其特征在于， 還包括柵線驅動模塊陣列和/或數據線驅動模塊陣列，所述柵線驅動模塊陣列由A個柵線驅動模塊組成，每一個柵線驅動模塊與所述柵極驅動器的一個輸出通道相連接，并連接兩條柵線，所述柵線驅動模塊用于驅動其所連接的柵線依次開啟，其中，1彡A彡M/2，M為柵線的總行數；所述數據線驅動模塊陣列由B個數據線驅動模塊組成，每一個數據線驅動模塊與所述數據驅動器的一個輸出通道相連接，并連接兩條數據線，所述數據線驅動模塊用于驅動其所連接的數據線依次開啟，其中，1彡B彡N/2, N為數據線的總列數。
2.根據權利要求1所述的驅動裝置，其特征在于，所述柵線驅動模塊包括第一薄膜晶體管和第二薄膜晶體管，其中， 所述第一薄膜晶體管的柵極與柵極驅動時鐘信號的輸出端相連接，其源極與所述柵極驅動器的一個輸出通道相連接，其漏極與所述兩條柵線中的一條相連接；所述第二薄膜晶體管的柵極與所述柵極驅動時鐘信號的輸出端相連接，其源極與所述柵極驅動器的一個輸出通道相連接，其漏極與所述兩條柵線中的另一條相連接。
3.根據權利要求2所述的驅動裝置，其特征在于，所述第一薄膜晶體管高電平有效，所述第二薄膜晶體管低電平有效；或所述第一薄膜晶體管低電平有效，所述第二薄膜晶體管高電平有效。
4.根據權利要求1、2或3任一權利要求所述的驅動裝置，其特征在于， 所述數據線驅動模塊包括第三薄膜晶體管和第四薄膜晶體管，其中，所述第三薄膜晶體管的柵極與數據驅動時鐘信號的輸出端相連接，其源極與所述數據驅動器的一個輸出通道相連接，其漏極與所述兩條數據線中的一條相連接；所述第四薄膜晶體管的柵極與所述數據線驅動時鐘信號的輸出端相連接，其源極與所述數據驅動器的一個輸出通道相連接，其漏極與所述兩條數據線中的另一條相連接。
5.根據權利要求4所述的驅動裝置，其特征在于，所述第三薄膜晶體管高電平有效，所述第四薄膜晶體管低電平有效；或所述第三薄膜晶體管低電平有效；所述第四薄膜晶體管高電平有效。
6.根據權利要求5所述的驅動裝置，其特征在于，所述柵線驅動模塊所連接的兩條柵線為一條奇數行柵線和一條偶數行柵線；和/或所述數據線驅動模塊所連接的兩條數據線為一條奇數列數據線和一條偶數列數據線。
7.根據權利要求6所述的驅動裝置，其特征在于，所述柵線驅動模塊所連接的兩條柵線為依次相鄰一條奇數行柵線和一條偶數行柵線； 和/或所述數據線驅動模塊所連接的兩條數據線為依次相鄰的一條奇數列數據線和一條偶數列數據線。
8.一種液晶顯示器的驅動方法，其特征在于，包括 在每條柵線開啟的第一時間內，與每個數據線驅動模塊連接的兩條數據線中的一條同時開啟； 在每條柵線開啟的第二時間內，與每個數據線驅動模塊連接的兩條數據線中的另一條同時開啟。
9.根據權利要求8所述的方法，其特征在于，所述數據線驅動模塊所連接的兩條數據線為一條奇數列數據線和一條偶數列數據線，則在每條柵線開啟的第一時間內，奇數列數據線同時開啟，所述柵線所對應的奇數像素單元同時顯示數據；或偶數列數據線同時開啟，所述柵線所對應的偶數像素單元同時顯示數據； 在每條柵線開啟的第二時間內，偶數列的數據線同時開啟，所述柵線所對應的偶數像素單元同時顯示數據；或奇數列數據線同時開啟，所述柵線所對應的奇數像素單元同時顯示數據。
全文摘要
本發明實施例公開了一種液晶顯示器的驅動裝置和驅動方法，涉及液晶顯示器領域，能夠減少柵極驅動IC和/或數據驅動IC的數量。驅動裝置包括柵極驅動器和數據驅動器，柵線驅動模塊陣列和/或數據線驅動模塊陣列，柵線驅動模塊陣列由A個柵線驅動模塊組成，每一個柵線驅動模塊與柵極驅動器的一個輸出通道相連接，并連接兩條柵線，柵線驅動模塊用于驅動其所連接的柵線依次開啟，其中，1≤A≤M/2，M為柵線的總行數；數據線驅動模塊陣列由B個數據線驅動模塊組成，每一個數據線驅動模塊與數據驅動器的一個輸出通道相連接，并連接兩條數據線，數據線驅動模塊用于驅動其所連接的數據線依次開啟，其中，1≤B≤N/2，N為數據線的總列數。
文檔編號G09G3/36GK102446498SQ201010512068
公開日2012年5月9日 申請日期2010年10月12日 優先權日2010年10月12日
發明者時哲 申請人:北京京東方光電科技有限公司