專利名稱：一種等離子顯示面板電路可靠性改進方法
技術領域：
本發明涉及一種驅動電路，特別是涉及一種適用于等離子顯示面板驅動電路的可靠性的改進方法。
背景技術：
等離子體顯示面板(PDP)是一種利用氣體放電產生紫外線，進而激發熒光粉發出可見光而顯像的一種顯示器，等離子顯示面板是實現放電發光的主要結構，其由前后兩個基板組成，在前基板上設置由橫向的ITO電極和BUS電極，以及之上的介質層和介質保護膜，后基板上設置有縱向的尋址電極和障壁結構，放電在前后基板及障壁所組成的空間內進行。等離子顯示面板的工作，靠驅動電路的驅動完成；等離子面板的使用壽命主要取決于驅動電路的使用壽命，等離子顯示面板的驅動電路和驅動波形的合理配合可提高驅動電路的可靠性，是提升離子顯示面板壽命的主要手段之一。當前等離子體顯示面板的畫面顯示效果，驅動波形的復位期起了決定性作用，復位電壓和時間配合恰到好處，可減少顯示面板的誤放電。而復位期的電壓變化非常大，rampup電路的高電壓達到+310V左右,ramp down電路的低電壓達到-190V左右，高低電壓歸零都是瞬時完成的，Λ V/At很大，長時間工作后，功率器件的溫升很高，易導致器件失效。目前所使用的驅動電路，對功率器件的保護不足，導致市場上的等離子體顯示面板的失效率偏高。

發明內容
本發明的目的是提供一種等離子顯示面板電路可靠性改進方法，該方法通過改變驅動電路中掃描驅動芯片的寄存器設置，從而改變驅動波形復位電壓和時間的配合。解決了目前所使用驅動電路對功率器件保護不足的問題，降低等離子顯示面板的失效率。本發明采用的技術方案如下一種等離子顯示面板電路可靠性改進方法，其特征在于
步驟一，運行邏輯控制單元的ramp up電路；
步驟二，將掃描驅動芯片第一寄存器接口 OCl、第二寄存器接口 0C2設置為全高； 步驟三，將驅動電壓在復位期高電壓和負電壓歸零的時段維持一段時間T ；
步驟四，維持一段時間T后運行邏輯控制單元的ramp down電路。作為優選，所述步驟三中是將驅動電壓在140V的時候維持一段時間T。作為優選，所述驅動電壓在140V的時候所維持的時間200ns蘭T蘭3 μ S。作為優選，所述維持時間T為400ns。作為優選，所述維持時間T為500ns。作為優選，所述維持時間T為600ns。與現有技術相比，本發明的有益效果是
I.本發明技術方案通過改變驅動電路中掃描驅動芯片的寄存器設置，從而改變驅動波形復位電壓和時間的配合，降低等離子顯示面板的失效率；
2.本發明技術方案中維持時間在400ns、500ns和600ns時，等離子顯示面板的失效率最低。


圖I為現有技術中等離子顯示驅動電路的驅動波形圖。圖2為本發明更改后的驅動波形圖。
具體實施方式

下面結合附圖和實施例對本發明作進一步的說明。如圖I所示，實施前，邏輯控制電路在波形上升期間運行ramp up電路，等離子顯示器的主復位期間，ramp up電路運行結束時的驅動電壓為310V左右,然后運行ramp down電路，ramp down電路的起點是O電平，ramp up電路和ramp down電路的切換在瞬間完成，AV=310V，此時Λ V/At很大，導致流過功率器件的電流大，器件的溫升高容易失效。如圖2所示，為本發明更改后的驅動波形圖。一種等離子顯示面板電路可靠性改進方法為
步驟一，在驅動波形的復位期，運行邏輯控制單元的ramp up電路；
步驟二，將掃描驅動芯片第一寄存器接口 OCl、第二寄存器接口 0C2設置為全高； 步驟三，將驅動電壓在復位期高電壓和負電壓歸零的時段維持一段時間T ；
步驟四，在驅動波形的復位期，維持一段時間T后運行邏輯控制單元的ramp down電路。所述步驟三中是將驅動電壓在140V的時候維持一段時間T。所述驅動電壓在140V的時候所維持的時間200ns ^ T ^ 3μ So所述維持時間T為400ns。所述維持時間T為500ns。所述維持時間T為600ns。本發明方案是在運行邏輯控制單元的ramp up電路后，通過設置掃描驅動芯片(如AN16538)的第一寄存器接口 0C1、第二寄存器接口 0C2為全高，然后再運行邏輯控制單元的ramp down電路,使得驅動波形中復位期驅動電壓在310V瞬間下降歸零時段，140V時維持一段時間T，有一個臺階電壓。這樣，AV1=310-140=170V，Λ V2 = 140V，這樣大大減少了AV/Δ t，流過功率器件的電流變小，溫升不高，器件失效率降低。所維持的一段時間T的范圍為200ns ^ T ^ 3 μ s，在本方案中取400ns、500ns或600ns，去這三個維持時間T值時，既可以保證維持時間足夠長，又可以避免因維持時間過長所造成的時間浪費，并且此三個時間維持T值可以使等離子顯示面板的失效率達到最低。
權利要求
1.一種等離子顯示面板電路可靠性改進方法，其特征在于步驟一，運行邏輯控制單元的ramp up電路；步驟二，將掃描驅動芯片第一寄存器接口 OCl、第二寄存器接口 0C2設置為全高；步驟三，將驅動電壓在復位期高電壓和負電壓歸零的時段維持一段時間T ；步驟四，維持一段時間T后運行邏輯控制單元的ramp down電路。
2.根據權利要求I所述的可靠性改進方法，其特征在于所述步驟三中是將驅動電壓在140V的時候維持一段時間T。
3.根據權利要求2所述的可靠性改進方法，其特征在于所述驅動電壓在140V的時候所維持的時間200ns ^ T ^ 3u So
4.根據權利要求3所述的可靠性改進方法，其特征在于所述維持時間T為400ns。
5.根據權利要求3所述的可靠性改進方法，其特征在于所述維持時間T為500ns。
6.根據權利要求3所述的可靠性改進方法，其特征在于所述維持時間T為600ns。
全文摘要
本發明提供了一種等離子顯示面板電路可靠性改進方法，涉及驅動電路領域，該方法通過改變驅動電路中掃描驅動芯片的寄存器設置，從而改變驅動波形復位期復位電壓和時間的配合。解決了目前所使用驅動電路對功率器件保護不足的問題，降低了等離子顯示面板的失效率。
文檔編號G09G3/28GK102760399SQ201210227910
公開日2012年10月31日 申請日期2012年7月4日 優先權日2012年7月4日
發明者周業密 申請人:四川虹歐顯示器件有限公司