專利名稱：一種用于液晶驅動電路的保護電路的制作方法
技術領域：
本發明涉及智能電網領域的一種用于液晶驅動電路的保護電路。
背景技術：
保護電路位于液晶驅動電路的接地端(VSS)和電源端(VDD)之間。保護電路的作用是在液晶驅動電路的接地端或者電源端產生靜電電壓時，使靜電電荷得到及時釋放，保護液晶驅動電路的安全運行。目前的保護電路如圖1所示，包括N個NMOS開關管51和N個PMOS開關管52，每個NMOS開關管51的源極接液晶驅動電路的接地端，漏極接液晶驅動電路的電源端，每個PMOS開關管52的源極接液晶驅動電路的電源端，漏極接液晶驅動電路的接地端。在液晶驅動電路的接地端或者電源端生成靜電電壓(ESD)時，液晶驅動電路的接地端或者電源端的電壓超過部分NMOS開關管51或者部分PMOS開關管52的閾值電壓時，這些NMOS開關管51或PMOS開關管52導通，使靜電電荷得到有效釋放，由于不是所有的NMOS開關管51和所有的PMOS開關管52 —起導通，降低了保護電路的有效性。

發明內容
本發明的目的是為了克服現有技術的不足，提供一種用于液晶驅動電路的保護電路，在液晶驅動電路的接地端或者電源端生成靜電電壓時，該保護電路上的所有的NMOS開關管和PMOS開關管都一齊導通，從而提升了保護電路的性能。實現上述目的的一種技術方案是:一種用于液晶驅動電路的保護電路，包括N個NMOS開關管和N個PMOS開關管，每個所述NMOS開關管的源極接液晶驅動電路的接地端，漏極接液晶驅動電路的電源端，每個所述PMOS開關管的源極接液晶驅動電路的電源端，漏極接液晶驅動電路的接地端，每個所述的NMOS開關管的源極和柵極之間設置第一并聯電阻，每個所述的PMOS開關管的柵極和源極之間分別設置第二并聯電阻。進一步的，所述第一并聯電阻和所述第二并聯電阻的阻值相等。采用了本發明的一種用于液晶驅動電路的保護電路的技術方案，即每個所述的NMOS開關管的源極和柵極之間均設置第一并聯電阻，每個所述的PMOS開關管的柵極和源極之間均設置第二并聯電阻的技術方案。其技術效果是:在液晶驅動電路的接地端或者電源端生成靜電電壓時，該保護電路上的所有的NMOS開關管和PMOS開關管都一齊導通，從而提升了保護電路的性能。


圖1為現有技術的一種用于液晶驅動電路的保護電路的不意圖。圖2為本發明的一種用于液晶驅動電路的保護電路的示意圖。
具體實施例方式請參閱圖1，本發明的發明人為了能更好地對本發明的技術方案進行理解，下面通過具體地實施例，并結合附圖進行詳細地說明:
本發明的一種用于液晶驅動電路的保護電路位于液晶驅動電路的接地端(VSS)和電源端(VDD)之間，包括N個NMOS開關管51和N個PMOS開關管52，每個NMOS開關管51的源極接液晶驅動電路的接地端，漏極接液晶驅動電路的電源端，每個PMOS開關管52的源極接液晶驅動電路的電源端，漏極接液晶驅動電路的接地端，每個NMOS開關管51的源極和柵極之間均設置第一并聯電阻53，每個PMOS開關管52的柵極和源極之間分別設置第二并聯電阻54。
由于NMOS開關管51上設有一個寄生NPN管，該寄生NPN管開啟時能吸收大量電流，PMOS開關管51設有一個寄生PNP管，該寄生PNP管開啟時能吸收大量電流。利用這一原理可以在控制保護電路在線路板上的排布面積的同時，不降低該保護電路的對靜電電壓(ESD電壓)的保護的能力。
保護電路中設置第一并聯電阻53是為了在液晶驅動電路的接地端或者電源端生成靜電電壓時，位于NMOS開關管51的柵極和漏極間的寄生電容與第一并聯電阻53 f禹合，并耦合成一個瞬態電壓，確保每個NMOS開關管51都一齊導通，釋放液晶驅動電路的接地端或者電源端的靜電電荷。
保護電路中設置第二并聯電阻54是為了在液晶驅動電路的接地端或者電源端生成靜電電壓時，位于PMOS開關管52的柵極和漏極間的寄生電容與第二并聯電阻54 f禹合，并耦合成一個瞬態電壓，確保每個PMOS開關管54都一齊導通，釋放液晶驅動電路的接地端或者電源端的靜電電荷。
所有NMOS開關管51和PMOS開關管52都一齊導通，確保保護電路對于靜電電壓保護的有效性。這樣可以增強整個液晶驅動電路的可靠性，使其滿足智能電網應用的需要。
為了進一步增強保護電路的有效性，本實施例中第一并聯電阻53和第二并聯電阻54的阻值是相同的。
本技術領域中的普通技術人員應當認識到，以上的實施例僅是用來說明本發明，而并非用作為對本發明的限定，只要在本發明的實質精神范圍內，對以上所述實施例的變化、變型都將落在本發明的權利要求書范圍內。
權利要求
1.一種用于液晶驅動電路的保護電路，包括N個NMOS開關管(51)和N個PMOS開關管(52)，每個所述NMOS開關管(51)的源極接液晶驅動電路的接地端，漏極接液晶驅動電路的電源端，每個所述PMOS開關管(52)的源極接液晶驅動電路的電源端，漏極接液晶驅動電路的接地端，其特征在于: 每個所述的NMOS開關管(51)的源極和柵極之間均設置第一并聯電阻(53)，每個所述的PMOS開關管(52)的柵極和源極之間分別設置第二并聯電阻(54)。
2.根據權利要求1所述的一種用于液晶驅動電路的保護電路，其特征在于:所述第一并聯電阻(53)和所述第二并聯電阻(54)的阻值相等。
全文摘要
本發明公開了智能電網領域的一種用于液晶驅動電路的保護電路，包括N個NMOS開關管和N個PMOS開關管，每個所述NMOS開關管的源極接液晶驅動電路的接地端，漏極接液晶驅動電路的電源端，每個所述PMOS開關管的源極接液晶驅動電路的電源端，漏極接液晶驅動電路的接地端，每個所述的NMOS開關管的源極和柵極之間設置第一并聯電阻，每個所述的PMOS開關管的柵極和源極之間分別設置第二并聯電阻。其技術效果是在液晶驅動電路的接地端或者電源端生成靜電電壓時，該保護電路上的所有的NMOS開關管和PMOS開關管都一齊導通，從而提升了保護電路的有效性。
文檔編號G09G3/36GK103151014SQ20131007841
公開日2013年6月12日 申請日期2013年3月12日 優先權日2013年3月12日
發明者聶紀平 申請人:上海貝嶺股份有限公司