顯示裝置及其共同電壓產生電路的制作方法
【專利摘要】一種適用于一顯示裝置的共同電壓產生電路及顯示裝置，包括鎖存器和電壓調整電路。鎖存器是依據一輸入信號，而分別從一正相鎖存輸出端和一反相鎖存輸出端輸出一第一鎖存輸出信號和一第二鎖存輸出信號。其中，第二鎖存輸出信號與輸入信號和第一鎖存輸出信號反相。電壓調整電路用以調整第一鎖存輸出信號或第二鎖存輸出信號的電壓電位。
【專利說明】顯示裝置及其共同電壓產生電路
【技術領域】
[0001]本發明涉及一種顯示器的架構，且特別是有關于一種顯示器中提供共同電壓的電路的架構。
【背景技術】
[0002]圖1繪示為一種公知液晶顯示裝置的像素驅動電路。請參照圖1，在像素100中，包括晶體管102，其具有耦接至數據線112的第一端，耦接至掃描線114的柵極端。另外，像素100還包括儲存電容104和液晶電容106。儲存電容104的一端耦接晶體管102的第二端且儲存電容的另一端耦接共同電壓Cst_com，而液晶電容106的一端耦接晶體管102的第二端而液晶電容106的另一端耦接至液晶共同電壓Clc_com。其中，液晶共同電壓Clc_com為固定的直流電壓信號。
[0003]當掃描信號從掃描線114施加到晶體管102時，晶體管102會被開啟。此時，若是數據信號從數據線112送至晶體管102的第一端時，就會被導通至晶體管102的第二端，而對儲存電容104充電。當儲存電容104被充電完成后，儲存電容共同電壓Cst_Com的電位會被調整而提升或拉低，使得晶體管102的第二端的電位到達一預設電位，并且進而使液晶電容106的電壓達到預設的電位。
[0004]然而現今共同電壓產生電路的電路架構因過于龐大并且占據顯示裝置的邊框，使得顯示裝置無法有效降低邊框面積而達到窄邊框的需求。

【發明內容】

[0005]本發明提供一種顯示裝置，包括顯示區、多個掃描線、多個共同電壓線和多個共同電壓產生電路，并且每一掃描線和每一共同電壓線分別對應于像素列其中之一。顯示區具有多個像素列依序排列，并且每一像素依序排列有多個像素驅動電路。另外，各掃描線和各共電壓線分別對應像素列其中之一，以耦接對應的像素列中的像素單元。類似地，每一共同電壓產生電路分別對應像素列至少其中之一，并且耦接對應的像素列的共同電壓線，以產生各共同電壓線的儲存電容共同電壓信號。其中，每一共同電壓電路包括鎖存器和電壓調整電路。鎖存器具有一鎖存輸入端和一觸發端，分別接收一輸入信號，以及掃描線其中之一的掃描信號當作觸發信號。另外，鎖存器還具有一正相鎖存輸出端和一反相鎖存輸出端。當觸發信號被致能時，鎖存器會依據輸入信號的狀態，而從正相鎖存輸出端輸出具有與輸入信號同相位的一第一鎖存輸出信號，并且從反相鎖存輸出端輸出與輸入信號反相的一第二鎖存輸出信號。另外，電壓調整電路則是耦接鎖存電路，用以調整第一鎖存輸出信號及第二鎖存輸出信號其中之一電壓電位，而產生儲存電容共同電壓信號。
[0006]本發明公開一種顯示裝置，其包括一顯示區，具有多個像素列、多條掃描線以及多條共同電壓線，每一掃描線和每一共同電壓線分別對應這些像素列其中之一；以及多個共同電壓產生電路，分別耦接這些共同電壓線，每一共同電壓產生電路分別對應這些像素列至少其中之一，而每一這些共同電壓產生電路包括:一鎖存器，具有一鎖存輸入端和一觸發端，分別接收一輸入信號和一觸發信號，且該鎖存器更具有一正相鎖存輸出端和一反相鎖存輸出端，其中該正相鎖存輸出端用以輸出具有與該輸入信號同相位的一第一鎖存輸出信號，該反相鎖存輸出端用以輸出與該輸入信號反相的一第二鎖存輸出信號；以及一電壓調整電路，耦接該鎖存器，用以輸出一共同電壓信號至所對應的共同電壓線。
[0007]本發明另公開一種顯示裝置，包括一顯示區，具有多個像素列、多條掃描線以及多條共同電壓線，每一掃描線和每一共同電壓線分別對應這些像素列其中之一；多個第一共同電壓產生電路，設置于該顯示區的第一側，用以提供對應于這些像素列中相鄰二者的共同電壓信號；以及多個第二共同電壓產生電路，相應于這些第一共同電壓產生電路設置于該顯示區的第二側，用以提供這些像素列中相鄰二者的共同電壓信號，其中每一第一共同電壓產生電路與每一第二共同電壓產生電路包括:一鎖存器，具有一鎖存輸入端和一觸發端，分別接收一輸入信號以及一掃描信號，且該鎖存器具有一正相鎖存輸出端和一反相鎖存輸出端，分別用以輸出具有與該輸入信號同相位的一正相鎖存輸出信號，以及輸出與該輸入信號反相的一反相鎖存輸出信號；以及一緩沖電路，其輸入端I禹接該鎖存器的正相鎖存輸出端；一第一電壓調整電路，用以依據該緩沖電路的輸出端的電位而輸出對應的兩相鄰像素列中第一者的一共同電壓信號；一多路復用器，具有一多路復用輸入端、一多路復用輸入端、一選擇端以及一多路復用輸出端，其中該多路復用輸入端與該多路復用輸入端分別耦接該鎖存器的正相鎖存輸出端和反相鎖存輸出端，且該選擇端耦接該鎖存器所接收的該掃描信號，以依據對應的該掃描信號而決定輸出該正相鎖存輸出信號或該反相鎖存輸出信號；以及一第二電壓調整電路，耦接該多路復用器，以依據該多路復用輸出端的電位，而輸出對應的兩相鄰像素列中第二者的一共同電壓信號。
[0008]本發明還公開一種電壓產生電路,包括一鎖存器，具有一鎖存輸入端和一觸發端，分別接收一輸入信號和一觸發信號，且該鎖存器更具有一正相鎖存輸出端和一反相鎖存輸出端，其中該正相鎖存輸出端用以輸出具有與該輸入信號同相位的一第一鎖存輸出信號，該反相鎖存輸出端用以輸出與該輸入信號反相的一第二鎖存輸出信號；以及一第一電壓調整電路，耦接該鎖存器，并用以輸出一第一共同電壓信號。
[0009]為讓本發明的上述和其他目的、特征和優點能更明顯易懂，下文特舉較佳實施例，并配合所附附圖，作詳細說明如下。
【專利附圖】

【附圖說明】
[0010]圖1繪示為一種液晶顯示裝置的像素驅動電路；
[0011]圖2A和圖2B分別繪示為依照本發明的一實施例的共同電壓產生電路的架構圖；
[0012]圖3A繪示為依照本發明第一實施例的一種顯示裝置的架構圖；
[0013]圖3B繪不為依照本發明第一實施例的一種儲存電容共同電壓信號的信號時序圖；
[0014]圖4A繪示為依照本發明第二實施例的一種顯示裝置的架構圖；
[0015]圖4B繪示為依照本發明第二實施例的一種儲存電容共同電壓信號的信號時序圖；
[0016]圖5A繪示為依照本發明第三實施例的一種顯示裝置的架構圖；
[0017]圖5B繪示為依照本發明第三實施例的一種儲存電容共同電壓信號的信號時序圖；
[0018]圖6繪示為依照本發明第三實施例的一種像素驅動電路；
[0019]圖7繪示為依照本發明第四實施例的一種顯示裝置的架構圖；
[0020]圖8A繪示為依照本發明第五實施例的一種顯示裝置的架構圖；
[0021]圖SB繪示為依照本發明第五實施例的一種儲存電容共同電壓信號的信號時序圖；
[0022]圖9繪示為依照本發明第六實施例的一種顯示裝置的架構圖；
[0023]圖1OA和圖1OB繪示為依照本發明另一實施例的共同電壓產生電路的架構圖；
[0024]圖1lA繪示為依照本發明第七實施例的一種顯示裝置的架構圖；
[0025]圖1lB繪示為依照本發明第七實施例的一種儲存電容共同電壓信號的時序圖；
[0026]圖12A繪示為依照本發明第八實施例的一種顯示裝置的架構圖；
[0027]圖12B和圖12C分別繪示為依照本發明的一實施例的一種圖12A中的鎖存電路的架構圖；
[0028]圖12D繪示為依照本發明第八實施例的一種儲存電容共同電壓信號的時序圖；
[0029]圖13繪示為依照本發明第九實施例的一種顯示裝置的架構圖。
[0030]其中，附圖標記
[0031]100:像素單元102、312、314、802:開關單元
[0032]104、604、804:儲存電容 106、606、806:液晶電容
[0033]112、312、512、612、812、912、1112、1212、1312:數據線
[0034]114、314、514、614、532、632、814、832、914、932、1114、1132、1214、1232、1314、1332:掃描線
[0035]202、204、304、306、402、504、506、702、902、904、1000、1002、I102、1202、1204、1302:共同電壓產生電路
[0036]210:鎖存器212、214:開關單元
[0037]216:鎖存輸入端 218:觸發端
[0038]222、224、232、1020、1032、1042、1044、1242、1244、1246:反相器
[0039]226、228:鎖存輸出端 230、1030:電壓調整電路
[0040]300、400、500、700、800、900、1100、1200、1300:顯示裝置
[0041]302、502、602、902:柵極驅動模塊
[0042]310、510、610、810、910、1110、1210、1310:顯示區
[0043]316、516、616、816、834、916、1116、1216、1316:共同電壓線
[0044]318、518、818、1118、1218、1318:像素
[0045]1010:多路復用器(MUX) 1012、1014:多路復用輸入端
[0046]1016:選擇端1018:多路復用輸出端
[0047]1040:緩沖電路1206、1208:鎖存電路
[0048]3t0、3tl、4t0、4tl、4t2、4t3、5t0、5tl、8t0、8tl、8t2、lltO、lltl、12t0、12tl:時間點
[0049]Clc_com、Cst_com、Cst_com[0]?Cst_com[K]、Cst_com[K_l]、Cst_com[M]、Cst_com [M+l]:共同電壓[0050]cp、cn:控制端DA:數據信號
[0051 ] FR:輸入信號Frame [N]、Frame [N+l]
[0052]GND:接地電位IN:輸入端
[0053]LS、LS’:鎖存輸出信號 OUT:輸出端
[0054]SC、SC [O] -SC [K]、SC [K-1]、SC [K-2]、SC [K-3]、SC [M]、SC [M+1]、SC [D0]、SC [Dn]:
掃描信號
[0055]VDD:電壓源 VGH、VGL:電壓信號【具體實施方式】
[0056]圖2A和圖2B分別繪示為依照本發明的一實施例的共同電壓產生電路的架構圖。請先參照圖2A，共同電壓產生電路202包括鎖存器210和電壓調整電路230。鎖存器210具有鎖存輸入端216和觸發端218，分別接收外部所提供的輸入信號FR(例如是由時序控制器所提供)以及接收掃描信號SC當作觸發信號，并具有反相鎖存輸出端226以及正相鎖存輸出端228。
[0057]鎖存器210包括開關單元212和214。在本實施例中，開關單元212的第一端耦接輸入端216，其控制端則耦接觸發端218。另外，開關單元214的第一端和控制端分別耦接開關單元212的第二端和控制端。在本實施例中，開關單元212會在觸發信號(即掃描信號SC)的電位為第一電位時，將第一端和第二端導通。相對地，開關單元214則是在觸發信號的電位為第二電位時將第一端和第二端導通。其中，第一電位為正電位(或為高電位)，而第二電位則為負電位(或為低電位)。
[0058]在本實施例中，開關單`元212和214可以利用晶體管來實現。其中，晶體管212與晶體管214 二者具有相反的電氣特性。在本實施例中，實現開關單元212的晶體管為N型薄膜晶體管，而實現開關單元214的晶體管則是P型薄膜晶體管，然而本發明并不以此為限。
[0059]另外，鎖存器210還包括反相器222和224。反相器222的輸入端耦接開關單元212的第二端，而其輸出端則耦接鎖存器210的反相鎖存輸出端226。另外，反相器224的輸入端耦接至反相器222的輸出端，而反相器224的輸出端耦接至開關單元214的第二端以及正相鎖存輸出端228。在本實施例中，電壓調整電路230耦接至反相鎖存輸出端226，借此，電壓調整電路230就可以依據反相鎖存輸出端226的電位而產生儲存電容共同電壓信號 Cst_com。
[0060]請接著參照圖2B，共同電壓產生電路204的架構與第一共同電壓產生電路202大致上相同。不同之處，在于共同電壓產生電路204中，電壓調整電路230是耦接至正相鎖存輸出端228，以產生儲存電容共同電壓信號Cst_com。在一些實施例中，電壓調整電路230可以利用反相器232來實現，其輸入端可以選擇性地耦接至鎖存輸出端226或228，并且分別耦接至電壓源VDD以及接地電位GND，以輸出儲存電容共同電壓Cst_Com。以下各段將會就共同電壓產生電路202和204的運作原理進行詳細說明。
[0061]第一實施例
[0062]圖3A繪示為依照本發明第一實施例的一種顯示裝置的架構圖。請參照圖3A，本實施例所提供的顯示裝置300，包括柵極驅動模塊302、多個第一共同電壓產生電路304、多個第二共同電壓產生電路306、以及顯示區310。在顯示區310中，配置了多條掃描線314和多條共同電壓線316。其中，每一掃描線314和每一共同電壓線316分別對應于顯示區的多個像素列其中之一，且第一共同電壓產生電路304與第二共同電壓產生電路306為交錯排列設置。如圖所示，第一共同電壓產生電路304耦接至對應的奇像素列，并且第二共同電壓產生電路306耦接至對應的偶像素列。另外，在顯示區310還配置了多條數據線312，并且數據線312的延伸方向與掃描線314的延伸方向大致上為垂直。此外，在每一數據線312、每一掃描線314和每一共同電壓線316所圍的區域內，分別提供一像素318。于本實施例中，像素318利用圖1所公開的架構來完成，然而本發明并不以此為限。
[0063]另外，柵極驅動模塊302,用以輸出多個掃描信號SC,并且每一掃描信號SC分別對應耦接掃描線314其中之一。另外，每一共同電壓產生電路304和306分別耦接至對應的奇像素列以及偶像素列。其中，位于第M像素列的共同電壓產生電路(304或306)的輸入端可以耦接第M像素列所對應的掃描線314，以依據第M像素列的掃描信號SC[M]和輸入信號FR而產生儲存電容共同電壓信號Cst_Com，并且施加在第M像素列所對應的共同電壓線316。其中，M為自然數。在本實施例中，第一共同電壓產生電路304是配置在奇數列或偶數列其中之一，而第二共同電壓產生電路306則是相對第一共同電壓產生電路304而配置于奇數列或偶數列其中另一。此外，在本實施例中，第一共同電壓產生電路304和第二共同電壓產生電路306分別采用共同電壓產生電路202以及共同電壓產生電路204的架構。
[0064]圖3B繪不為依照本發明第一實施例的儲存電容共同電壓信號Cst_com的信號時序圖。請合并參照圖2A-2B以及圖3A-3B，在本實施例中，第一共同電壓產生電路304是采用共同電壓產生電路202的架構，并且被配置于偶數列，也就是第0、2、4…列。相對地，第二共同電壓產生電路306則是采用共同電壓產生電路204的架構，并且被配置于奇數列，也就是第1、3、5…列。其中，當第O列的掃描信號SC[0]被致能，則代表顯示面板300顯示一個新的圖框周期(Frame)的影像。
[0065]例如在3t0，第O列的掃描信號SC [O]被致能，代表顯示面板300準備要顯示一個新的圖框周期的影像，此時輸入.信號FR會從第一電位切換至第二電位。在本實施例中，輸入信號FR在3t0時是從高電位切換至低電位。此時，位于第O列的第一共同電壓產生電路304,亦即圖2A的開關單元214會關閉(Turn off),而開關單元212則會導通(Turn on)。因此，反相器222的輸入端的電位就是低電位。也就是說，從反相鎖存輸出端226所輸出的鎖存輸出信號LS’的電位與輸入信號FR為反相(高電位)，而從正相鎖存輸出端228所輸出的鎖存輸出信號LS的電位則與輸入信號FR同相(低電位)。因此，電壓調整電路230在3t0時，就會調整鎖存輸出信號LS’的電位，而產生具有接地電位GND的儲存電容共同電壓信號 Cst_com[0]。
[0066]接著，當3tl時，掃描信號SC[0]被禁能，則共同電壓產生電路202中的開關單元212被關閉，而開關單元214則轉而導通。因此，反相器222輸入端的電位會等于反相器224輸出端的電位，而維持鎖存輸出端226和228的電位不改變,直至掃描信號SC [O]下一次被致能。
[0067]同時，在3tl時，掃描信號SC[1]會被致能，使得位于第I列的第二共同電壓產生電路306亦即圖2B的開關單元212被導通，而開關單元214則被關閉。此時，共同電壓產生電路204就會從正相鎖存輸出端228輸出低電位的鎖存輸出信號LS。如此一來，電壓調整電路230在3tl時，就可以調整鎖存輸出信號LS的電位，而產生具有電源電位VDD的儲存電容共同電壓信號Cst_Com[l]。同樣地，其余共同電壓產生電路的動作原理，本領域具有通常知識者當可參照以上的敘述自行推得，在此不再贅述。
[0068]在較佳的實施例中，第一電位和第二電位之間的電位差為5伏特，并且電壓源電位VDD以及接電電位GND之間的電位差亦為5伏特。
[0069]雖然上述第一共同電壓產生電路304是采用共同電壓產生電路202的架構，而第二共同電壓產生電路306是采用共同電壓產生電路204的架構，然而本發明并不以此為限。在其它的實施例中，若是將共同電壓產生電路202應用于第二共同電壓產生電路306，而將共同電壓產生電路204應用于第一共同電壓產生電路304，并不影響本發明主要的精神。而此一原則也應用于以下的實施例，因此以下各段中不再贅述。
[0070]第二實施例
[0071]圖4A繪示為依照本發明第二實施例的一種顯示裝置的架構圖。請參照圖4A，本實施例所提供的顯示裝置400的架構與上述顯示裝置300的架構大致上相同。不同的是，在顯示裝置400中，皆是采用相同架構的共同電壓產生電路402來產生儲存電容共同電壓Cst_com。共同電壓產生電路402可以采用上述共同電壓產生電路202或204的架構，本實施例是以共同電壓產生電路202為例，但不以此為限。
[0072]圖4B繪示為依照本發明第二實施例的一種儲存電容共同電壓信號的信號時序圖。請合并參照圖2A以及圖4A-4B，在本實施例中，較特別地，輸入信號FR會在一個圖框周期內，在第一電位和第二電位間來回振蕩，而產生多個脈沖。此外，本實施例會通過調整輸入信號FR的相位，以使相鄰掃描線314所傳送的掃描信號SC[M]和SC[M+1]在同一圖框的畫面顯示期間所對應到的輸入信號FR的電位都不相同。
[0073]更詳細地說，在本實施例中，若欲輸出具有高電位的儲存電容共同電壓信號Cst_com,則需要控制對應的掃描信號SC的致能時間偏移一個預設相位，使得輸入信號FR每一脈沖的上升沿，會與最近的掃描信號SC的上升沿相距一個預設相位。相對地，若欲輸出具有低電位的儲存電容共同電壓信號Cst_Com，就需要控制對應的掃描信號SC的致能時間偏移一個預設相位，使得輸入信號FR每一脈沖的下降沿，會與最近的掃描信號SC的上升沿相距一個預設相位。
[0074]例如，在4t0時，掃描信號SC[0]被致能(具有一上升沿)，然而輸入信號FR為第二電位，而到4tl時才會從第二電位切換至第一電位。因此，在4t0時，當掃描信號SC[0]被致能，會使得位于第O列的共同電壓產生電路202中的開關單元212被導通，而開關單元214則會被關閉。此時，由于輸入信號FR位于第二電位,例如是低電位，因此第O列共同電壓產生電路會從反相鎖存輸出端226輸出具有高電位的鎖存輸出信號LS’。因此，電壓調整電路230就可以依據鎖存輸出信號LS’的電位，而在4t0時產生具有低電位的儲存電容共同電壓信號Cst_com[0]。
[0075]接著，在4t2時，掃描信號SC[1]被致能，使得位于第I列的共同電壓產生電路202中的開關單元212被導通，而開關單元214則是被關閉。此時，輸入信號FR切換到第一電位，因此位于第I列的共同電壓產生電路202就會從反相鎖存輸出端226輸出低電位的鎖存輸出信號LS’。此時，電壓調整電路230就可以依據鎖存輸出信號LS’的電位，而在4t2時產生高電位的儲存電容共同電壓信號Cst_Com[I]。
[0076]同樣地，在4t3時，掃描信號SC[2]被致能，輸入信號FR切換到第二電位。因此，位于第2列的共同電壓產生電路202就會產生低電位的儲存電容共同電壓信號Cst_com[2]。其余像素列的儲存電容共同電壓Cst_com產生方式如同上述，本領域普通技術人員當可自行推之，在此不再贅述。
[0077]第三實施例
[0078]圖5A繪示為依照本發明第三實施例的一種顯示裝置的架構圖。請參照圖5A，本實施例提供的顯示裝置500，同樣具有柵極驅動模塊502、多個第一共同電壓產生電路504、多個第二共同電壓產生電路506以及顯示區510。另外，顯示區510如同圖3A的顯示區310，具有多條數據線512、多條掃描線514和多條共同電壓線516。而在每一數據線512、掃描線514和共同電壓線516所圍的區域中，分別配置一像素518。
[0079]較特別的是，在本實施例中，位于第M列的共同電壓產生電路504或506會耦接第M-n條掃描線，以依據第M-n條掃描線514所傳輸的掃描信號SC[M_n]而產生第M條共同電壓線的儲存電容共同電壓信號Cst_Com[M]，其中η為正整數，例如是I或2，依據啞掃描線的配置數目而定。為了配合每一共同電壓產生電路504和506耦接第M-n條掃描線，因此在顯示面板500中第O列掃描線514之前，配置了 η條啞掃描線532。另外，柵極驅動模塊502除了提供給掃描線514多個掃描信號SC之外，也提供啞掃描信號SC[Dn]給啞掃描線 532。
[0080]在本實施例中，以η等于I為例，第一共同電壓產生電路504是耦接到偶數列共同電壓線，可以采用共同電壓產生電路204的架構，相對地，第二共同電壓產生電路506是耦接到奇數列共同電壓線，則可以采用共同電壓產生電路202的架構。圖5Β繪示為依照本發明第三實施例的一種產生儲存電容共同電壓信號的信號時序圖。請合并參照圖2Α-2Β以及圖5Α-5Β,在本實施例中，位于第M列的共同電壓產生電路504和506 (以下分別以共同電壓產生電路204和202來表示)中的開關單元212和214的控制端是耦接至掃描信號SC [M-n]，以依據掃描信號SC [M-n]的狀態而決定是否導通。另外，在本實施例中，當5t0時啞掃描線532上的啞掃描信號SC[Dn]被致能，則顯示面板500開始一個新的圖框周期。此時，在本實施例中，輸入信號FR會從第二電位切換至第一電位，例如從低電位切換至高電位。
[0081]在5t0時，由于啞掃描信號SC[Dn]被致能，因此共同電壓產生電路204會按照上述圖2B的敘述，而產生低電位的儲存電容共同電壓信號Cst_com[0]。同樣地，在5tl時，由于掃描信號SC[0]被致能，則共同電壓產生電路202會按照上述圖2A的敘述而產生高電位的儲存電容共同電壓信號Cst_com[l]。
[0082]上述第三實施例的共同電壓產生電路，可以適用于廣視角像素設計的顯示面板，特別是有關于一種水平電場切換(in-plane switch, IPS)驅動像素,但不以此為限。圖6繪示為依照本發明第三實施例的一種像素的驅動電路。請參照圖6，在廣視角平面顯示面板中，像素518包括晶體管602、儲存電容604和液晶電容606。晶體管602的第一端耦接對應的數據線512，而柵極端則耦接對應的掃描線514，儲存電容604與液晶電容606的兩端則是分別耦接至晶體管602的第二端以及共同電壓線516。
[0083]當掃描信號SC[M]被致能時，晶體管602就會被導通。此時，由數據線512所傳送的數據信號就會通過晶體管602而傳送到儲存電容604，以對儲存電容604進行充電，并且驅動液晶電容606。[0084]第四實施例
[0085]圖7繪示為依照本發明第四實施例的一種顯示裝置的架構圖。請參照圖7，本實施例所提供的顯示裝置700的架構與上述顯示裝置500的架構大致上相同。不同的是，在顯示裝置700中，無論是奇數列或是偶數列都是采用相同架構的共同電壓產生電路702來產生儲存電容共同電壓Cst_com。其中，共同電壓產生電路702的架構可以采用上述共同電壓產生電路202或204的架構。
[0086]為了因應上述的架構，本實施例的信號時序圖如圖5B所不,不同在于輸入信號FR需要如圖4B所示，在一圖框周期內持續振蕩，并且會被偏移一個預設相位，以使相鄰像素列的儲存電容共同電壓Cst_com具有不同的極性。
[0087]第五實施例
[0088]圖8A繪示為依照本發明第五實施例的一種顯示裝置的架構圖。請參照圖8A，本實施例提供的顯示裝置800，同樣具有柵極驅動模塊802、多個第一共同電壓產生電路804、多個第二共同電壓產生電路806以及顯示區810。另外，顯示區810也同樣具有多條數據線812、多條掃描線814和和多條共同電壓線816。同樣地，柵極驅動模塊802也會輸出掃描信號SC[M]到對應的掃描線814上。
[0089]不同的是，在本實施例中，位于第M列的共同電壓產生電路804或806會耦接第M+n條掃描線，以依據第M+n條掃描線814所傳輸的掃描信號SC[M+n]而產生第M條共同電壓線的儲存電容共同電壓信號Cst_Com [Μ]。為了配合每一共同電壓產生電路804和806耦接第M+n條掃描線，因此在顯示裝置800最后一列掃描線814之后，也配置了 η條啞掃描線832，一般而言，η等于I或2，但是本發明并不以此為限。相對應地，柵極驅動模塊802也會提供啞掃描信號SC [Dn]給啞掃描線832。
[0090]除此之外，在顯示區810中，還配置有共同電壓線834，以對每一像素818提供固定的直流液晶共同電壓信號Clc_com。其中，像素818的架構可以如同圖1所公開的像素100的架構。
[0091]在本實施例中，η為I。另外，第一共同電壓產生電路804可以采用圖2Β的共同電壓產生電路204的架構，而第二共同電壓產生電路806的架構則可以采用圖2Α的共同電壓產生電路202的架構。不同的是，在這些實施例中，位于第M列的共同電壓產生電路804和806 (以下分別以共同電壓產生電路204和202來表示)中的開關單元212和214的控制端是耦接至第M+n列的掃描信號SC[M+n]，以依據掃描信號SC[M+n]的信號而決定是否導通。圖8B繪示為依照本發明第五實施例的一種儲存電容共同電壓信號的信號時序圖。請合并參照圖2A-2B以及圖8A-8B，在本實施例中，在8t0時，第O列掃描信號SC[0]被致能，代表顯示面板800開始一個新的圖框周期。由于共同電壓產生電路204和202是依據掃描信號SC [M+n]來產生儲存電容共同電壓信號Cst_Com[M]，因此即便在8t0時，掃描信號SC[0]被致能，儲存電容共同電壓Cst_Com[0]仍舊維持前一個狀態的電位，直到掃描信號SC[0+n]被致能。
[0092]在8tl時，掃描信號SC[1]被致能，因此位于第O列的共同電壓產生電路204會產生低電位的儲存電容共同電壓信號Cst_Com[0]。同樣地，在8t2時，掃描信號SC[2]被致能，使得位于第I列的共同電壓產生電路202會產生高電位的儲存電容共同電壓信號Cst_com[l]，并且本領域具有通常知識者可按照以上的敘述，自行推得其余儲存電容共同電壓信號Cst_Com[M]的產生方式，在此不再贅述。
[0093]第六實施例
[0094]圖9繪示為依照本發明第六實施例的一種顯示裝置的架構圖。請繼續參照圖9，本實施例所提供的顯示裝置900的架構與上述顯示裝置800的架構大致上相同。不同的是，顯示裝置800皆采用具有相同架構的共同電壓產生電路902來產生儲存電容共同電壓信號Cst_com。其中，共同電壓產生電路902可以采用上述共同電壓產生電路202和204其中之
一來實現。
[0095]同樣地，為了因應此架構，本實施例的信號時序圖如圖8B所示，不同在于輸入信號FR就需要如圖4B所示，在一圖框周期內持續振蕩，并且會被偏移一個預設相位，以使相鄰像素列的儲存電容共同電壓Cst_Com具有不同的極性。
[0096]綜上所述，本發明的實施例提供了利用選擇共同電壓產生電路的輸出信號搭配輸入信號FR的頻率在每次圖框周期僅需要切換一次電位，就可以達到每一列像素的共電壓極性相反，以降低功率消耗。由于每個反相器僅需要兩個晶體管即可完成，若是采用本發明所提供的共同電壓產生電路，僅僅需要8個晶體管即可實現，因此可以降低硬件成本以及負擔，并且達到窄邊框。此外，本發明公開的實施例，可以適用于不同像素驅動電路的顯示面板，應用于不同顯示技術。
[0097]上述的實施例是每一掃描信號SC分別用來驅動對應的共同電壓產生電路，以產生對應列的儲存電容共同電壓Cst_Com。然而，本發明更可包含利用第M列掃描信號SC[M]驅動對應的共同電壓產生電路以產生第M列的儲存電容共同電壓Cst_Com[M]以及第M+1列的儲存電容共同電壓Cst_com[M+l]，以下各舉實施例說明之:
[0098]圖1OA和圖1OB繪示為依照本發明另一實施例的共同電壓產生電路的架構圖。請先參照圖10A，本實施例所提供的共同電壓產生電路1000包括上述的鎖存器210、緩沖電路1040、電壓調整電路230和1030、以及多路復用器(MUX) 1010。
[0099]在本實施例中，緩沖電路1040具有反相器1042，其輸入端耦接鎖存器210的正相鎖存輸出端228，而反相器1042的輸出端則耦接反相器232的輸入端。另外，多路復用器1010具有第一多路復用輸入端1012以及第二多路復用輸入端1014，分別耦接正相鎖存輸出端228和反相鎖存輸出端226。此外，多路復用器1010還具有選擇端1016和多路復用輸出端1018。其中，選擇端1016可以接收掃描信號SC。借此，多路復用器1010可以依據掃描信號SC的狀態，而決定從多路復用輸出端1018輸出正相鎖存輸出信號LS或是反相鎖存輸出信號LS’到電壓調整電路1030。在本實施例中，電壓調整電路1030具有反相器1032。借此，電壓調整電路1030就可以調整從多路復用輸出端1018所輸出之信號的電位，而從反相器1032的輸出端輸出儲存電容共同電壓信號Cst_com[M+l]。
[0100]請接著參照10B，本實施例所提供的共同電壓產生電路1002，大致上與上述電壓產生電路1000相同。不同的是，在共同電壓產生電路1002中，緩沖電路1040還具有反相器1044，其設置于反相器1042到電壓調整電路230之間的路徑上。另外，共同電壓產生電路1002還具有一反相器1020，其配置于多路復用器1010到電壓調整電路1030之間的路徑上。在以下各段中，將會詳細敘述共同電壓產生電路1000和1002的工作原理。
[0101]第七實施例
[0102]圖1lA繪示為依照本發明第七實施例的一種顯示裝置的架構圖。請參照圖11A，本實施例所提供的顯示裝置1100，包括多個共同電壓產生電路1102以及顯示區1110。然而，特別的是，共同電壓產生電路1102其中的第一部份配置在顯示區1110的第一側，而共同電壓產生電路1102的第二部份則配置在顯示區1110相對于第一側的第二側。在本實施例中，每一共同電壓產生電路1102都會接收對應于第M-1像素列所對應的掃描信號SC,提供對應的第M像素列和第M+1像素列所需的儲存電容共同電壓信號，亦即，每一共同電壓產生電路可以提供對應的兩列相鄰像素列所需的儲存電容共同電壓信號。此外，在每一共同電壓線1116的兩邊皆設置有共同電壓產生電路1102，通過雙邊同時驅動共同電壓產生電路1102避免因線阻造成的壓降影響。
[0103]另外，在顯示區1110上，同樣配置有數據線1112、掃描線1114以及共同電壓線1116。此外，在第一條數據線1114之前，還配置有η條啞掃描線1132。而在每一數據線1112、掃描線1114和共同電壓線1116所圍的區域中，分別配置有像素1118。
[0104]共同電壓產生電路1102可以采用上述共同電壓產生電路1000的架構。圖1IB繪示為依照本發明第七實施例的一種儲存電容共同電壓信號的時序圖。請合并參照圖1OA以及IIA-11Β，在本實施例中，當啞掃描信號SC[D0]被致能時(IltO)，則開始一個新的圖框周期。在IltO時，前一個偶數列的掃描信號(也就是啞掃描信號SC[D0])被致能，因此位于第I列的共同電壓產生電路1102(以下稱為共同電壓產生電路1000)的鎖存器210會被觸發，而從正相鎖存輸出端228輸出正相的鎖存輸出信號LS。接著，鎖存輸出信號LS經過反相器1042后會被送至第一電壓調整電路232。此時，電壓調整電路232會調整正相鎖存輸出信號LS的電位，而產生具有接地電位GND的儲存電容共同電壓信號Cst_Com[l]。
[0105]另一方面，在IltO時，共同電壓產生電路1000中的多路復用器1010會依據啞掃描信號SC[D0]的電位,而選擇將反相鎖存輸出信號LS’從多路復用輸出端1018輸出至第二電壓調整電路1030。此時，第二電壓調整電路1030會調整反相鎖存輸出信號LS’所輸出的信號，而產生具有接地電位GND的儲存電容共同電壓信號Cst_Com[2]到第2列的共同電壓線1116。
[0106]接著，在Iltl時,啞掃描信號SC[D0]被關閉。由于位于第I列的共同電壓產生電路1000中的正相鎖存輸出信號LS和反相鎖存輸出信號LS’的電位不會改變(請參照以上的敘述)，因此儲存電容共同電壓信號Cst_Com[l]的電位會維持不變。然而，由于啞掃描線SC[D0]變為低電位，因此位于第I列的共同電壓產生電路1000中的多路復用器1010會選擇正相鎖存輸出信號LS輸出至第二電壓調整電路1030。如此一來，第二電壓調整電路1030就會調整正相鎖存輸出信號LS的電位,而從反相器1032的輸出端輸出具有電源電位VDD的儲存電容共同電壓信號Cst_Com[2]到第2列的共同電壓線1116。其它列的共同電壓產生電路1102的工作原理本領域普通技術人員當可自行推知，因此不再贅述。
[0107]由于在本發明中，每一個共同電壓產生電路可以產生對應的第M列和第M+1列的儲存電容共同電壓信號，因此本實施例中的顯示裝置可以節省邊界面積。此外，利用雙邊驅動儲存電容共同電壓信號Cst_Com的方式亦可以降低共同電壓線1116的壓降，更能提升畫面均勻度。
[0108]第八實施例
[0109]圖12A繪示為依照本發明第八實施例的一種顯示裝置的架構圖。請參照圖12A，為了使奇數列和偶數列的負載能夠一致，本實施例所提供的顯示裝置1200則包括顯示區1210、多個第一共同電壓產生電路1202配置于顯示區1210的第一側、以及多個第二共同電壓產生電路1204配置于顯示區1210的第二側。然而，特別的是，每一共同電壓產生電路1202和1204都可以提供對應的像素列以及下一個像素列所需的儲存電容共同電壓信號。
[0110]特別的是，在顯示區1210的第二側還配置有鎖存電路1206和1208。鎖存電路1206配置在第一個第二共同電壓產生電路1204之前，并與第一個第一共同電壓產生電路1202共同產生儲存電容共同電壓信號Cst_com[l]。相對地，鎖存電路1208則配置于最后一個第二共同電壓產生電路1204之后，并與排序為最后一個第一共同電壓產生電路1202一起生成最后一列像素列所需的儲存電容共同電壓信號Cst_com[K]。
[0111]另外，在顯示區1210上，同樣配置有數據線1212、掃描線1214以及共同電壓線1216。此外，在第一條數據線1214之前，同樣配置有η條啞掃描線1232。而在每一數據線1212、掃描線1214和共同電壓線1216所圍的區域中，分別配置有像素1218，其架構可以采用上述圖6所公開的架構，但本發明并不以此為限。此外，在本實施例中，第一共同電壓產生電路1202可提供第i及i+Ι像素列的儲存電容共同電壓信號，而第二共同電壓產生電路1204則可提供第i+Ι及i+2像素列的儲存電容共同電壓信號，i為正整數。其中，第一共同電壓產生電路1202可以采用上述共同電壓產生電路1000的架構。相對地，第二共同電壓產生電路1204則可以采用上述共同電壓產生電路1002的架構，然而本發明并不以此為限。應用本發明第八實施例的布局方式相較于第七實施例而言亦可達到雙邊驅動用以降低壓降效應，此外，第八實施例的奇數級掃描線SC[1]，SC[3]…均電連接至第二共同電壓產生電路1204 ;偶數級掃描線SC[0]，SC[2]…均電連接至第一共同電壓產生電路1202，使得每一級掃描線1214的負載均為相同。
[0112]圖12B和圖12C分別繪示為依照本發明的一實施例的一種圖12A中的鎖存電路1206和1208的架構圖。請先參照圖12B，鎖存電路1206包括鎖存器210、反相器1242、以及電壓調整電路230。反相器210的正相 鎖存輸出端228耦接至反相器1242的輸入端，而反相器1242的輸出端則耦接至電壓調整電路230的輸入端。如此一來，電壓調整電路230就可以調整反相器1242所輸出的信號的電位,而產生儲存電容共同電壓信號Cst_com[l]。
[0113]請接著參照圖12C，鎖存電路1208與鎖存電路1206大致上相同。不同之處在于，鎖存電路1208增加了反相器1244，其配置在反相器1242和電壓調整電路230之間的路徑上。因此，在鎖存電路1208中，電壓調整電路230則是依據反相器1244所輸出的信號而產生儲存電容共同電壓信號Cst_Com[K]。
[0114]在另外一些實施例中，上述的鎖存電路1206可以利用第一共同電壓產生電路1202來取代，而鎖存電路1208則可以用第二共同電壓產生電路1204來取代。
[0115]圖12D繪示為依照本發明第八實施例的一種儲存電容共同電壓信號的時序圖。請合并參照圖10A-10B以及12A-12D，在本實施例中，當啞掃描信號SC [D0]被致能時(12t0)，則開始一個新的圖框周期。在12t0時，鎖存電路1206的鎖存器210會被觸發，而從正相鎖存輸出端228輸出正相鎖存輸出信號LS。另一方面,在12t0時,位于第2像素列的第一共同電壓產生電路1202(以下稱為共同電壓產生電路1000)的鎖存器210同樣也會被觸發，而從其正相鎖存輸出端228輸出正相鎖存輸出信號LS。
[0116]在鎖存電路1206中，正相鎖存輸出信號LS會送至反相器1242。此時，電壓調整電路230會調整反相器1242的輸出的電位，而產生具有接地電位GND的儲存電容共同電壓信號Cst_Com[l]。同樣地，在第2像素列旁的共同電壓產生電路1000中，電壓調整電路230也會調整反相器1042的輸出的電位，而產生具有接地電位GND的儲存電容共同電壓信號Cst_Com[l]到第I列的共同電壓線1216。
[0117]另一方面，在12t0時，位于第2像素列旁的共同電壓產生電路1000中的多路復用器1010會依據啞掃描信號SC[D0]的電位,而選擇將反相鎖存輸出信號LS’從多路復用輸出端1018輸出至電壓調整電路1030。此時，電壓調整電路1030會調整反相鎖存輸出信號LS’的電位，而輸出具有接地電位GND的儲存電容共同電壓信號Cst_Com[2]到第2列的共同電壓線1216。
[0118]接著，在12tl時，啞掃描信號SC[D0]被關閉。此時，如上所述，儲存電容共同電壓信號Cst_com[l]的電位會維持不變。然而，位于第2列的共同電壓產生電路1000的多路復用器1010卻會因為啞掃描線SC[D0]被切換至低電位，而選擇將正相鎖存輸出信號LS從多路復用輸出端1018輸出至電壓調整電路1030。此時，電壓調整電路1030會調整正相鎖存輸出信號LS的電位,而輸出端輸出具有電源電位VDD的儲存電容共同電壓信號Cst_com [2]到第2列的共同電壓線1216。
[0119]同樣地，在12tl時，位于第3像素列旁的共同電壓產生電路1204(以下稱為共同電壓產生電路1002)中的鎖存器210會被掃描信號SC[1]觸發,而從正相鎖存輸出端228輸出正相鎖存輸出信號LS到緩沖電路1040，并且通過緩沖電路1040送至電壓調整電路230。此時，電壓調整電路230會調整緩沖電路1040的輸出，而產生具有電壓源電位VDD的儲存電容共同電壓信號Cst_Com[2]到第2列的共同電壓線1216。
[0120]另一方面，在12tl時，在位于第3像素列旁的共同電壓產生電路1002中的多路復用器1010會依據掃描信號SC [I]的電位,而選擇將鎖存器210所輸出的反相鎖存輸出信號LS’輸出至反相器1020。此時，電壓調整電路1030會調整反相器1020的輸出的電位，而輸出具有電壓源電位VDD的儲存電容共同電壓信號Cst_Com [3]到第3列的共同電壓線1216，直到掃描信號SC[1]被切換回低電位。以此類推，其余共同電壓產生電路1202、1204以及鎖存電路1206、1208的工作原理本領域具有通常知識者當可依據以上的敘述而推得，因此不再贅述。
[0121]第九實施例
[0122]圖13繪示為依照本發明第九實施例的一種顯示裝置的架構圖。請參照圖13，本實施例所提供的顯示裝置1300則包括多個共同電壓產生電路1302以及顯示區1310。同樣地，每一共同電壓產生電路1302都可以提供對應第M列以及第M+1列所需的儲存電容共同電壓信號。特別的是，為了降低布局面積，在本實施例中，亦可單側驅動共同電壓線1316。舉例來說，提供第M列和第M+1列儲存電容共同電壓信號的共同電壓產生電路1302是配置在顯示區1210的第一側，而提供第M+2列和第M+3列儲存電容共同電壓信號的共同電壓產生電路1302則配置在顯示區1210相對于第一側的第二側。簡單地說，就是每個共同電壓產生電路1302與下一個共同電壓產生電路1302分別配置于顯示區1310的不同側。
[0123]另外，在顯示區1310上，同樣也配置了數據線1312和掃描線1314。而在每一數據線1312、掃描線1314和共同電壓線1316所圍的區域中，分別配置有像素1318，其中像素1318的架構可以參照上述圖6所公開的架構，但本發明并不以此為限。另外，在第一條掃描線1314之前，還配置有η條啞掃描線1332，而η可以等于I或2，但本發明并不以此為限。在本實施例中，每一共同電壓產生電路1302會接收前一條偶數列掃描線所傳輸的掃描信號SC當作觸發信號。
[0124]本實施例中每一共同電壓產生電路1302的工作原理，都與上一個實施例中的共同電壓產生電路1204相同，本領域具有通常知識者當可自行推得，因此不再贅述。由于在本實施例中，每一共同電壓產生電路1302與下一個共同電壓產生電路1302分別位于顯示區1310的不同側，如此錯位設置布局，因此在電路的布局上可以更有彈性更能夠降低邊框的邊界。
[0125]由于在以上的幾個實施例中，共同電壓產生電路可以提供第M列和第M+1列的儲存電容共同電壓信號，因此可以進一步減少晶體管的數量，而降低硬件的成本。另外，前述的實施例也可以縮減顯示裝置的邊框的尺寸，而達到輕薄的目的。
[0126]當然，本發明還可有其它多種實施例，在不背離本發明精神及其實質的情況下，熟悉本領域的技術人員當可根據本發明作出各種相應的改變和變形，但這些相應的改變和變形都應屬于本發明所附的權利要求的保護范圍。
【權利要求】
1.一種電壓產生電路，其特征在于，包括: 一鎖存器，具有一鎖存輸入端和一觸發端，分別接收一輸入信號和一觸發信號，且該鎖存器更具有一正相鎖存輸出端和一反相鎖存輸出端，其中該正相鎖存輸出端用以輸出具有與該輸入信號同相位的一第一鎖存輸出信號，該反相鎖存輸出端用以輸出與該輸入信號反相的一第二鎖存輸出信號；以及 一第一電壓調整電路，稱接該鎖存器，并用以輸出一第一共同電壓信號。
2.根據權利要求1所述的電壓產生電路，其特征在于，其中該鎖存器包括: 一第一開關單元，具有耦接至該鎖存輸入端的一第一端、耦接至該觸發端的一控制端、以及一第二端，其中當該觸發信號的電位為一第一電位時，該第一端和該第二端會彼此導通； 一第二開關單元，具有耦接至該第一開關單元的第二端的一第一端、耦接至該觸發端的一控制端、以及耦接至該正相鎖存輸出端的一第二端，其中當該觸發信號的電位為一第二電位時，該第一端和該第二端會彼此導通，該第二電位的極性不同于該第一電位的極性； 一第一反相器，具有一輸入端I禹接該第一開關單兀的第二端，以及一輸出端I禹接至該反相鎖存輸出端；以及 一第二反相器，具有一輸入端耦接至該第一反相器的該輸出端，而其輸出端則耦接至該正相鎖存輸出端。
3.根據權利要求2所述的電壓產生電路，其特征在于，其中該第一電壓調整電路耦接該正相鎖存輸出端用以接收該第一鎖存輸出信號。
4.根據權利要求2所述的電壓 產生電路，其特征在于，其中該第一電壓調整電路耦接該反相鎖存輸出端用以接收該第二鎖存輸出信號。
5.根據權利要求1所述的電壓產生電路，其特征在于，還包括: 一多路復用器，具有一第一輸入端、一第二輸入端、一選擇端以及一輸出端，該第一輸入端與該第二輸入端分別耦接該正相鎖存輸出端和該反相鎖存輸出端，該選擇端耦接該觸發信號，其中該多路復用器依據該觸發信號而決定輸出該第一鎖存輸出信號或該第二鎖存輸出信號；以及 一第二電壓調整電路，耦接該多路復用器的該輸出端，用以輸出一第二共同電壓信號。
6.根據權利要求5所述的電壓產生電路，其特征在于，還包括: 一緩沖電路，具有一緩沖輸入端和一緩沖輸出端，分別耦接該正相鎖存輸出端和該第一電壓調整電路的輸入端。
7.一種顯示裝置，其特征在于，包括: 一顯示區，具有多個像素列、多條掃描線以及多條共同電壓線，每一掃描線和每一共同電壓線分別對應這些像素列其中之一；以及 多個共同電壓產生電路，分別耦接這些共同電壓線，每一共同電壓產生電路分別對應這些像素列至少其中之一，而每一這些共同電壓產生電路包括: 一鎖存器，具有一鎖存輸入端和一觸發端，分別接收一輸入信號和一觸發信號，且該鎖存器更具有一正相鎖存輸出端和一反相鎖存輸出端，其中該正相鎖存輸出端用以輸出具有與該輸入信號同相位的一第一鎖存輸出信號，該反相鎖存輸出端用以輸出與該輸入信號反相的一第二鎖存輸出信號；以及 一電壓調整電路，耦接該鎖存器，用以輸出一共同電壓信號至所對應的共同電壓線。
8.根據權利要求7所述的顯示裝置，其特征在于，其中在奇數和偶數像素列二者其中之一所對應的這些共同電壓產生電路中，該電壓調整電路耦接該正相鎖存輸出端用以接收該第一鎖存輸出信號，在奇數和偶數像素列二者其中另一所對應的這些共同電壓產生電路中，該電壓調整電路耦接該反相鎖存輸出端用以接收該第二鎖存輸出信號。
9.根據權利要求7所述的顯示裝置，其特征在于，其中每一共同電壓產生電路的該電壓調整電路耦接該正相鎖存輸出端，用以接收從該第一鎖存輸出信號而產生該共同電壓信號。
10.根據權利要求7所述的顯示裝置，其特征在于，其中每一共同電壓產生電路的該電壓調整電路耦接該反相鎖存輸出端，用以接收從該第二鎖存輸出信號而產生該共同電壓信號。
11.根據權利要求7所述的顯示裝置，其特征在于，其中對應于第M像素列的該共同電壓產生電路耦接第M條掃描線，用以接收第M像素列對應的掃描信號為該觸發信號，其中M為大于等于O的整數。
12.根據權利要求7所述的顯示裝置，其特征在于，其中對應于第M像素列的該共同電壓產生電路耦接第M-n條掃描線，用以接收第M-n像素列對應的掃描信號為該觸發信號，其中M為大于等于O的整數，且η為自然數。
13.根據權利要求12所述的顯示裝置，其特征在于，還包括至少η+1條啞掃描線，配置于這些掃描線之前。.
14.根據權利要求13所述的顯示裝置，其特征在于，還包括多個數據線，其中每一這些像素單元包括: 一薄膜晶體管，具有耦接至這些數據線其中之一的第一端、以及耦接至這些掃描線其中之一的柵極端； 一液晶電容，其第一端耦接至該薄膜晶體管的第二端，其第二端則耦接至這些第一共同電壓線其中之一；以及 一儲存電容，其第一端和第二端分別與該液晶電容的第一端和第二端相f禹接。
15.根據權利要求7所述的顯示裝置，其特征在于，其中對應于第M像素列的該共同電壓產生電路耦接第M+n條掃描線，用以接收第M+n像素列所對應的掃描線所傳送的掃描信號當作該觸發信號，其中M為包含O的整數，而η為自然數。
16.根據權利要求15所述的顯示裝置，其特征在于，還包括至少η條啞掃描線，配置在最后一條掃描線之后。
17.根據權利要求7所述的顯示裝置，其特征在于，其中該鎖存器包括: 一第一開關單元，具有耦接至該鎖存輸入端的一第一端、耦接至該觸發端的一控制端、以及一第二端，其中當該觸發信號的電位為一第一電位時，該第一端和該第二端會彼此導通； 一第二開關單元，具有耦接至該第一開關單元的第二端的一第一端、耦接至該觸發端的一控制端、以及耦接至該正相鎖存輸出端的一第二端，其中當該觸發信號的電位為一第二電位時，該第一端和該第二端會彼此導通，該第二狀態的電位的極性不同于該第一電位的極性； 一第一反相器，具有一輸入端I禹接該第一開關單兀的第二端，以及一輸出端I禹接至該反相鎖存輸出端；以及 一第二反相器，具有一輸入端耦接至該第一反相器的該輸出端，而其輸出端則耦接至該正相鎖存輸出端。
18.根據權利要求7所述的顯示裝置，其特征在于，還包括多個數據線及至少一第二共同電壓線，其中每一共同電壓線分別對應這些像素列其中之一，而每一這些像素單元包括: 一薄膜晶體管，具有耦接至這些數據線其中之一的第一端、以及耦接至這些掃描線其中之一的柵極端； 一液晶電容，其第一端耦接至該薄膜晶體管的第二端，其第二端則耦接至這些第二共同電壓線其中之一，其中該第二共同電壓線用以傳送一液晶共同電壓信號；以及 一儲存電容，其第一端耦接至該薄膜晶體管的第二端，其第二端則耦接至這些第一共同電壓線其中之一，用以接收該共同電壓信號。
19.根據權利要求7所述的顯示裝置，其特征在于，還包括一圖框畫面的期間，該輸入信號在一第一電位和一第二電位之間震蕩，且該輸入信號的上升沿以及下降沿與這些掃描信號的上升沿具有一延遲相位，以使該鎖存器根據該輸入信號與該觸發信號選擇地產生該第一鎖存輸出信號以及該第二鎖存輸出信號。
20.根據權利要求7所·述的顯示裝置，其特征在于，還包括一圖框畫面的期間，該輸入信號維持同一電壓電位，以使該鎖存器根據該輸入信號與該觸發信號選擇地產生該第一鎖存輸出信號以及該第二鎖存輸出信號。
21.根據權利要求12或15所述的顯示裝置，其特征在于，還包括一圖框畫面的期間，該輸入信號維持同一電壓電位且該圖框期間包含這些啞掃描線的致能時間。
22.—種顯示裝置，其特征在于，包括: 一顯示區，具有多個像素列、多條掃描線以及多條共同電壓線，每一掃描線和每一共同電壓線分別對應這些像素列其中之一； 多個第一共同電壓產生電路，設置于該顯示區的第一側，用以提供對應于這些像素列中相鄰二者的共同電壓信號；以及 多個第二共同電壓產生電路，相應于這些第一共同電壓產生電路設置于該顯示區的第二側，用以提供這些像素列中相鄰二者的共同電壓信號，其中每一第一共同電壓產生電路與每一第二共同電壓產生電路包括: 一鎖存器，具有一鎖存輸入端和一觸發端，分別接收一輸入信號以及一掃描信號，且該鎖存器具有一正相鎖存輸出端和一反相鎖存輸出端，分別用以輸出具有與該輸入信號同相位的一正相鎖存輸出信號，以及輸出與該輸入信號反相的一反相鎖存輸出信號；以及一緩沖電路，其輸入端耦接該鎖存器的正相鎖存輸出端； 一第一電壓調整電路，用以依據該緩沖電路的輸出端的電位而輸出對應的兩相鄰像素列中第一者的一共同電壓信號； 一多路復用器，具有一多路復用輸入端、一多路復用輸入端、一選擇端以及一多路復用輸出端，其中該多路復用輸入端與該多路復用輸入端分別耦接該鎖存器的正相鎖存輸出端和反相鎖存輸出端，且該選擇端耦接該鎖存器所接收的該掃描信號，以依據對應的該掃描信號而決定輸出該正相鎖存輸出信號或該反相鎖存輸出信號；以及 一第二電壓調整電路，耦接該多路復用器，以依據該多路復用輸出端的電位，而輸出對應的兩相鄰像素列中第二者的一共同電壓信號。
23.根據權利要求22所述的顯示裝置，其特征在于，其中每一這些第二共同電壓產生電路還包括: 一反相器，耦接于該多路復用器與該第二電壓調整電路之間。
24.根據權利要求22所述的顯示裝置，其特征在于，其中該鎖存器包括: 一第一開關單元，具有耦接至該鎖存輸入端的一第一端、耦接至該觸發端的一控制端、以及一第二端，其中當該掃描信號的電位為一第一電位時，該第一端和該第二端會彼此導通； 一第二開關單元，具有耦接至該第一開關單元的第二端的一第一端、耦接至該觸發端的一控制端、以及耦接至該正相鎖存輸出端的一第二端，其中當該掃描信號的電位為一第二電位時，該第一端和該第二端會彼此導通，該第二狀態的電位的極性不同于該第一電位的極性； 一第一反相器，具有一輸入端I禹接該第一開關單兀的第二端，以及一輸出端I禹接至該反相鎖存輸出端；以及 一第二反相器，具有一輸入端耦接至該第一反相器的該輸出端，而其輸出端則耦接至該正相鎖存輸出端。
25.根據權利要求22所述的顯示裝置，其特征在于，其中每一這些第一共同電壓產生電路對應于一第二共同電壓產生電路，且兩者分別耦接于所對應的兩相鄰像素列的相對兩側。
26.根據權利要求22所述的顯示裝置，其特征在于，其中每一這些第一共同電壓產生電路用以產生對應于第4M-3像素列和第4M-2像素列的共同電壓信號，而每一這些第二共同電壓產生電路用以產生對應于第4M-1和第4M像素列的共同電壓信號，其中M為正整數。
27.根據權利要求23所述的顯示裝置，其特征在于，其中各該第一共同電壓產生電路用以產生對應于第2M-1像素列和第2M像素列的共同電壓信號，而各該第二共同電壓產生電路用以產生對應于第2M像素列和第2M+1像素列的共同電壓信號，其中M為正整數。
28.根據權利要求27所述的顯示裝置，其特征在于，還包含: 一第一鎖存電路，電連接于第一像素列，用以輸出一共同電壓信號至該第一像素列所對應的一共同電壓線；以及 一第二鎖存電路，電連接于最后一列像素列，用以輸出一共同電壓信號至該最后一列像素列的一共同電壓線。
29.根據權利要求28所述的顯示裝置，其特征在于，其中該第一鎖存電路包括: 一第一鎖存器,具有一鎖存輸入端和一觸發端，分別用以接收一輸入信號以及對應于一啞掃描線的掃描信號，以依據所接收的觸發信號輸出具有與所接收到的輸入信號同相位的一正相鎖存輸出信號，其中該啞掃描線配置于排序在最前的掃描線之前；以及 一第三反相器，用以接收該第一鎖存器所輸出的正相鎖存輸出信號； 一第三電壓調整電路，用以依據該第三反相器的一輸出端的電位而輸出對應于該第一像素列的共同電壓信號；以及該第二鎖存電路包括: 一第二鎖存器,具有一鎖存輸入端和一觸發端，分別接收一輸入信號以及對應于排序為倒數第二的掃描線的掃描信號，以依據所接收的該掃描信號而輸出與所接收到的輸入信號同相位的一正相鎖存輸出信號；以及 一第四反相器，用以接收該第二鎖存器所輸出的該正相鎖存輸出信號； 一第五反相器，耦接該第四反相器的輸出端；以及 一第四電壓調整電路，用以依據該第五反相器的輸出端的電位而輸出對應于該最后一列像素列的共同電壓信號 。
【文檔編號】G09G3/20GK103440849SQ201310244557
【公開日】2013年12月11日 申請日期:2013年6月19日 優先權日:2013年3月5日
【發明者】吳旻鴻, 白承丘 申請人:友達光電股份有限公司