本發明涉及液晶顯示技術領域，尤其涉及一種顯示面板。

背景技術：

TFT-LCD面板分辨率越來越高，尺寸越來越大，消費者對畫面的品質要求也更嚴格。為了節省成本，經常將柵極驅動電路和數據電路制作在同一塊印刷電路板(PCB)上。再利用基板走線(Wire On Array，簡稱WOA)將該PCB與用于傳輸柵極驅動信號的覆晶薄膜(Chip On Film，簡稱COF)連接。液晶顯示器中通常包括至少兩個用于傳輸柵極驅動信號的COF。相鄰的兩個COF之間也通過WOA連接。每個COF分別與基板上的一組扇形引線(fanout)相連，并通過扇形引線連接至各條柵線。

如圖1所示的錯充波形示意圖，由于WOA具有一定的阻值，所以與后一個COF相連的柵線的阻值，會比前一個COF相連的柵線的阻值大。使得這兩條柵線上的柵極驅動信號的波形產生差異。在兩個COF的交界處，也就是前一個COF連接的最后一條柵線與后一個COF連接的第一條柵線上的柵極驅動信號的波形差異會特別明顯。圖2圖中的向下箭頭為掃描方向。圖2中a處表示柵極延遲現象發生，b處表示柵極未完全關閉導致錯充發生，c為柵極驅動信號的原始波形。由于TFT-LCD掃描方向為從源極對側到源極側，而信號通過WOA線路在各個COF間進行傳遞，WOA線路本身存在一定的電阻及電容，越靠近源極側信號的延遲越嚴重，在COF與COF交界位置處會有很明顯的灰階跳變，導致面板出現水平區塊不良。

技術實現要素：

本發明提供一種顯示面板，用以解決現有技術中在覆晶薄膜交界位置處有明顯的灰階跳變導致面板出現水平區塊不良的技術問題。

本發明提供一種顯示面板，包括柵極驅動電路、至少兩個用于傳輸柵極驅動電路產生的柵極驅動信號的覆晶薄膜和至少兩條連接走線，其中，一個覆晶薄膜直接通過一條連接走線與柵極驅動電路連接，其余覆晶薄膜通過多條連接走線與柵極驅動電路連接，與連接走線直接連接的覆晶薄膜與柵極驅動電路距離越近，連接走線的阻值越大，其中，與柵極驅動電路連接所通過的連接走線越少的覆晶薄膜，離柵極驅動電路越近。

進一步的，包括兩個覆晶薄膜和兩條連接走線，兩個覆晶薄膜包括第一覆晶薄膜和第二覆晶薄膜，兩條連接走線包括第一連接走線和第二連接走線，第一覆晶薄膜通過第一連接走線與柵極驅動電路連接；第二覆晶薄膜依次通過第二連接走線、第一覆晶薄膜、第一連接走線與柵極驅動電路連接；第一連接走線的阻值大于第二連接走線的阻值。

進一步的，各條連接走線均包括基板走線和與基板走線串聯的電阻，與連接走線連接的覆晶薄膜與柵極驅動電路距離越近，連接走線的電阻的阻值越大。

進一步的，第一連接走線包括第一基板走線，第二連接走線包括第二基板走線和與第二基板走線并聯的電阻。

進一步的，第一連接走線包括第一基板走線和與第一基板走線串聯的電阻，第二連接走線包括第二基板走線。

進一步的，電阻為可變電阻。

進一步的，還包括基板，基板上設置有至少兩組扇形引線和若干條柵線，各覆晶薄膜與各扇形引線一端一一對應連接；各扇形引線另一端包括若干條子引線，各條子引線與柵線一一對應連接。

進一步的，各條子引線的阻值相等。

本發明提供的顯示面板，與連接走線直接連接的覆晶薄膜與柵極驅動電路距離越近，連接走線的阻值越大，可減少柵極驅動信號在各覆晶薄膜之間進行傳遞時的信號延遲，改善面板水平區塊不良的現象。

附圖說明

在下文中將基于實施例并參考附圖來對本發明進行更詳細的描述。其中：

圖1為錯充波形示意圖；

圖2為TFT-LCD水平區塊不良示意圖；

圖3為本發明實施例提供的顯示面板結構示意圖。

在附圖中，相同的部件使用相同的附圖標記。附圖并未按照實際的比例繪制。

具體實施方式

下面將結合附圖對本發明作進一步說明。

本發明提供一種顯示面板，包括柵極驅動電路、至少兩個用于傳輸柵極驅動電路產生的柵極驅動信號的覆晶薄膜和至少兩條連接走線。其中，一個覆晶薄膜直接通過一條連接走線與柵極驅動電路連接，其余覆晶薄膜通過多條連接走線與柵極驅動電路連接。與連接走線直接連接的覆晶薄膜與柵極驅動電路距離越近，連接走線的阻值越大。其中，與柵極驅動電路連接所通過的連接走線越少的覆晶薄膜，離柵極驅動電路越近。具體的，與柵極驅動電路距離最近的覆晶薄膜為通過連接走線直接與柵極驅動電路連接的覆晶薄膜，離柵極驅動電路越遠的覆晶薄膜，需要通過一條連接走線與已經與柵極驅動電路連接的覆晶薄膜連接。

圖3為本發明實施例提供的顯示面板結構示意圖。如圖3所示，本實施例提供的顯示面板包括柵極驅動電路1、至少兩個用于傳輸柵極驅動電路1產生的柵極驅動信號的覆晶薄膜和至少兩條走線。其中，兩個覆晶薄膜包括第一覆晶薄膜21和第二覆晶薄膜22。兩條走線包括第一連接走線31和第二連接走線32。第一覆晶薄膜21通過第一連接走線31與柵極驅動電路1連接。第二覆晶薄膜22依次通過第二連接走線32、第一覆晶薄膜21、第一連接走線31與柵極驅動電路1連接。第一連接走線31的阻值不小于第二連接走線32的阻值。

具體的，柵極驅動電路1產生柵極驅動信號，柵極驅動信號通過走線傳送到覆晶薄膜。由于覆晶薄膜與扇形引線4一端相連，扇形引線4另一端又與各條柵線5連接。因此柵極驅動信號可通過覆晶薄膜傳送至柵線5。在本實施例中，第一連接走線31的阻值大于第二連接走線32的阻值，可減少柵極驅動信號在各覆晶薄膜之間進行傳遞時的信號延遲，改善面板水平區塊不良的現象。

進一步的，由于與柵極驅動電路1距離越遠的覆晶薄膜，需要通過更多的走線來與柵極驅動電路1連接。而走線本身具有一定的阻值，因此，為了減少或消除走線本身的阻值導致柵極驅動信號傳輸過程中的延遲現象，與最后一個覆晶薄膜連接的走線的阻值應小于其他所有走線的阻值。最后一個覆晶薄膜即與柵極驅動電路1距離最遠的覆晶薄膜。

在一個具體實施例中，各條走線均包括基板走線和與基板走線串聯的電阻。走線連接的覆晶薄膜與柵極驅動電路1距離越近，走線的阻值越大。當兩條基板走線的阻值不等時，通過調節與各基板走線串聯的電阻來調整走線的阻值。可使走線的阻值滿足離柵極驅動電路1距離越近的走線，其阻值越大。從而改善覆晶薄膜交界位置處的灰階跳變。

在另一具體實施例中，各走線包括基板走線和與基板走線并聯的電阻，各電阻為可調電阻。通過調節各電阻，使走線的阻值滿足離柵極驅動電路1距離越近的走線，其阻值越大。以改善覆晶薄膜交界位置處的灰階跳變。

進一步的，第一連接走線31包括第一基板走線，第二連接走線32包括第二基板走線和與第二基板走線并聯的電阻。第二連接走線32中的第二基板走線并聯一個電阻，可減小第二連接走線32的阻值。降低柵極驅動信號的延遲狀況，以改善覆晶薄膜交界位置處的灰階跳變。

進一步的，第一連接走線31包括第一基板走線和與第一基板走線串聯的電阻。第二連接走線32包括第二基板走線。第一連接走線31中第一基板走線串聯一個電阻，以增大第一連接走線31的阻值，降低柵極驅動信號的延遲狀況。以改善覆晶薄膜交界位置處的灰階跳變。在上述實施例中的電阻均為可變電阻，以方便調節走線的阻值。

在一個具體實施例中，上述顯示面板還包括基板，基板上設置有至少兩組扇形引線4和若干條柵線5。各覆晶薄膜與各組扇形引線4一端一一對應連接。扇形引線4另一端包括若干條子引線41。各條子引線41與柵線5一一對應連接。各條引線41的阻值相等。

雖然已經參考優選實施例對本發明進行了描述，但在不脫離本發明的范圍的情況下，可以對其進行各種改進并且可以用等效物替換其中的部件。尤其是，只要不存在結構沖突，各個實施例中所提到的各項技術特征均可以任意方式組合起來。本發明并不局限于文中公開的特定實施例，而是包括落入權利要求的范圍內的所有技術方案。