本發(fā)明涉及顯示技術(shù)領(lǐng)域，更具體地說，涉及一種驅(qū)動電路、顯示面板及顯示裝置。

背景技術(shù)：

現(xiàn)有技術(shù)中的OLED(Organic Light Emitting Diode，有機發(fā)光二極管)顯示裝置的像素驅(qū)動電路中的驅(qū)動晶體管TFT(Thin Film Transistor，薄膜晶體管)通常為PMOS(Positive channel MetalOxide Semiconductor，P型溝道金屬氧化物半導(dǎo)體場效應(yīng)管)。

但，隨著OLED驅(qū)動電路的發(fā)展，TFT的材質(zhì)漸漸采用IGZO(含銦鎵鋅的氧化物)及其類似材料制成，目前僅能使用NMOS類型的晶體管制作形成，因此，OLED顯示裝置的像素驅(qū)動電路中的驅(qū)動晶體管均為NMOS類型。但采用NMOS類型驅(qū)動晶體管驅(qū)動OLED顯示裝置，在某些時間段內(nèi)，會造成OLED顯示裝置中像素顯示的穩(wěn)定性不佳，亮度不均等異常。

技術(shù)實現(xiàn)要素：

有鑒于此，本發(fā)明提供了一種驅(qū)動電路、顯示面板及顯示裝置，以解決現(xiàn)有技術(shù)中采用NMOS類型驅(qū)動晶體管時，在某些時間段內(nèi)造成的OLED顯示裝置中像素顯示的穩(wěn)定性差，亮度不均的問題。

為實現(xiàn)上述目的，本發(fā)明提供如下技術(shù)方案：

一種驅(qū)動電路，包括：第一輸入模塊、第一輸入節(jié)點、第一控制模塊、驅(qū)動管、第二控制模塊、第二輸入節(jié)點以及電容；

所述第一輸入模塊響應(yīng)于第一控制端的信號，控制第一電壓端與所述第一輸入節(jié)點之間的接通狀態(tài)，以及，響應(yīng)于第二控制端的信號，控制第二電壓端與所述第一輸入節(jié)點之間的接通狀態(tài)，其中，所述驅(qū)動管的第一端作為所述第一輸入節(jié)點；

所述第一控制模塊響應(yīng)于第三控制端的信號，控制第三電壓端與所述驅(qū)動管的柵極之間的接通狀態(tài)，以及，響應(yīng)于第一控制端的信號，控制所述驅(qū)動管的第二端與所述第二輸入節(jié)點之間的接通狀態(tài)；

所述第二控制模塊響應(yīng)于第二控制端的信號，控制所述電容的第一端與所述驅(qū)動管的第二端之間的接通狀態(tài)，以及，控制第四電壓端與所述電容的第二端之間的接通狀態(tài)；

所述電容的第二端通過發(fā)光元件與第五電壓端相連，所述電容的第一端與所述驅(qū)動管的柵極相連，所述電容的第二端作為所述第二輸入節(jié)點。

本發(fā)明還提供一種顯示面板，包括上面任意一項驅(qū)動電路，所述驅(qū)動電路在：

第一偵測時段，關(guān)閉所述第一晶體管、第二晶體管、第四晶體管、第五晶體管以及第六晶體管，開啟所述第三晶體管，所述驅(qū)動管的柵極以及所述電容的第一端均輸入所述第三電壓端的電壓信號；

第二偵測時段，關(guān)閉所述第一晶體管、第三晶體管以及第四晶體管，開啟所述第二晶體管、第五晶體管以及第六晶體管，所述驅(qū)動管的漏極輸入所述第二電壓端的電壓信號，所述電容的第二端輸入所述第四電壓端的電壓信號；

第三偵測時段，關(guān)閉所述第二晶體管、第三晶體管、第五晶體管以及第六晶體管，開啟所述第一晶體管以及第四晶體管，所述驅(qū)動管的柵極與源極的電壓差等于所述電容的電壓值。

本發(fā)明還提供一種顯示裝置，包括上面所述的顯示面板。

與現(xiàn)有技術(shù)相比，本發(fā)明所提供的技術(shù)方案具有以下優(yōu)點：

本發(fā)明所提供的驅(qū)動電路，僅通過改變驅(qū)動電路結(jié)構(gòu)，使得OLED器件的陽極電位保持固定，從而使得NMOS驅(qū)動管的柵源電壓不變，保證驅(qū)動晶體管的輸出電流不受驅(qū)動管的閾值電壓和OLED器件的閾值電壓、以及OLED器件的分壓不同而變化，進而提高了OLED顯示裝置在像素顯示時間段內(nèi)通過的電流的穩(wěn)定性，顯示亮度的均勻性。

附圖說明

為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)提供的附圖獲得其他的附圖。

圖1為現(xiàn)有技術(shù)中的驅(qū)動電路示意圖；

圖2為現(xiàn)有技術(shù)中的驅(qū)動電路的驅(qū)動時序圖；

圖3為現(xiàn)有技術(shù)中的驅(qū)動電路的驅(qū)動管輸出電流I_PVEE與第二電壓端Vdata的關(guān)系圖I_PVEE-V_data曲線模擬圖；

圖4為現(xiàn)有技術(shù)中的驅(qū)動電路的驅(qū)動管輸出電流I_PVEE變化量百分比曲線模擬圖；

圖5為本發(fā)明實施例提供的一種驅(qū)動電路結(jié)構(gòu)示意圖；

圖6為現(xiàn)有技術(shù)驅(qū)動電路在T3時間段內(nèi)的實際工作電路圖；

圖7為本發(fā)明實施例提供的驅(qū)動電路在T3時間段內(nèi)的實際工作電路圖；

圖8為本發(fā)明實施例提供的驅(qū)動電路的驅(qū)動管輸出電流I_PVEE與第二電壓端Vdata的關(guān)系圖I_PVEE-V_data曲線模擬圖；

圖9為本發(fā)明實施例提供的驅(qū)動電路的驅(qū)動管輸出電流I_PVEE變化量百分比曲線模擬圖；

圖10為本發(fā)明實施例提供的驅(qū)動電路閾值電壓變化時，驅(qū)動管輸出電流變化曲線圖；

圖11為本發(fā)明實施例提供的一種顯示裝置的結(jié)構(gòu)示意圖。

具體實施方式

正如背景技術(shù)部分所言，由于氧化物半導(dǎo)體材質(zhì)的TFT僅能使用NMOS類型的晶體管制作形成，因此，OLED顯示裝置的像素驅(qū)動電路中的驅(qū)動管均為NMOS類型。但是，在實際使用過程中，發(fā)明人發(fā)現(xiàn)，相對于現(xiàn)有技術(shù)中采用PMOS驅(qū)動管的OLED顯示裝置的顯示畫面而言，驅(qū)動管轉(zhuǎn)化為NMOS驅(qū)動管后，在某些時間段內(nèi)，會造成OLED顯示裝置中像素顯示的穩(wěn)定性不佳，亮度不均等異常。

請參見圖1和圖2，其中圖1為發(fā)明人將PMOS TFT轉(zhuǎn)化為NMOS TFT時，對應(yīng)的驅(qū)動電路，圖2為該驅(qū)動電路的驅(qū)動時序圖，其中，驅(qū)動電路包括：第一晶體管M1、第二晶體管M2、第三晶體管M3、第四晶體管M6、第五晶體管M5、第六晶體管M7、驅(qū)動管M4和電容C；電壓端包括第三電壓端Vref1、第二電壓端Vdata、第五電壓端PVEE、第四電壓端Vref2、第一電壓端PVDD；控制端信號包括第一控制端Emit信號、第二控制端Scan2信號和第三控制端Scan1信號；各部分連接關(guān)系如圖1所示。

發(fā)明人通過計算得知，圖1所示驅(qū)動電路中，在圖2中的T3時間段內(nèi)，驅(qū)動管M4的柵源壓差為V_data+V_th，V_th為驅(qū)動管M4的閾值電壓，理想狀態(tài)下，驅(qū)動管M4輸出電流為K_n*(V_data)²。從電流公式可以看出，在Vdata不變的情況下，驅(qū)動管M4的輸出電流不變，OLED顯示裝置的所有像素顯示應(yīng)該相同，顯示亮度均勻，但實際情況與此理想狀態(tài)下的理論推導(dǎo)結(jié)果不同。

發(fā)明人通過研究發(fā)現(xiàn)，OLED顯示裝置在T3時間段內(nèi)，OLED器件對驅(qū)動管源極電壓形成的分壓，會對電路輸入OLED器件的電流造成影響，從而使得OLED顯示裝置在T3時間段內(nèi)出現(xiàn)像素顯示的穩(wěn)定性不佳，不同OLED顯示的亮度不同，造成亮度不均等異常。

具體情況，發(fā)明人通過改變驅(qū)動電路中的OLED器件的電阻得到如下表1中所示的電流及電流變化量百分比模擬數(shù)據(jù)；為方便直觀體現(xiàn)所述模擬數(shù)據(jù)的變化，制作OLED器件的電阻變化引起的驅(qū)動管輸出電流I_PVEE與第二電壓端Vdata的關(guān)系圖I_PVEE-V_data曲線如圖3所示，以及電流變化量百分比曲線圖如圖4所示。

表1 OLED器件電阻時對應(yīng)的驅(qū)動TFT輸出電流與第二電壓端電壓的關(guān)系及電流變化量模擬數(shù)據(jù)表

其中，模擬數(shù)據(jù)中，驅(qū)動管M4的寬長比W/L＝5/5；其他晶體管的寬長比W/L＝5/5，C＝150fF；OLED器件電容0.2pF；第一電壓端PVDD＝5V；第五電壓端PVEE＝-1V；第三電壓端Vref1＝10V；第四電壓端Vref2＝-1V。

由表1的模擬數(shù)據(jù)及圖3和圖4的模擬曲線可得，OLED器件的電阻改變能夠改變OLED器件對驅(qū)動管TFT的分壓情況，也即不同的OLED器件對驅(qū)動管TFT的分壓不同，且隨著輸入Vdata的增大，當OLED電阻越大時，對驅(qū)動TFT的分壓越大，驅(qū)動電路電流輸出特性曲線的分化越明顯。不同OLED器件的電阻不同，電流變化量百分比基本保持在10％-20％范圍內(nèi)。

由此可見OLED器件的分壓對NMOS TFT輸出電流有較大影響，發(fā)明人認為這種影響可能由工藝或者器件本身的性質(zhì)(如閾值電壓)造成，從而導(dǎo)致OLED屏幕中像素顯示的穩(wěn)定性不佳，亮度不均等異常。

基于此，本發(fā)明提供一種驅(qū)動電路，包括：第一輸入模塊、第一輸入節(jié)點、第一控制模塊、驅(qū)動管、第二控制模塊、第二輸入節(jié)點以及電容；

所述第一輸入模塊響應(yīng)于第一控制端的信號，控制第一電壓端與所述第一輸入節(jié)點之間的接通狀態(tài)，以及，響應(yīng)于第二控制端的信號，控制第二電壓端與所述第一輸入節(jié)點之間的接通狀態(tài)，其中，所述驅(qū)動管的第一端作為所述第一輸入節(jié)點；

所述第一控制模塊響應(yīng)于第三控制端的信號，控制第三電壓端與所述驅(qū)動管的柵極之間的接通狀態(tài)，以及，響應(yīng)于第一控制端的信號，控制所述驅(qū)動管的第二端與所述第二輸入節(jié)點之間的接通狀態(tài)；

所述第二控制模塊響應(yīng)于第二控制端的信號，控制所述電容的第一端與所述驅(qū)動管的第二端之間的接通狀態(tài)，以及，控制第四電壓端與所述電容的第二端之間的接通狀態(tài)；

所述電容的第二端通過發(fā)光元件與第五電壓端相連，所述電容的第一端與所述驅(qū)動管的柵極相連，所述電容的第二端作為所述第二輸入節(jié)點。

本發(fā)明提供的驅(qū)動電路，通過改變電容的位置，使得在驅(qū)動電路的時間，電容上的電荷無法流動，兩端的電壓差維持固定，從而使得驅(qū)動管的柵源壓差等于電容的壓差，使得第二輸入節(jié)點的電位保持穩(wěn)定，驅(qū)動管的柵源壓差保持不變，進而避免了驅(qū)動管的閾值電壓與OLED器件的閾值電壓對驅(qū)動管的輸出電流造成影響，保證了輸出電流的穩(wěn)定性，使得顯示裝置的顯示更加均勻。

下面將結(jié)合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術(shù)方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發(fā)明一部分實施例，而不是全部的實施例。基于本發(fā)明中的實施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。

請參見圖5，圖5為本發(fā)明提供一種驅(qū)動電路結(jié)構(gòu)示意圖；所述驅(qū)動電路包括：第一輸入模塊101、第一輸入節(jié)點N1、第一控制模塊102、驅(qū)動管M4、第二控制模塊103、第二輸入節(jié)點N2以及電容C；第一輸入模塊101響應(yīng)于第一控制端Emit的信號，控制第一電壓端PVDD與第一輸入節(jié)點N1之間的接通狀態(tài)，以及，響應(yīng)于第二控制端Scan2的信號，控制第二電壓端Vdata與第一輸入節(jié)點N1之間的接通狀態(tài)，其中，驅(qū)動管M4的第一端作為第一輸入節(jié)點N1；第一控制模塊102響應(yīng)于第三控制端Scan1的信號，控制第三電壓端Vref1與驅(qū)動管M4的柵極之間的接通狀態(tài)，以及，響應(yīng)于第一控制端Emit的信號，控制驅(qū)動管M4的第二端與第二輸入節(jié)點N2之間的接通狀態(tài)；第二控制模塊103響應(yīng)于第二控制端Scan2的信號，控制電容的第一端與驅(qū)動管M4的第二端之間的接通狀態(tài)，以及，控制第四電壓端Vref2與電容C的第二端之間的接通狀態(tài)；電容C的第二端通過發(fā)光元件與第五電壓端PVEE相連，電容C的第一端與驅(qū)動管M4的柵極相連，電容C的第二端作為第二輸入節(jié)點N2。

具體地，本實施例中第一輸入模塊101包括：第一晶體管M1以及第二晶體管M2；第一晶體管M1的柵極與第一控制端Emit相連，第一晶體管M1的第一端連接至第一電壓端PVDD，第一晶體管M1的第二端連接至第一輸入節(jié)點N1；第二晶體管M2的柵極與第二控制端Scan2相連，第二晶體管M2的第一端連接至第二電壓端Vdata，第二晶體管M2的第二端連接至第一輸入節(jié)點N1。

第一控制模塊102包括：第三晶體管M3以及第四晶體管M6；第三晶體管M3的第一端與第三電壓端Vref1相連，第三晶體管M3的柵極與第三控制端Scan1相連，第三晶體管M3的第二端與驅(qū)動管M4的柵極相連；第四晶體管M6的第一端與驅(qū)動管M4的第二端相連，第四晶體管M6的第二端與電容C的第二端以及第二輸入節(jié)點N2相連，第四晶體管M6的柵極與第一控制端Emit相連。

第二控制模塊103包括：第五晶體管M5以及第六晶體管M7；第五晶體管M5的第一端與驅(qū)動管M4的第二端相連，第五晶體管M5的柵極與第二控制端Scan2相連，第五晶體管M5的第二端與電容C的第一端相連；第六晶體管M7的第一端與第四電壓端Vref2相連，第六晶體管M7的第二端與電容C的第二端相連，第六晶體管M7的柵極與第二控制端Scan2相連。

其中，本發(fā)明實施例中驅(qū)動管M4、第一晶體管M1、第二晶體管M2、第三晶體管M3、第四晶體管M6、第五晶體管M5以及第六晶體管M7均為N型MOS管。

需要說明的是，本發(fā)明實施例中，第三電壓端Vref1的電壓值、第二電壓端Vdata的電壓值、第五電壓端PVEE的電壓值、第四電壓端Vref2的電壓值的關(guān)系滿足：Vref1＞Vdata且PVEE≥Vref2。

本發(fā)明實施例中提供的驅(qū)動電路的驅(qū)動時序圖與現(xiàn)有技術(shù)中NMOS TFT的驅(qū)動時序圖相同，如圖2所示，本實施例中對此不做詳細描述，其中，第一控制端Emit與第二控制端Scan2輸出的信號的電平相反。

本發(fā)明實施例中對所述發(fā)光元件不做限定，可選地為有機發(fā)光二極管。

本發(fā)明實施例提供的驅(qū)動電路工作原理為：

在T1時間段，第三晶體管M3開，第一晶體管M1、第四晶體管M6關(guān)閉，驅(qū)動管M4柵極電位為Vref1，此時電容C一端電壓經(jīng)由第三晶體管M3變?yōu)閂ref1；其中電位滿足關(guān)系：Vref1＞Vdata且PVEE≥Vref2。

在T2時間段，第二晶體管M2開，Vdata通過第二晶體管M2輸入到驅(qū)動管M4的漏極；第三晶體管M3關(guān)閉，第五晶體管M5開啟，由于Vref1＞Vdata，因此驅(qū)動管M4柵極電位從Vref1往下降，直至為Vdata+Vth(Vth為驅(qū)動管M4的閾值電壓)。第六晶體管M7開啟，此時電容C兩端壓差為Vdata+Vth-Vref2。

在T3時間段，第二晶體管M2、第五晶體管M5、第六晶體管M7關(guān)閉，電容C電荷無法流動，電容的兩端電壓差維持在Vdata+Vth–Vref2；第一晶體管M1、第四晶體管M6為開啟狀態(tài)，驅(qū)動管M4柵源壓差等于電容C兩端的壓差，即Vdata+Vth–Vref2。故此時驅(qū)動管M4的電流為K_n*(V_data–V_ref2)²，不受驅(qū)動管M4和OLED器件的閾值電壓或電阻的影響。

其中，驅(qū)動管M4的電流不受驅(qū)動管M4和OLED的閾值電壓或電阻的影響，具體可以通過以下比對情況進行說明。

如圖6和圖7所示，其中圖6為現(xiàn)有技術(shù)驅(qū)動電路在T3時間段內(nèi)的實際工作電路圖；圖7為本發(fā)明實施例提供的驅(qū)動電路在T3時間段內(nèi)的實際工作電路圖；其中，第二輸入節(jié)點N2等效于驅(qū)動管的源極，同時也為OLED的陽極。

如圖6所示，第四晶體管M6打開后，第二輸入節(jié)點N2的電位無法固定，會由于OLED器件的閾值變化或電阻變化，使驅(qū)動管M4的柵源電壓Vgs發(fā)生改變，導(dǎo)致驅(qū)動管M4的輸出電流發(fā)生變化，影響OLED顯示穩(wěn)定性。

如圖7所示，將電容C的位置移動后，電容C的一端連接第二輸入節(jié)點N2的一端，從而能夠保持第二輸入節(jié)點N2的電位，使第二輸入節(jié)點N2的電位在第四晶體管M6打開之后還能保持穩(wěn)定，所以驅(qū)動管M4的柵源電壓保持Vgs不變，從而保證驅(qū)動管M4的輸出電流的穩(wěn)定性和OLED顯示的均勻性。

為證實本發(fā)明實施例提供的驅(qū)動電路具有提高驅(qū)動管M4的輸出電流的穩(wěn)定性和OLED顯示的均勻性的效果，發(fā)明人對此通過模擬數(shù)據(jù)進行了說明，具體如下：

與現(xiàn)有技術(shù)中驅(qū)動電路的模擬數(shù)據(jù)得出結(jié)果相同的思路，通過改變驅(qū)動電路中的OLED器件的電阻得到如下表2所示的電流及電流變化量百分比模擬數(shù)據(jù)；為方便直觀體現(xiàn)所述模擬數(shù)據(jù)的變化，制作OLED器件的電阻變化引起的驅(qū)動管輸出電流I_PVEE與第二電壓端Vdata的關(guān)系圖I_PVEE-V_data曲線如圖8所示，以及電流變化量百分比曲線圖如圖9所示。

表2 OLED器件電阻時對應(yīng)的驅(qū)動TFT輸出電流與第二電壓端電壓的關(guān)系及電流變化量模擬數(shù)據(jù)表

其中，模擬數(shù)據(jù)中，驅(qū)動管M4的寬長比W/L＝5/5；其他晶體管的寬長比W/L＝5/5，C＝150fF；OLED器件電容0.2pF；第一電壓端PVDD＝5V；第五電壓端PVEE＝-1V；第三電壓端Vref1＝10V；第四電壓端Vref2＝-1V。

由表2的模擬數(shù)據(jù)及圖8和圖9的模擬曲線可得，OLED器件的電阻改變引起的OLED器件對驅(qū)動管TFT的分壓情況不再明顯，OLED器件電阻不同，驅(qū)動管的輸出電流基本相同。不同OLED器件的電阻不同，電流變化量百分比也基本保持在5％以內(nèi)，相對于現(xiàn)有技術(shù)中的10％-20％范圍內(nèi)，小了很多。改變OLED器件的電阻后，器件對于驅(qū)動TFT的分壓發(fā)生變化，但其輸出曲線變化百分比(對應(yīng)圖9)仍然較為穩(wěn)定，OLED對驅(qū)動管TFT源極的分壓影響改善。

需要說明的是，現(xiàn)有技術(shù)中驅(qū)動電路具有閾值補償功能，即在驅(qū)動管閾值電壓發(fā)生變化時，驅(qū)動管的輸出電流基本不變。而本實施例中的驅(qū)動電路中電容位置發(fā)生變化后，發(fā)明人通過模擬得到表3中數(shù)據(jù)以及圖10所示的驅(qū)動管輸出電流變化曲線圖。從表3和圖10中可以看出，即使驅(qū)動管的閾值電壓發(fā)生了變化，其輸出電流基本沒有變化，即本實施例中的驅(qū)動電路中電容位置發(fā)生變化后，同樣具有閾值補償功能，并沒有使得閾值補償功能消失。

表3 OLED器件寄生電容為5fF時，閾值電壓改變后輸出電流與Vdata的關(guān)系模擬數(shù)據(jù)表

其中，模擬數(shù)據(jù)中，驅(qū)動管M4的寬長比W/L＝5/5；其他晶體管的寬長比W/L＝5/5，C＝150fF；OLED器件電容0.2pF；第一電壓端PVDD＝5V；第五電壓端PVEE＝-1V；第三電壓端Vref1＝10V；第四電壓端Vref2＝-1V。

本發(fā)明實施例提供的驅(qū)動電路，僅通過改變驅(qū)動電路結(jié)構(gòu)，使得OLED器件的陽極電位保持固定，從而使得NMOS驅(qū)動管的柵源電壓不變，保證驅(qū)動晶體管的輸出電流不受驅(qū)動管的閾值電壓和OLED器件的閾值電壓、以及OLED器件的分壓不同而變化，進而提高了OLED顯示裝置在像素顯示時間段內(nèi)通過的電流的穩(wěn)定性，顯示亮度的均勻性。

本發(fā)明實施例還提供一種顯示面板，包括上面實施例提供的驅(qū)動電路，所述驅(qū)動電路在：

第一偵測時段，關(guān)閉第一晶體管M1、第二晶體管M2、第四晶體管M6、第五晶體管M5以及第六晶體管M7，開啟第三晶體管M3，驅(qū)動管M4的柵極以及電容C的第一端均輸入第三電壓端Vref1的電壓信號；

第二偵測時段，關(guān)閉第一晶體管M1、第三晶體管M3以及第四晶體管M6，開啟第二晶體管M2、第五晶體管M5以及第六晶體管M7，驅(qū)動管M4的漏極輸入第二電壓端Vdata的電壓信號，電容C的第二端輸入第四電壓端Vref2的電壓信號；

第三偵測時段，關(guān)閉第二晶體管M2、第三晶體管M3、第五晶體管M5以及第六晶體管M7，開啟第一晶體管M1以及第四晶體管M6，驅(qū)動管M4的柵極與源極的電壓差等于電容C的電壓值。

其中，第三電壓端Vref1的電壓值、第二電壓端Vdata的電壓值、第五電壓端PVEE的電壓值、第四電壓端Vref2的電壓值的關(guān)系滿足：Vref1＞Vdata且PVEE≥Vref2。

本發(fā)明實施例還提供一種顯示裝置，如圖11所示，包括上一實施例中所述的顯示面板。需要說明的是，本實施例中僅以手機為例說明所述顯示裝置，但并不對本實施例中所述顯示裝置做限定。

本說明書中各個實施例采用遞進的方式描述，每個實施例重點說明的都是與其他實施例的不同之處，各個實施例之間相同相似部分互相參見即可。對所公開的實施例的上述說明，使本領(lǐng)域?qū)I(yè)技術(shù)人員能夠?qū)崿F(xiàn)或使用本發(fā)明。對這些實施例的多種修改對本領(lǐng)域的專業(yè)技術(shù)人員來說將是顯而易見的，本文中所定義的一般原理可以在不脫離本發(fā)明的精神或范圍的情況下，在其它實施例中實現(xiàn)。因此，本發(fā)明將不會被限制于本文所示的這些實施例，而是要符合與本文所公開的原理和新穎特點相一致的最寬的范圍。