本發明涉及顯示技術領域，尤其涉及一種發光控制信號的GOA單元及其驅動方法、GOA電路、顯示裝置。

背景技術：

有機電致發光二極管(Organic Light Emitting Diode，OLED)顯示器是目前研究領域的熱點之一，與液晶顯示器(Liquid CrystalDisplay，LCD)相比，OLED具有低能耗、生產成本低、自發光、寬視角及相應速度快等優點。

現有的顯示裝置中，每行像素單元連接有一條掃描信號線和一條發光控制信號線，現有技術中，為了使顯示裝置實現窄邊框化，通常采用掃描信號的GOA單元驅動掃描信號線，用發光控制信號的GOA單元驅動發光控制信號線。GOA電路通常由多個GOA單元級聯形成，在開機或喚醒睡眠時，如圖1(a)和圖1(b)所示，每級GOA單元在驅動與其對應的像素電路前，如圖1(a)所示，像素電路中驅動晶體管Md處于floating(懸浮)狀態，此時，驅動晶體管Md容易受其他信號的干擾，使得像素電路中部分驅動晶體管Md被打開，使得Md、M6線路上有電流流過，導致驅動晶體管Md打開的像素出現錯誤發光現象。

此外，由于顯示過程中像素電路中的高壓端VDD比低壓端VSS先輸入信號，而驅動晶體管Md打開了的像素電路中在Md、M6線路上有電流，會將低壓端VSS的電位值拉高，導致向高壓端VDD/低壓端VSS提供信號的電源發生損傷或壞死，而在這種情況下，電路中的SSD(start-up short detection function，上電短路偵測功能)便會啟動保護功能，自動切斷電源，導致屏幕不能完成正常顯示。

技術實現要素：

本發明的實施例提供一種發光控制信號的GOA單元及其驅動方法、GOA電路、顯示裝置，可避免顯示裝置出現畫面閃爍或顯示異常的現象。

為達到上述目的，本發明的實施例采用如下技術方案：

第一方面，提供一種發光控制信號的GOA單元，包括電位控制模塊、上拉模塊、下拉模塊、以及寫入模塊；所述電位控制模塊，分別連接第一電壓端、第二電壓端、第一時鐘信號端、第二時鐘信號端、信號輸入端、以及第一節點，用于在所述第一時鐘信號端和所述第一電壓端的控制下，將所述第二電壓端的信號輸出至所述第一節點，在所述第一時鐘信號端、所述第一電壓端、以及所述信號輸入端的控制下將所述第二時鐘信號端的信號輸出至所述第一節點；所述下拉模塊，分別連接所述第一節點、所述第一電壓端、所述第二電壓端、所述第一時鐘信號端、所述第二時鐘信號端、以及所述信號輸出端，用于在所述第一節點、所述第一電壓端、所述第二電壓端、所述第一時鐘信號端、以及所述第二時鐘信號端的控制下，將所述第一電壓端的信號輸出至所述信號輸出端；所述上拉模塊，分別連接所述第一節點、所述第二電壓端、以及信號輸出端，用于在所述第一節點的控制下，將所述第二電壓端的信號輸出至所述信號輸出端；所述寫入模塊，分別連接所述第二電壓端、信號控制端、以及所述信號輸出端，用于在所述信號控制端的控制下，將所述第二電壓端的電壓輸出至所述信號輸出端。

優選的，所述寫入模塊包括第一晶體管；所述第一晶體管的柵極連接所述信號控制端，第一極連接所述第二電壓端，第二極連接所述信號輸出端。

優選的，所述電位控制模塊包括上拉控制模塊和下拉控制模塊；所述上拉控制模塊分別連接所述下拉控制模塊、所述第一時鐘信號端、所述第二時鐘信號端、所述第一電壓端、所述第二電壓端、以及所述第一節點，用于在所述第一時鐘信號端和所述第一電壓端的控制下將所述第二電壓端的信號輸出至所述第一節點；所述下拉控制模塊還分別連接所述信號輸入端、所述第一時鐘信號端、所述第二時鐘信號端、所述第一電壓端、以及所述第一節點，用于在所述信號輸入端、所述第一時鐘信號端、所述第一電壓端的控制下，將所述第二時鐘信號端的信號輸出至所述第一節點。

優選的，所述上拉控制模塊包括第二晶體管、第三晶體管、以及第一電容；所述第二晶體管的柵極連接所述第一時鐘信號端，第一極連接所述第一電壓端，第二極連接所述第三晶體管的柵極；所述第三晶體管的第一極連接所述第二電壓端，第二極連接所述第一節點；所述第一電容的第一端連接所述第二電壓端，第二端連接所述第三晶體管的柵極。

進一步優選的，所述上拉控制模塊還包括第四晶體管和第五晶體管；所述第四晶體管的柵極連接所述第二晶體管的第二極，第一極連接所述第二電壓端，第二極連接所述第五晶體管的第一極；所述第五晶體管的柵極連接所述第二時鐘信號端，第二極連接所述下拉控制模塊。

優選的，所述下拉控制模塊包括第六晶體管、第七晶體管、第八晶體管、以及第二電容；所述第六晶體管的柵極連接所述第一時鐘信號端，第一極連接所述信號輸入端，第二極連接所述第七晶體管的第一極；所述第七晶體管的柵極連接所述第一電壓端，第二極連接所述第八晶體管的柵極；所述第八晶體管的第一極連接所述第二時鐘信號端，第二極連接所述第一節點；所述第二電容的第一端連接所述第八晶體管的柵極，第二端連接所述第八晶體管的第二極。

進一步優選的，所述下拉控制模塊還包括第九晶體管；所述第九晶體管的柵極連接所述第六晶體管的第二極，第一極連接所述第一時鐘信號端，第二極連接所述上拉控制模塊。

優選的，所述下拉模塊包括第十晶體管、第十一晶體管、第十二晶體管、以及第三電容；所述第十晶體管的柵極連接所述第一時鐘信號端，第一極連接所述第一電壓端，第二極連接所述第十二晶體管的柵極；所述第十一晶體管的柵極連接所述第一節點，第一極連接所述第二電壓端，第二極連接所述第十二晶體管的柵極；所述第十二晶體管的第一極連接所述第一電壓端，第二極連接所述信號輸出端；所述第三電容的第一端連接所述第二時鐘信號端，第二端連接所述第十二晶體管的柵極。

優選的，所述上拉模塊包括第十三晶體管；所述第十三晶體管的柵極連接所述第一節點，第一極連接所述第二電壓端，第二極連接所述信號輸出端。

第二方面，提供一種第一方面所述的發光控制信號的GOA單元的驅動方法，包括：在前N圖像幀內，寫入模塊在信號控制端的控制下，將第二電壓端的信號寫入至信號輸出端；從第N+1圖像幀開始，在一圖像幀的緩沖階段，第一時鐘信號端輸入第一電壓、信號輸入端輸入第一電壓、第二時鐘信號端輸入第二電壓，電位控制模塊在所述第一時鐘信號端輸入的第一電壓和第一電壓端的控制下，將所述第二電壓端的信號輸出至第一節點，并在所述第一時鐘信號端輸入的第一電壓、所述第一電壓端、以及所述信號輸入端輸入的第一電壓的控制下將所述第二時鐘信號端輸入的第二電壓輸出至所述第一節點；下拉模塊在所述第一節點、所述第一電壓端、所述第二電壓端、所述第一時鐘信號端輸入的第一電壓、以及所述第二時鐘信號端輸入的第二電壓的控制下，將所述第一電壓端的信號輸出至所述信號輸出端；在一圖像幀的下拉階段，所述第二時鐘信號端輸入第一電壓、所述第一時鐘信號端輸入第二電壓、所述信號輸入端輸入第二電壓，所述電位控制模塊在所述第一時鐘信號端輸入的第二電壓、所述第一電壓端、以及所述信號輸入端輸入的第二電壓的控制下將所述第二時鐘信號端輸入的第一電壓輸出至所述第一節點；上拉模塊在所述第一節點的控制下，將所述第二電壓端的信號輸出至所述信號輸出端；在一圖像幀的上拉階段，所述第一時鐘信號端輸入第一電壓、所述第二時鐘信號端輸入第二電壓、所述信號輸入端輸入第二電壓，所述電位控制模塊在所述第一時鐘信號端輸入的第一電壓和所述第一電壓端的控制下，將所述第二電壓端的信號輸出至所述第一節點；下拉模塊在所述第一節點、所述第一電壓端、所述第二電壓端、所述第一時鐘信號端輸入的第一電壓、以及所述第二時鐘信號端輸入的第二電壓的控制下，將所述第一電壓端的信號輸出至所述信號輸出端；其中，N為大于等于1的正整數。

第三方面，提供一種GOA電路，包括多個級聯的如第一方面所述的發光控制信號的GOA單元。

第四方面，提供一種顯示裝置，包括第三方面所述的GOA電路。

本發明實施例提供一種發光控制信號的GOA單元及其驅動方法、GOA電路、顯示裝置，通過在GOA單元內增設寫入模塊，并在前N圖像幀內其他模塊均關閉，寫入模塊開啟，并將第二電壓端的信號輸出至信號輸出端，通過信號輸出端控制與其連接的發光控制晶體管關閉，這樣一來，無論驅動晶體管是否開啟，像素電路中均無電流流向發光器件，因此像素電路不會出現錯誤發光現象，電路中的SSD也不會切斷電源。待像素電路穩定后，控制GOA單元中的寫入模塊關閉，其他模塊正常開啟，控制像素電路進行正常顯示。從而保證顯示裝置畫面顯示的質量。

附圖說明

為了更清楚地說明本發明實施例或現有技術中的技術方案，下面將對實施例或現有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發明的一些實施例，對于本領域普通技術人員來講，在不付出創造性勞動的前提下，還可以根據這些附圖獲得其他的附圖。

圖1(a)為現有技術提供的一種像素電路的結構示意圖；

圖1(b)為用于驅動圖1(a)所示的像素電路時采用的各個信號的時序圖；

圖2為本發明實施例提供的一種GOA單元的結構示意圖一；

圖3為本發明實施例提供的一種GOA單元的結構示意圖二；

圖4為圖3所示的GOA單元各個模塊的一種具體結構示意圖一；

圖5為圖3所示的GOA單元各個模塊的一種具體結構示意圖二；

圖6為用于驅動圖3所示的GOA單元時采用的各個信號的時序圖；

圖7-10為圖3所示的GOA單元對應不同情況時的等效電路圖；

圖11為本發明實施例提供的一種GOA單元的驅動方法流程示意圖；

圖12為本發明實施例提供的一種GOA電路的結構示意圖。

附圖標記

10-電位控制模塊；11-上拉控制模塊；12-下拉控制模塊；20-下拉模塊；30-上拉模塊；40-寫入模塊。

具體實施方式

下面將結合本發明實施例中的附圖，對本發明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發明一部分實施例，而不是全部的實施例。基于本發明中的實施例，本領域普通技術人員在沒有做出創造性勞動前提下所獲得的所有其他實施例，都屬于本發明保護的范圍。

本發明實施例提供一種發光控制信號的GOA單元，如圖2所示，包括電位控制模塊10、下拉模塊20、上拉模塊30、以及寫入模塊40。

具體的，電位控制模塊10，分別連接第一電壓端V1、第二電壓端V2、第一時鐘信號端CK、第二時鐘信號端CB、信號輸入端EI、以及第一節點A，用于在第一時鐘信號端CK和第一電壓端V1的控制下，將第二電壓端V2的信號輸出至第一節點A，在第一時鐘信號端CK、第一電壓端V1、以及信號輸入端EI的控制下將第二時鐘信號端CB的信號輸出至第一節點A。

下拉模塊20，分別連接第一節點A、第一電壓端V1、第二電壓端V2、第一時鐘信號端CK、第二時鐘信號端CB、以及信號輸出端EO，用于在第一節點A、第一電壓端V1、第二電壓端V2、第一時鐘信號端CK、以及第二時鐘信號端CB的控制下，將第一電壓端V1的信號輸出至信號輸出端EO。

上拉模塊30，分別連接第一節點A、第二電壓端V2、以及信號輸出端EO，用于在第一節點A的控制下，將第二電壓端V2的信號輸出至信號輸出端EO。

寫入模塊40，分別連接第二電壓端V2、信號控制端S1、以及信號輸出端EO，用于在信號控制端S1的控制下，將第二電壓端V2的電壓輸出至信號輸出端EO。

本發明實施例提供一種發光控制信號的GOA單元，通過在GOA單元內增設寫入模塊40，并在前N圖像幀內其他模塊均關閉，寫入模塊40開啟，將第二電壓端V2的信號輸出至信號輸出端EO，通過信號輸出端EO控制與其連接的像素電路中的發光控制晶體管關閉，這樣一來，無論驅動晶體管是否開啟，像素電路中均無電流流向發光器件，因此像素電路不會出現錯誤發光現象，電路中的SSD也不會切斷電源。待像素電路穩定后，控制GOA單元中的寫入模塊40關閉，其他模塊正常開啟，控制像素電路進行正常顯示。從而保證顯示裝置畫面顯示的質量。

優選的，如圖3所示，電位控制模塊10包括上拉控制模塊11和下拉控制模塊12。

上拉控制模塊11別連接下拉控制模塊12、第一時鐘信號端CK、第二時鐘信號端CB、第一電壓端V1、第二電壓端V2、以及第一節點A，用于在第一時鐘信號端CK和第一電壓端V1的控制下將第二電壓端V2的信號輸出至第一節點A。

下拉控制模塊12還分別連接信號輸入端EI、第一時鐘信號端CK、第二時鐘信號端CB、第一電壓端V1、以及第一節點A，用于在信號輸入端EI、第一時鐘信號端CK、第一電壓端V1的控制下，將第二時鐘信號端CB的信號輸出至第一節點A。

以下對圖3所示的發光控制信號的GOA單元中的各個模塊的具體結構進行詳細的說明。

具體的，如圖4所示，寫入模塊40包括第一晶體管T1。

第一晶體管T1的柵極連接信號控制端S1，第一極連接第二電壓端V2，第二極連接信號輸出端EO。

需要說明的是，所述寫入模塊40還可以包括并聯的多個第一晶體管T1。上述僅僅是對寫入模塊40的舉例說明，其它與該寫入模塊40功能相同的結構在此不再一一贅述，但都應當屬于本發明的保護范圍。

如圖4所示，上拉控制模塊11包括第二晶體管T2、第三晶體管T3以及第一電容C1。

第二晶體管T2的柵極連接第一時鐘信號端CK，第一極連接第一電壓端V1，第二極連接第三晶體管T3的柵極。

第三晶體管T3的第一極連接第二電壓端V2，第二極連接第一節點A。

第一電容C1的第一端連接第二電壓端V2，第二端連接第三晶體管T3的柵極。

需要說明的是，所述上拉控制模塊11還可以包括與第二晶體管T2并聯的多個開關晶體管、和/或與第三晶體管T3并聯的多個開關晶體管。上述僅僅是對上拉控制模塊11的舉例說明，其它與上拉控制模塊11功能相同的結構在此不再一一贅述，但都應當屬于本發明的保護范圍。

如圖4所示，下拉控制模塊12包括第六晶體管T6、第七晶體管T7、第八晶體管T8、以及第二電容C2。

第六晶體管T6的柵極連接第一時鐘信號端CK，第一極連接信號輸入端EI，第二極連接第七晶體管T7的第一極。

第七晶體管T7的柵極連接第一電壓端V1，第二極連接第八晶體管T8的柵極。

第八晶體管T8的第一極連接第二時鐘信號端CB，第二極連接第一節點A。

第二電容C2的第一端連接第八晶體管T8的柵極，第二端連接第八晶體管T8的第二極。

需要說明的是，所述下拉控制模塊12還可以包括與第六晶體管T6并聯的多個開關晶體管、和/或與第七晶體管T7并聯的多個開關晶體管、和/或與第八晶體管T8并聯的多個開關晶體管。上述僅僅是對下拉控制模塊12的舉例說明，其它與下拉控制模塊12功能相同的結構在此不再一一贅述，但都應當屬于本發明的保護范圍。

如圖4所示，下拉模塊20包括第十晶體管T10、第十一晶體管T11、第十二晶體管T12、以及第三電容C3。

第十晶體管T10的柵極連接第一時鐘信號端CK，第一極連接第一電壓端V1，第二極連接第十二晶體管T12的柵極。

第十一晶體管T11的柵極連接第一節點A，第一極連接第二電壓端V2，第二極連接第十二晶體管T12的柵極。

第十二晶體管T12的第一極連接第一電壓端V1，第二極連接信號輸出端EO。

第三電容C3的第一端連接第二時鐘信號端CB，第二端連接第十二晶體管T12的柵極。

需要說明的是，所述下拉模塊20還可以包括與第十晶體管T10并聯的多個開關晶體管、和/或與第十一晶體管T11并聯的多個開關晶體管、和/或與第十二晶體管T12并聯的多個開關晶體管。上述僅僅是對下拉模塊20的舉例說明，其它與下拉模塊20功能相同的結構在此不再一一贅述，但都應當屬于本發明的保護范圍。

如圖4所示，上拉模塊30包括第十三晶體管T13。

第十三晶體管T13的柵極連接第一節點A，第一極連接第二電壓端V2，第二極連接信號輸出端EO。

需要說明的是，所述上拉模塊30還可以包括與第十三晶體管T13并聯的多個開關晶體管。上述僅僅是對上拉模塊30的舉例說明，其它與上拉模塊30功能相同的結構在此不再一一贅述，但都應當屬于本發明的保護范圍。

此處，需要說明的是，第一、本發明實施例對各個模塊以及單元中的晶體管的類型不做限定，即上述第一晶體管T1、第二晶體管T2、第三晶體管T3、第四晶體管T4、第五晶體管T5、第六晶體管T6、第七晶體管T7、第八晶體管T8、第九晶體管T9、十晶體管T10、第十一晶體管T11、第十二晶體管T12、以及第十三晶體管T13可以是為N型晶體管或者P型晶體管。本發明以下實施例均是以第一晶體管T1、第二晶體管T2、第三晶體管T3、第四晶體管T4、第五晶體管T5、第六晶體管T6、第七晶體管T7、第八晶體管T8、第九晶體管T9、十晶體管T10、第十一晶體管T11、第十二晶體管T12、以及第十三晶體管T13為P型晶體管為例進行的說明。

其中，上述晶體管的第一極可以是漏極、第二極可以是源極；或者，第一極可以是源極、第二極可以是漏極。本發明實施例對此不作限制。

此外，根據晶體管導電方式的不同，可以將上述像素電路中的晶體管分為增強型晶體管和耗盡型晶體管。本發明實施例對此不作限制。

第二、本發明實施例均是以第二電壓端V2輸入高電平，第一電壓端V1輸入低電平，或將第一電壓端V1接地處理為例進行的說明，并且，這里的高、低僅表示輸入的電壓之間的相對大小關系。

以下，根據一個具體的實施例對本發明提供的GOA單元進行說明。

實施例一

如圖5所示，提供一種發光控制信號的GOA單元，包括上拉控制模塊11、下拉控制模塊12、下拉模塊20、上拉模塊30、以及寫入模塊40。

具體的，寫入模塊40包括第一晶體管T1。

第一晶體管T1的柵極連接信號控制端S1，第一極連接第二電壓端V2，第二極連接信號輸出端EO。

上拉控制模塊11包括第二晶體管T2、第三晶體管T3、第四晶體管T4、第五晶體管T5、以及第一電容C1。

第二晶體管T2的柵極連接第一時鐘信號端CK，第一極連接第一電壓端V1，第二極連接第三晶體管T3的柵極。

第三晶體管T3的第一極連接第二電壓端V2，第二極連接第一節點A。

第四晶體管T4的柵極連接第二晶體管T2的第二極，第一極連接第二電壓端V2，第二極連接第五晶體管T5的第一極。

第五晶體管T5的柵極連接第二時鐘信號端CB，第二極連接下拉控制模塊12。

第一電容C1的第一端連接第二電壓端V2，第二端連接第三晶體管T3的柵極。

下拉控制模塊12包括第六晶體管T6、第七晶體管T7、第八晶體管T8、第九晶體管T9、以及第二電容C2。

第六晶體管T6的柵極連接第一時鐘信號端CK，第一極連接信號輸入端EI，第二極連接第七晶體管T7的第一極。

第七晶體管T7的柵極連接第一電壓端V1，第二極連接第八晶體管T8的柵極。

第八晶體管T8的第一極連接第二時鐘信號端CB，第二極連接第一節點A。

第九晶體管T9的柵極連接第六晶體管T6的第二極，第一極連接第一時鐘信號端CK，第二極連接上拉控制模塊11。

第二電容C2的第一端連接第七晶體管T7的第二極，第二端連接第八晶體管T8的第二極。

下拉模塊20包括第十晶體管T10、第十一晶體管T11、第十二晶體管T12、第三電容C3。

第十晶體管T10的柵極連接第一時鐘信號端CK，第一極連接第一電壓端V1，第二極連接第十二晶體管T12的柵極。

第十一晶體管T11的柵極連接第一節點A，第一極連接第二電壓端V2，第二極連接第十二晶體管T12的柵極。

第十二晶體管T12的第一極連接第一電壓端V1，第二極連接信號輸出端EO。

第三電容C3的第一端連接第二時鐘信號端CB，第二端連接第十二晶體管T12的柵極。

上拉模塊30包括第十三晶體管T13。

第十三晶體管T13的柵極連接第一節點A，第一極連接第二電壓端V2，第二極連接信號輸出端EO。

如圖6所示，該GOA單元的每一幀顯示過程可以分為緩沖階段P1、下拉階段P2、和上拉階段P3。以下結合圖6所示的各個控制信號端的時序圖，對圖5所示的發光控制信號的GOA單元的工作原理進行詳細的說明。

在前N圖像幀內，信號控制端S1輸入低壓信號，第一時鐘信號端CK、第二時鐘信號端CB輸入高壓信號，此時，如圖8所示，第一晶體管T1導通，第二晶體管T2、第三晶體管T3、第四晶體管T4、第五晶體管T5、第六晶體管T6、第七晶體管T7、第八晶體管T8、第九晶體管T9、十晶體管T10、第十一晶體管T11、第十二晶體管T12、以及第十三晶體管T13均截止(處于截止狀態的晶體管以打“×”表示)。

其中，第一晶體管T1導通，第二電壓端V2的電壓寫入到信號輸出端EO，信號輸出端EO一直保持高電壓，控制與其連接的晶體管截止。此時，GOA單元內的其他晶體管在高壓信號作用下全部保持截止狀態。

此處，N為大于等于1的正整數，本發明實施例優選的，N＝1，即在第一圖像幀內，信號控制端S1輸入低壓信號，第一時鐘信號端CK、第二時鐘信號端CB輸入高壓信號，此時，如圖7所示，第一晶體管T1導通，第二電壓端V2的電壓寫入到信號輸出端EO，信號輸出端EO一直保持高電壓，控制與其連接的晶體管截止。

從第N+1圖像幀開始，在一圖像幀的緩沖階段P1，第一時鐘信號端CK、信號輸入端EI輸入低壓信號，第二時鐘信號端CB、信號控制端S1輸入高壓信號，此時，如圖8所示，第二晶體管T2、第三晶體管T3、第四晶體管T4、第六晶體管T6、第七晶體管T7、第八晶體管T8、第九晶體管T9、十晶體管T10、以及第十二晶體管T12均導通，第一晶體管T1、第五晶體管T5、第十一晶體管T11、以及第十三晶體管T13均截止。

其中，第二晶體管T2導通，第一電壓端V1的信號經第二晶體管T2寫入至第三晶體管T3的柵極以控制第三晶體管T3開啟，此時，第二電壓端V2的信號經第三晶體管T3寫入至第一節點A；第六晶體管T6和第七晶體管T7開啟，信號輸入端EI的信號經第六晶體管T6和第七晶體管T7寫入至第八晶體管T8的柵極，以控制第八晶體管T8開啟，此時，第二時鐘信號端CB的信號經第八晶體管T8寫入至第一節點A。第一節點A輸出高壓信號。與此同時，第七晶體管T7第二極的低壓信號寫入至第二電容C2的第一端對第二電容C2進行充電。

在此基礎上，第一節點A輸出的高壓信號控制第十一晶體管T11和第十三晶體管T13關閉，第十晶體管T10導通，第一電壓端V1的信號經第十晶體管T10寫入至第十二晶體管T12的柵極，控制第十二晶體管T12開啟，第一電壓端V1的電壓經第十二晶體管T12寫入至信號輸出端EO。信號輸出端EO輸出低壓信號。

在一圖像幀的下拉階段P2，第二時鐘信號端CB輸入低壓信號，第一時鐘信號端CK、信號控制端S1、信號輸入端EI輸入高壓信號，此時，如圖9所示，第五晶體管T5、第七晶體管T7、第八晶體管T8、第十一晶體管T11、以及第十三晶體管T13均導通，第二晶體管T2、第三晶體管T3、第四晶體管T4、第六晶體管T6、第九晶體管T9、十晶體管T10、以及第十二晶體管T12均截止。

其中，存儲電容C2進行放電，控制第八晶體管T8導通，第二時鐘信號端CB的低壓經第八晶體管T8寫入至第一節點A。第一節點A輸出低壓信號。

在此基礎上，第一節點A的低壓控制第十一晶體管T11和第十三晶體管T13開啟，第二電壓端V2的電壓經第十一晶體管T11寫入至第十二晶體管T12的柵極，控制第十二晶體管T12截止，第二電壓端V2的電壓經第十三晶體管T13寫入至信號輸出端EO。信號輸出端EO輸出高壓信號。

在一圖像幀的上拉階段P3，第一時鐘信號端CK輸入低壓信號，信號輸入端EI、第二時鐘信號端CB、信號控制端S1輸入高壓信號，此時，如圖10所示，第二晶體管T2、第三晶體管T3、第四晶體管T4、第六晶體管T6、第七晶體管T7、十晶體管T10、以及第十二晶體管T12均導通，第一晶體管T1、第五晶體管T5、第八晶體管T8、第九晶體管T9、第十一晶體管T11、以及第十三晶體管T13均截止。

其中，第二晶體管T2導通，第一電壓端V1的信號經第二晶體管T2寫入至第三晶體管T3的柵極以控制第三晶體管T3開啟，此時，第二電壓端V2的信號經第三晶體管T3寫入至第一節點A。第一節點A輸出高壓信號。

在此基礎上，第一節點A輸出的高壓信號控制第十一晶體管T11和第十三晶體管T13關閉，第十晶體管T10導通，第一電壓端V1的信號經第十晶體管T10寫入至第十二晶體管T12的柵極，控制第十二晶體管T12開啟，第一電壓端V1的電壓經第十二晶體管T12寫入至信號輸出端EO。信號輸出端EO輸出低壓信號。

如圖1(a)所示的像素電路，電壓的施加順序為：V1/Vinit on—S1/S2/EM等控制信號開始—VDD on—VSS on。即在復位階段，第一信號端S1輸入低壓開啟信號，使能信號端EM以及掃描信號端S2輸入高壓截止信號；數據寫入階段，掃描信號端S2輸入低壓開啟信號，第一信號端S1、以及使能信號端EM輸入高壓截止信號；發光階段，使能信號端EM輸入低壓開啟信號，第一信號端S1、以及掃描信號端S2輸入高壓截止信號。信號輸出端EO輸出的信號，寫入到使能信號端EM，用于控制第六晶體管M6的開啟與關閉，從而控制像素電路的發光。

如圖1(b)所示，S1施加的t1時間和S2信號施加的t2時間比EM施加的t3時間要短很多。其原因是圖1(b)的信號順序應該依次按照豎向順序施加，因此t1驅動的時間內橫向的像素被施加控制信號，接著下一排的像素也被施加控制信號，最后以同樣的方式，所有像素都被施加控制信號。所以大部分像素電路在使能信號端EM變為低壓期間(即發光階段)從高壓端VDD被施加ELVDD電壓，而在數據寫入階段，高壓端VDD被施加電壓為GND(即0V-Vth)，在發光階段高壓端VDD的電壓突然突變為ELVDD電壓(例如為4.5V)，從而導致驅動晶體管Md的Vgd(Gate-Drain的電壓差，決定TFT開關的電壓差)變大，電壓變得異常，因此驅動晶體管Md的電流也會變為大電流，導致像素電路出現異常驅動，使得顯示裝置的開機畫面出現屏幕閃爍的問題。雖然可以通過在使能信號端EM變為低壓前(即與其連接的GOA電路驅動之前)施加ELVDD，ELVSS電壓來解決上述異常驅動的問題，但在這種情況下，由于沒有GOA信號，整個畫面就會發亮，就會出現使用者并不希望出現的異常顯示畫面。

本發明實施例提供的GOA單元，通過在前N幀(像素電路出現異常驅動的幾幀，例如N＝1)控制信號輸出端EO輸出高壓信號，使EM信號持續保持高壓，不讓電流流向發光器件，從第N+1幀開始，GOA單元正常驅動，施加ELVDD，ELVSS電壓，第一幀異常時間過后，使用EM正常驅動電路，從而很好的解決了像素電路出現畫面閃爍的問題。

本發明實施例還提供一種發光控制信號的GOA單元的驅動方法，如圖11所示，所述方法包括：

S10、在前N圖像幀內，寫入模塊40在信號控制端S1的控制下，將第二電壓端V2的信號寫入至信號輸出端EO。

其中，N為大于等于1的正整數。

S20、從第N+1圖像幀開始，在一圖像幀的緩沖階段P1，第一時鐘信號端CK輸入第一電壓、信號輸入端EI輸入第一電壓、第二時鐘信號端CB輸入第二電壓，電位控制模塊10在第一時鐘信號端CK輸入的第一電壓和第一電壓端V1的控制下，將第二電壓端V2的信號輸出至第一節點A，并在第一時鐘信號端CK輸入的第一電壓、第一電壓端V1、以及信號輸入端EI輸入的第一電壓的控制下將第二時鐘信號端CB輸入的第二電壓輸出至第一節點A。

下拉模塊20在第一節點A、第一電壓端V1、第二電壓端V2、第一時鐘信號端CK輸入的第一電壓、以及第二時鐘信號端CB輸入的第二電壓的控制下，將第一電壓端V1的信號輸出至信號輸出端EO。

其中，此處每一個信號端輸入的第一電壓和第二電壓是兩個相對的信號值。例如第一時鐘信號端CK輸入的第一電壓為控制晶體管導通的信號，則第一時鐘信號端CK輸入的第二電壓為控制晶體管截止的信號。具體的，與第一時鐘信號端CK連接的晶體管為P型晶體管，則第一時鐘信號端CK輸入的第一電壓為低壓開啟信號，第二電壓為高壓截止信號。

S30、在一圖像幀的下拉階段P2，第二時鐘信號端CB輸入第一電壓、第一時鐘信號端CK輸入第二電壓、信號輸入端EI輸入第二電壓，電位控制模塊10在第一時鐘信號端CK輸入的第二電壓、第一電壓端V1、以及信號輸入端EI輸入的第二電壓的控制下將第二時鐘信號端CB輸入的第一電壓輸出至第一節點A。

上拉模塊30在第一節點A的控制下，將第二電壓端V2的信號輸出至信號輸出端EO。

S40、在一圖像幀的上拉階段P3，第一時鐘信號端CK輸入第一電壓、第二時鐘信號端CB輸入第二電壓、信號輸入端EI輸入第二電壓，電位控制模塊在第一時鐘信號端CK輸入的第一電壓和第一電壓端V1的控制下，將第二電壓端V2的信號輸出至第一節點A。

下拉模塊20在第一節點A、第一電壓端V1、第二電壓端V2、第一時鐘信號端CK輸入的第一電壓、以及第二時鐘信號端CB輸入的第二電壓的控制下，將第一電壓端V1的信號輸出至信號輸出端EO。

本發明實施例提供一種發光控制信號的GOA單元的驅動方法，通過在GOA單元內增設寫入模塊40，并在前N圖像幀內其他模塊均關閉，寫入模塊40開啟，并將第二電壓端V2的信號輸出至信號輸出端EO，通過信號輸出端EO控制與其連接的發光控制晶體管關閉，這樣一來，無論驅動晶體管是否開啟，像素電路中均無電流流向發光器件，因此像素電路不會出現錯誤發光現象，電路中的SSD也不會切斷電源。待像素電路穩定后，控制GOA單元中的寫入模塊40關閉，其他模塊正常開啟，控制像素電路進行正常顯示。從而保證顯示裝置畫面顯示的質量。

本發明實施例還提供一種GOA電路，如圖12所示，包括多個級聯的上述發光控制信號的GOA單元。

其中，從第一行到第n+1行，信號輸入端EI依次輸入低壓開啟信號，信號輸出端EO依次輸出控制信號。

此外，由于每個GOA單元依次開啟，因此，在同一時刻，相鄰的奇數行DOA單元中的第一時鐘信號端CK和第二時鐘信號端CB與偶數行DOA單元中的第一時鐘信號端CK和第二時鐘信號端CB在圖7中的波形正好相反。

本發明實施例提供的GOA電路具有與本發明前述實施例提供的GOA單元相同的有益效果，由于GOA單元在前述實施例中已經進行了詳細說明，此處不再贅述。

本發明實施例還提供一種顯示裝置，包括上述GOA電路。

本發明實施例提供的顯示裝置具有與本發明前述實施例提供的GOA單元相同的有益效果，由于GOA單元在前述實施例中已經進行了詳細說明，此處不再贅述。

以上所述，僅為本發明的具體實施方式，但本發明的保護范圍并不局限于此，任何熟悉本技術領域的技術人員在本發明揭露的技術范圍內，可輕易想到變化或替換，都應涵蓋在本發明的保護范圍之內。因此，本發明的保護范圍應以所述權利要求的保護范圍為準。