一種基于雙圖案的半導體器件的制造方法
【專利摘要】本發明涉及一種基于雙圖案的半導體器件的制造方法，所述方法包括：提供半導體襯底以及位于所述襯底上的掩膜層；在所述掩膜層上形成圖案化的光刻膠層，所述圖案化的光刻膠層為通過開口相互隔離的光刻膠核；在所述圖案化的光刻膠層上形成交聯頂部表面層；去除部分所述光刻膠層側壁，以削瘦所述光刻膠核、減小所述光刻膠核的關鍵尺寸；旋涂內側壁材料層，并覆蓋所述交聯頂部表面層；回蝕刻所述內側壁材料層，以在所述光刻膠核上形成內側壁；去除剩余的交聯頂部表面層和剩余的光刻膠核，以形成雙圖案化的掩膜。本發明的方法更加簡單，無化學氣相沉積內側壁材料帶來的應力問題，且蝕刻步驟減少，使得成本大大降低，進一步提高了產品的良率。
【專利說明】一種基于雙圖案的半導體器件的制造方法
【技術領域】
[0001]本發明涉及半導體制造領域，具體地，本發明涉及一種基于雙圖案的半導體器件的制造方法。
【背景技術】
[0002]對于高容量的半導體存儲裝置的需求日益增加，這些半導體存儲裝置的集成密度受到人們的關注，為了增加半導體存儲裝置的集成密度，現有技術中采用了許多不同的方法，例如通過減小晶片尺寸和/或改變內結構單元，而在單一晶片上形成多個存儲單元，對于通過改變單元結構增加集成密度的方法來說，已經進行嘗試溝通過改變有源區的平面布置或改變單元布局來減小單元面積。
[0003]雙圖案技術(Double-Patterning,DP)通過間距碎片(pitch fragmentation)克服了 Kl限制，從而被廣泛的用于半導體器件的制備中，特別是當器件尺寸降到32nm尺寸后。目前在雙圖案技術(Double-Patterning，DP)技術中有自對準雙圖案(Self-aligneddouble patterning, SaDPT)、光刻-蝕刻-光刻-蝕刻(Litho-Etch-Litho-Etch, LELE)以及凍結涂層蝕刻(Litho-Freeze-Litho，LFL)。在器件制備過程中選用哪種技術，需要綜合考慮每種技術的靈活性、適用性以及成本的高低進行選擇。其中自對準雙圖案技術(Self-aligned double patterning, SaDPT)在實現最小間距的蝕刻能力超出了對該方法的期待。
[0004]現有技術中采用雙圖案制備半導體器件的方法有兩種，第一種，首先如圖1所示，提供半導體襯底101、硬掩膜層102以及抗反射層103，如圖2所示，圖案化所述抗反射層，如圖3A所示，蝕刻所述硬掩膜層102，然后沉積間隙壁材料層104，如圖4A所示，蝕刻所述間隙壁材料層104以形成間隙壁，如圖5A所示蝕刻所述襯底，以形成雙圖案，在該方法中需要采用CVD方法來沉積所述間隙壁材料層，而且在圖案化過程中需要蝕刻所述硬掩膜層，所述硬掩膜層的蝕刻條件非常苛刻，所述方法不僅不再繁瑣，而且成本很高。為了降低成本可以選用第二種方法，如圖3A所示，直接在所述襯底上形成光刻膠圖案，然后在所述光刻膠圖案上沉積間隙壁材料層，但是由于所述光刻膠的硬度不夠，不足以承受所述間隙壁材料層的壓力以及蝕刻時的壓力，故很容易使所述光刻膠上的圖案變形，得到如圖4B所述圖案，在進行雙圖案技術時所述器件嚴重變形，如圖5B所示，而且該過程也不可避免的執行CVD過程。
[0005]因此，雖然現有技術中存在雙圖案技術，但是都存在過程繁瑣、成本過高的問題，若降低成本則產品的質量又不能保證，使器件發生嚴重的形變，造成產品合格率降低，因此需要對上述方法進行改進，以消除目前存在的問題。

【發明內容】

[0006]在
【發明內容】
部分中引入了一系列簡化形式的概念，這將在【具體實施方式】部分中進一步詳細說明。本發明的
【發明內容】
部分并不意味著要試圖限定出所要求保護的技術方案的關鍵特征和必要技術特征，更不意味著試圖確定所要求保護的技術方案的保護范圍。
[0007]本發明為了克服目前存在問題，提供了一種基于雙圖案的半導體器件的制造方法，所述方法包括:
[0008]提供半導體襯底以及位于所述襯底上的掩膜層；
[0009]在所述掩膜層上形成圖案化的光刻膠層，所述圖案化的光刻膠層為通過開口相互隔離的光刻膠核；
[0010]在所述圖案化的光刻膠層上形成交聯頂部表面層；
[0011]去除部分所述光刻膠層側壁，以削瘦所述光刻膠核、減小所述光刻膠核的關鍵尺寸；
[0012]旋涂內側壁材料層，覆蓋所述交聯頂部表面層；
[0013]回蝕刻所述內側壁材料層，以在所述光刻膠核上形成內側壁；
[0014]去除剩余的交聯頂部表面層和剩余的光刻膠核，以形成雙圖案化的掩膜。
[0015]作為優選，所述方法還包括:
[0016]圖案化所述掩膜層，以將所述圖案轉移至所述掩膜層。
[0017]作為優選，所述掩膜層為BARC。
[0018]作為優選，所述掩膜層為硬掩膜層。
[0019]作為優選，所述交聯頂部表面層的形成方法為:在所述光刻膠層上進行垂直的離子注入，使所述光刻膠層的頂部碳化，以形成所述交聯頂部表面層。
[0020]作為優選，所述離子為H、B、BFx、ΒΗχ、P、As、In、C 或 Ge。
[0021]作為優選，所述尚子注入的劑量為10Ε16-10Ε13原子/cm3。
[0022]作為優選，所述離子注入能量為lKeV_500KeV。
[0023]作為優選，濕法削減去除部分所述光刻膠層。
[0024]作為優選，選用酸性溶液與部分所述光刻膠層側壁發生反應。
[0025]作為優選，選用TMAH溶解去除酸反應處理過的部分所述光刻膠層側壁。
[0026]作為優選，將所述酸性溶液劑滴入所述圖案化光刻膠層中的開口，與部分所述光刻膠層側壁發生反應，再滴入TMAH，溶解去除酸反應處理過的部分所述光刻膠層側壁，減小所述光刻膠層的關鍵尺寸。
[0027]作為優選，旋涂內側壁材料層之后還包括對其進行低溫烘焙的步驟。
[0028]作為優選，所述低溫烘焙的溫度小于180°C。
[0029]本發明中所述光刻膠層為含碳光刻膠層。
[0030]作為優選，旋涂含硅的材料以形成所述內側壁材料層。
[0031]作為優選，所述含硅材料為S1-BARC，S1-PR或S0G。
[0032]作為優選，所述回蝕刻為反應離子刻蝕。
[0033]作為優選，所述反應離子刻蝕選用CxFy氣體。
[0034]作為優選，選用O2蝕刻去除所述剩余交聯頂部表面層和所述剩余的光刻膠核。
[0035]本發明中所述光刻膠層還可以為含硅光刻膠層。
[0036]作為優選，旋涂碳基材料以形成所述內側壁材料層。
[0037]作為優選，所述碳基材料為BARC、PR或0DL。
[0038]作為優選，所述回蝕刻為反應離子刻蝕，[0039]作為優選，所述反應離子刻蝕選用02。
[0040]作為優選，選用CxFy進行反應離子蝕刻去除所述剩余交聯頂部表面層和所述剩余的光刻膠核。
[0041]本發明所述半導體器件制備過程中為了解決現有技術存在的問題，直接對所述光刻膠層進行垂直的離子注入，對所述光刻膠進行碳化處理得到交聯頂部表面層，以作為后續步驟中蝕刻內側壁材料層時的蝕刻停止層，避免了通過CVD等高溫步驟形成掩膜層的步驟；接著通過濕法削減(Wet slimming)步驟來去除部分所述光刻膠，以形成更細、尺寸更小的柱形光刻膠核(Core)，在交聯頂部表面層下形成凹槽，提供空間，用于形成內內側壁(intra-Spacer)，然后旋涂內側壁材料層，以填充所述凹槽以在所述光刻膠層上形成內側壁，通過該步驟避免了通過CVD或者PVD等法在襯底上沉積外露的內側壁材料層，不僅避免了高溫對光刻膠的影響，同時進一步降低CVD或者PVD沉積時對光刻膠核的壓力，避免了光刻膠核的變形和損壞，進一步提高圖案的精度。
[0042]通過上述改進使本發明的方法更加簡單，蝕刻步驟減少，選用更加溫和易操作的步驟，而且整個過程溫度較低，使光刻膠圖案不會發生形變，而且使得在本發明中對材料的選擇不受限制，制備過程更加容易控制，而且由于減少或者不使用所述蝕刻步驟、沉積步驟，使得成本大大降低，進一步提高了產品的良率。
【專利附圖】

【附圖說明】
[0043]本發明的下列附圖在此作為本發明的一部分用于理解本發明。附圖中示出了本發明的實施例及其描述，用來解釋本發明的裝置及原理。在附圖中，
[0044]圖1-5為現有技術中制造半導體器件的方法；
[0045]圖6-11為本發明基于雙圖案方法的方法；
[0046]圖12本發明基于雙圖案制造半導體器件的工藝流程圖。
【具體實施方式】
[0047]在下文的描述中，給出了大量具體的細節以便提供對本發明更為徹底的理解。然而，對于本領域技術人員而言顯而易見的是，本發明可以無需一個或多個這些細節而得以實施。在其他的例子中，為了避免與本發明發生混淆，對于本領域公知的一些技術特征未進行描述。
[0048]為了徹底理解本發明，將在下列的描述中提出詳細的描述，以說明本發明所述半導體器件的制備方法。顯然，本發明的施行并不限于半導體領域的技術人員所熟習的特殊細節。本發明的較佳實施例詳細描述如下，然而除了這些詳細描述外，本發明還可以具有其他實施方式。
[0049]應予以注意的是，這里所使用的術語僅是為了描述具體實施例，而非意圖限制根據本發明的示例性實施例。如在這里所使用的，除非上下文另外明確指出，否則單數形式也意圖包括復數形式。此外，還應當理解的是，當在本說明書中使用術語“包含”和/或“包括”時，其指明存在所述特征、整體、步驟、操作、元件和/或組件，但不排除存在或附加一個或多個其他特征、整體、步驟、操作、元件、組件和/或它們的組合。
[0050]現在，將參照附圖更詳細地描述根據本發明的示例性實施例。然而，這些示例性實施例可以多種不同的形式來實施，并且不應當被解釋為只限于這里所闡述的實施例。應當理解的是，提供這些實施例是為了使得本發明的公開徹底且完整，并且將這些示例性實施例的構思充分傳達給本領域普通技術人員。在附圖中，為了清楚起見，夸大了層和區域的厚度，并且使用相同的附圖標記表示相同的元件，因而將省略對它們的描述。
[0051]下面，參照圖6-11和圖12對本發明提出的所述半導體器件的制備方法進行詳細的解釋。
[0052]如圖6所示，提供半導體襯底201，在所述襯底上形成掩膜層；
[0053]具體地，所述半導體襯底201可以是以下所提到的材料中的至少一種:硅、絕緣體上硅(SOI)、絕緣體上層疊硅(SSOI)、絕緣體上層疊鍺化硅(S-SiGeOI)、絕緣體上鍺化硅(SiGeOI)以及絕緣體上鍺(GeOI)等。在本發明中優選絕緣體上硅(SOI)。
[0054]作為優選，還可以在所述半導體襯底中形成隔離結構，所述隔離結構為淺溝槽隔離(STI)結構或者局部氧化硅(LOCOS)隔離結構。在本發明中優選形成淺溝槽隔離，所述半導體襯底中還形成有各種阱(well)結構及襯底表面的溝道層。一般來說，形成阱(well)結構的離子摻雜導電類型與溝道層離子摻雜導電類型相同，但是濃度較柵極溝道層低，離子注入的深度泛圍較廣，同時需達到大于隔離結構的深度。
[0055]此外，半導體襯底上可以被定義有源區。在該有源區上還可以包含有其他的有源器件，為了方便，在所示圖形中并沒有標示。
[0056]接著，在所述襯底上形成掩膜層202，在本發明中所述掩膜層為抗反射層或者硬掩膜層，具體地，所述抗反射層為BARC (bottom ant1-reflection coat)或者S1-BARC,所述硬掩膜層可以為硬掩膜可以為TiN、TaN、Ti和Ta、SiN、SiC、NDC中的一種或者多種的組合。
[0057]所述掩膜層的沉積可以選用化學氣相沉積(CVD)法、物理氣相沉積(PVD)法或原子層沉積(ALD)法等形成的低壓化學氣相沉積(LPCVD)、激光燒蝕沉積(LAD)以及選擇外延生長(SEG)中的一種。在本發明中優選原子層沉積(ALD)法。
[0058]然后，在所述掩膜層上形成圖案化的光刻膠層，具體地，在所述掩膜層上沉積光刻膠層203，然后蝕刻光刻形成多個開口 10，所述多個開口 10將所述光刻膠層分成柱形的光亥IJ膠核(Core )，得到圖案化的光刻膠層。
[0059]參照圖7，在所述圖案化的光刻膠層上形成交聯頂部表面層204 ；
[0060]具體地，本發明中在形成掩膜層以后，在雙圖案(DP)過程中不再采用CVD或類似步驟，以簡化制備工藝、降低成本，該步驟中形成交聯頂部表面層204的方法為在所述光刻膠層上進行垂直的離子注入，使所述光刻膠層的頂部碳化，以形成所述交聯頂部表面層。
[0061]作為優選，在該步驟中所述離子為H、B、BFx、ΒΗχ、P、As、In、C和Ge中的一種或多種，其中，所述離子注入的劑量為10Ε16-10Ε13原子/cm3，所述離子注入能量為lKeV-500KeV，在該步驟中選用較低的注入溫度。
[0062]在該步驟中直接對所述光刻膠層進行碳化處理得到交聯頂部表面層，所述交聯頂部表面層的工藝加工性能更好，相對于光刻膠層具有更大的硬度，能夠承受更大的壓力，在后面的步驟中作為內側壁材料層的蝕刻停止層，對下面的光刻膠起到保護的作用，避免了沉積硬掩膜層的步驟，而且更加容易去除，簡化了工藝，降低了成本。
[0063]參照圖8，濕法削瘦所述光刻膠核(Core)，以減小光刻膠核的關鍵尺寸，在所述交聯頂部表面層下形成凹槽，用于形成內側壁；[0064]具體地,在該步驟中選用濕法削瘦(Wet slimming)所述光刻膠核(Core),得到更細更窄的光刻膠核(Core)，降低其關鍵尺寸。在該步驟中選用酸性蝕刻劑或者選用TMAH蝕刻去除部分所述光刻膠。在本發明的【具體實施方式】中選用稀釋的氫氟酸DHF(其中包含HF、H2O2以及H2O)作為蝕刻液，從所述光刻膠層中的開口中滴入所述DHF，蝕刻所述光刻膠層，在所述交聯頂部表面層下形成凹槽，得到位于所述掩膜層上呈“T”形的圖案。
[0065]其中所述濕法削減(Wet slimming)步驟為首先對所述光刻膠層進行預處理，包括初步清洗等步驟，將所述酸性溶液劑滴入所述圖案化光刻膠層中的開口，與部分所述光刻膠層側壁發生反應，再滴入TMAH，溶解去除酸反應處理過的部分所述光刻膠層側壁，例如可以選用微波蒸發或者焙烤蒸發，控制在較低的溫度，通過所述操作可以使所述光刻膠核變瘦、變細，尺寸減小，而所述交聯頂部表面層以及掩膜層均不會破壞，方法更加簡單，成本更低。
[0066]本發明中選用濕法削減(Wet slimming)步驟來去除部分所述光刻膠核(Core),來形成內內側壁(intra-Spacer)，避免了通過CVD或者PVD等高溫方法在襯底上沉積外露的內側壁材料層的步驟。
[0067]參照圖9，旋涂內側壁材料層205，以填充所述凹槽并覆蓋所述交聯頂部表面層；
[0068]具體地,本發明中為了簡化了工藝，降低了成本,選用旋涂(Spin on coating)的方法形成內側壁材料層205,填充所述凹槽,用來形成內內側壁(intra-Spacer)。所述旋涂為垂直于襯底表面的軸旋轉，將液態涂覆材料涂覆在基片上，避免了選用CVD等工藝，所述涂覆材料為含硅的材料或者碳基材料，作為優選，所述含硅材料為含硅的底部抗反射涂層(S1-BARC)，含硅的光刻膠(S1-PR)和硅玻璃材料(SilicononGlass，S0G)中的一種或者多種，所述碳基材料為有機分布層(Organic dielectrical layer, 0DL)、底部抗反射涂層(BARC)或者光刻膠(PR)。
[0069]作為優選，旋涂內側壁材料層之后還包括對其進行低溫烘焙的步驟，所述低溫烘焙的溫度小于180°C。
[0070]本發明中所述內側壁材料大都為膠狀或者液態，通過旋涂以填充所述凹槽以在所述光刻膠層上形成內側壁，所述操作的優點為:(I)通過該步驟避免了通過CVD或者PVD等高溫方法在襯底上沉積外露的內側壁材料層，從而避免了高溫對光刻膠的影響，同時能夠降低成本；(2)該步驟避免選用CVD或者PVD沉積形成外露的內側壁材料層，以降低對光刻膠核的壓力，避免光刻膠核的變形和損壞，進一步提高圖案的精度。
[0071]參照圖10,回蝕刻(Etch Back)所述內側壁材料層，以在所述光刻膠層上形成內側壁；
[0072]具體地，選用反應離子蝕刻所述內側壁材料層，其中所述交聯頂部表面層作為蝕刻停止層，蝕刻所述內側壁材料層，在所述內側壁材料層再次形成開口 10，同時在所述光刻膠核(Core)兩側形成內側壁，該內側壁形成過程中跟現有技術中先沉積然后蝕刻的過程不同，所述內側壁形成于所述“T”結構的凹陷中，因此，本發明所述內側壁為內內側壁(intra-Spacer)。
[0073]作為優選，在該步驟中，根據所述內側壁材料層中材料的不同選用不同的氣體進行反應離子蝕刻，當所述內側壁材料層為含硅材料時，所述反應離子刻蝕選用CxFy氣體，例如CF4、CHF3、C4F8或C5F8，在本發明的一【具體實施方式】中，所述蝕刻可以選用CF4、CHF3,另外加上N2、C02中的一種作為蝕刻氣氛，其中氣體流量為CF410-200sccm，CHF310-200sccm，N2*C02* 0210-400sccm，所述蝕刻壓力為30_150mTorr，蝕刻時間為5_120s，優選為5_60s，更優選為5-30s。
[0074]當所述內側壁材料層為碳基材料時，所述反應離子刻蝕選用O2，還可以同時加入其它少量氣體例如C02、N2，所述蝕刻壓力可以為50-200mTorr，優選為100_150mTorr，功率為200-600W，在本發明中所述蝕刻時間為5-80s，更優選10_60s，同時在本發明中選用較大的氣體流量，作為優選，在本發明所述O2的流量為30-300SCCm，更優選為50-100SCCm。
[0075]本發明中在所述交聯頂部表面層下形成凹槽，旋涂內側壁材料層后在所述光刻膠層上形成內內側壁，不再執行在襯底上沉積外露的內側壁材料層的步驟。
[0076]參照圖11，蝕刻去除剩余的交聯頂部表面層和剩余的光刻膠核，以形成雙圖案化的掩膜層；
[0077]具體地，在該步驟中可以選用濕法蝕刻或反應離子蝕刻去除所述剩余交聯頂部表面層和所述剩余的光刻膠核，具體地，蝕刻去除所述光刻膠核(Core)，僅保留所述核兩側的內側壁，且去除所述光刻膠核后又形成一個開口，因此在執行完該步驟后內側壁之間的開口數目翻倍。在該步驟中為了提高蝕刻選擇比，根據所述內側壁材料層材料的不同選用不同的蝕刻劑進行蝕刻，特別是選用反應離子刻蝕時，選用不同的蝕刻氣氛，當所述內側壁材料層為含硅材料時，所述反應離子刻蝕選用O2，還可以同時加入其它少量氣體例如C02、N2 ；當所述內側壁材料層為碳基材料時，所述反應離子刻蝕選用CxFy氣體，例如CF4、CHF3> C4F8或 C5F8。
[0078]作為優選，本發明所述方法還進一步包括以下步驟:以所述掩膜層為掩膜，蝕刻所述掩膜層，以將所述圖案轉移至所述掩膜層。
[0079]本發明所述半導體器件制備過程中為了解決現有技術存在的問題，直接對所述光刻膠層進行垂直的離子注入，對所述光刻膠進行碳化處理得到交聯頂部表面層，以作為后續步驟中蝕刻內側壁材料層時的蝕刻停止層，避免了通過CVD等高溫步驟形成掩膜層的步驟；接著通過濕法削減(Wet slimming)步驟來去除部分所述光刻膠，以形成更細、尺寸更小的柱形光刻膠核(Core)，在交聯頂部表面層下形成凹槽，提供空間，用于形成內內側壁(intra-Spacer)，然后旋涂內側壁材料層，以填充所述凹槽以在所述光刻膠層上形成內側壁，通過該步驟避免了通過CVD或者PVD等法在襯底上沉積外露的內側壁材料層，不僅避免了高溫對光刻膠的影響，同時進一步降低CVD或者PVD沉積時對光刻膠核的壓力，避免了光刻膠核的變形和損壞，進一步提高圖案的精度。
[0080]通過上述改進使本發明的方法更加簡單，蝕刻步驟減少，選用更加溫和易操作的步驟，而且整個過程溫度較低，使光刻膠圖案不會發生形變，而且使得在本發明中對材料的選擇不受限制，制備過程更加容易控制，而且由于減少或者不使用所述蝕刻步驟、沉積步驟，使得成本大大降低，進一步提高了產品的良率。
[0081]參照圖12，其中示出了本發明基于自對準雙圖案的半導體器件的制造方法，具體地包括以下步驟:
[0082]步驟201提供半導體襯底以及位于所述襯底上的掩膜層；
[0083]步驟202在所述掩膜層上形成圖案化的光刻膠層，所述圖案化的光刻膠層為通過開口相互隔離的光刻膠核；[0084]步驟203在所述圖案化的光刻膠層上形成交聯頂部表面層；
[0085]步驟204去除部分所述光刻膠層側壁，以削瘦所述光刻膠核、減小所述光刻膠核的關鍵尺寸；
[0086]步驟205旋涂內側壁材料層，覆蓋所述交聯頂部表面層；
[0087]步驟206回蝕刻所述內側壁材料層，以在所述光刻膠核上形成內側壁；
[0088]步驟207去除剩余的交聯頂部表面層和剩余的光刻膠核，以形成雙圖案化的掩膜。本發明已經通過上述實施例進行了說明，但應當理解的是，上述實施例只是用于舉例和說明的目的，而非意在將本發明限制于所描述的實施例范圍內。此外本領域技術人員可以理解的是，本發明并不局限于上述實施例，根據本發明的教導還可以做出更多種的變型和修改，這些變型和修改均落在本發明所要求保護的范圍以內。本發明的保護范圍由附屬的權利要求書及其等效范圍所界定。
【權利要求】
1.一種基于雙圖案的半導體器件的制造方法，所述方法包括: 提供半導體襯底以及位于所述襯底上的掩膜層； 在所述掩膜層上形成圖案化的光刻膠層，所述圖案化的光刻膠層為通過開口相互隔離的光刻膠核； 在所述圖案化的光刻膠層上形成交聯頂部表面層； 去除部分所述光刻膠層側壁，以削瘦所述光刻膠核、減小所述光刻膠核的關鍵尺寸； 旋涂內側壁材料層，覆蓋所述交聯頂部表面層； 回蝕刻所述內側壁材料層，以在所述光刻膠核上形成內側壁； 去除剩余的交聯頂部表面層和剩余的光刻膠核，以形成雙圖案化的掩膜。
2.根據權利要求1所述的方法，其特征在于，所述方法還包括: 圖案化所述掩膜層，以將所述圖案轉移至所述掩膜層。
3.根據權利要求1所述的方法，其特征在于，所述掩膜層為BARC。
4.根據權利要求1所述的方法，其特征在于，所述掩膜層為硬掩膜層。
5.根據權利要求1所述的方法，其特征在于，所述交聯頂部表面層的形成方法為: 在所述光刻膠層上進行垂直的離子注入，使所述光刻膠層的頂部碳化，以形成所述交聯頂部表面層。
6.根據權利要求5所述的方法，其特征在于，所述離子為H、B、BFx、ΒΗχ、P、As、In、C或Ge。
7.根據權利要求5所述的方法，其特征在于，所述離子注入的劑量為10Ε16-10Ε13原子/ 3/cm ο
8.根據權利要求5所述的方法，其特征在于，所述離子注入能量為lKeV-500KeV。
9.根據權利要求1所述的方法，其特征在于，濕法削減去除部分所述光刻膠層。
10.根據權利要求9所述的方法，其特征在于，選用酸性溶液與部分所述光刻膠層側壁發生反應。
11.根據權利要求10所述的方法，其特征在于，選用TMAH溶解去除酸反應處理過的部分所述光刻膠層側壁。
12.根據權利要求10或11所述的方法，其特征在于，將所述酸性溶液劑滴入所述圖案化光刻膠層中的開口，與部分所述光刻膠層側壁發生反應，再滴入TMAH，溶解去除酸反應處理過的部分所述光刻膠層側壁，減小所述光刻膠層的關鍵尺寸。
13.根據權利要求1所述的方法，其特征在于，旋涂內側壁材料層之后還包括對其進行低溫烘焙的步驟。
14.根據權利要求13所述的方法，其特征在于，所述低溫烘焙的溫度小于180°C。
15.根據權利要求1所述的方法，其特征在于，所述光刻膠層為含碳光刻膠層。
16.根據權利要求1或15所述的方法，其特征在于，旋涂含硅的材料以形成所述內側壁材料層。
17.根據權利要求16所述的方法，其特征在于，所述含硅材料為S1-BARC，S1-PR或SOG。
18.根據權利要求16所述的方法，其特征在于，所述回蝕刻為反應離子刻蝕。
19.根據權利要求18所述的方法，其特征在于，所述反應離子刻蝕選用CxFy氣體。
20.根據權利要求16所述的方法，其特征在于，選用02蝕刻去除所述剩余交聯頂部表面層和所述剩余的光刻膠核。
21.根據權利要求1所述的方法，其特征在于，所述光刻膠層為含硅光刻膠層。
22.根據權利要求1或21所述的方法，其特征在于，旋涂碳基材料以形成所述內側壁材料層。
23.根據權利要求22所述的方法，其特征在于，所述碳基材料為BARC、PR或0DL。
24.根據權利要求22所述的方法，其特征在于，所述回蝕刻為反應離子刻蝕。
25.根據權利要求24所述的方法，其特征在于，所述反應離子刻蝕選用02。
26.根據權利要求22所述的方法，其特征在于，選用CxFy進行反應離子蝕刻去除所述剩余交聯頂部表面層和所述剩余的光刻膠核。
【文檔編號】G03F7/16GK103779187SQ201210399295
【公開日】2014年5月7日 申請日期:2012年10月18日 優先權日:2012年10月18日
【發明者】胡華勇 申請人:中芯國際集成電路制造(上海)有限公司