專利名稱：半導體器件的并聯電源連接的測試方法
技術領域：
本發明涉及一種半導體器件的并聯電源連接的測試方法，并涉及一種適于測試器件中的并聯電源連接的半導體器件。
背景技術：
通過向IC器件的連接到器件的內部焊盤的外部接觸表面(例如管腳或引線)施加電壓來向集成電路(IC)器件提供電源。典型地，單獨的一對電源接觸表面不足以向IC傳輸需要的電流，并且會在IC器件的內部電源網絡中引起諸如電遷移和電壓反彈效應的問題，該問題是由于例如在器件的低壓、高速同時開關外圍緩沖器中的高瞬態峰值電流而產生的。為了減少這些問題，IC器件常常包括用于正和負(或地)電源的多電源接觸表面的組。每一組包括多個電源接觸表面，這些表面通過單獨的并聯內部連接連接到IC器件的 內部電源總線或軌道，并且通過單獨的并聯外部連接，例如通過外部電源軌道連接到相同的外部電源。出于品質的考慮，在電壓源的制造操作和組裝完成之后，在“最終測試”中，對IC器件(包括其外部電源連接)的測試是必要的。已知的測試方法，例如基于測量內部電源總線上的電壓，在相同的內部電源總線和外部電壓源之間通過同一組的其它電源接觸表面存在并行連接的情況下，不足以有效的檢測出位于內部電源總線和外部電壓源之間的單獨一個電源接觸表面的故障連接。因此，能夠測試并檢測內部電源總線和外部電壓源之間的故障連接將是有利的。


通過舉例方式說明本發明，并且不局限于所附附圖所示的實施例，其中相同的參考標記表示類似的元件。對附圖中的元件進行簡明、清楚的描述，并且元件不必要按比例繪制。圖I是在半導體器件的內部電源總線和外部電壓源之間的一組連接的示意性電路圖；圖2是用于測試圖I所示的單個連接的已知的半導體器件模塊的示意圖；圖3是根據本發明一個實施例的、用于測試圖I所示的單個連接的半導體器件中的測試模塊的示意圖；圖4是圖3所示的測試模塊的模擬監控器的示意圖；圖5是圖4所示的模擬監控器的互連的差分傳感器和放大器元件的簡化電路圖；圖6是圖4所示的模擬監控器的共模反饋元件的簡化電路圖；圖7是圖4所示的模擬監控器的差分比較器和鎖存元件的簡化電路圖；圖8和9是圖3所示的測試模塊的操作中出現的信號的曲線圖。
具體實施方式
圖I和2示出了傳統的半導體器件100，其包括用于IC核和外圍設備的內部電源總線Vdd⑶RE 102和Vdd PERIPHERY 104，用于連接內部電源總線和外部電源的并聯電源連接106、108、110和112，以及測試模塊200。所示電源總線102和104用于Vdd電壓連接，還提供具有并聯電源連接的類似的總線(未示出)以連接內部Vss相反極性電源(或地)總線與外部電源，也可以提供類似于測試模塊200的適合于相反極性的測試模塊。并聯電源連接106、108、110和112的每個都包括焊墊，如表示為半導體芯片上的接觸表面的114，并且其通過如表示為電阻Rpad的116的連接器，在芯片的內部地連接到總線102或104。每個焊墊114通過諸如120的連接器，以例如表示為電阻Rbqnd和電感Lbqnd的鍵合引線的方式連接到諸如半導體器件100的封裝的118的外部引線或接觸表面。諸如封裝的118的外部引線或接觸表面例如通過焊接并聯連接到在印刷電路板(“PCB”)上的電源總線122。在圖I中，通過示例的方式，示出了作為電源總線122和外部引線或接觸表面118之間的故障的連接110，具有高的電阻或處于開路，例如可能由鍵合引線的翹起所產生的。由于電流在其它并聯連接中流動，這種故障連接將不會阻止連接110的鍵合焊墊114 的電壓維持在總線102或104的電壓VDD，但是該故障連接110將不能給電源貢獻所期望的電流份額。在制造操作和組裝電壓源完成之后，通過在檢查過程中依次向并聯連接106到112的每個選擇性地施加測試程序，使用測試模塊200檢測這種故障連接。在圖2中所示的現有測試模塊200中，該程序包括發生器202，其在測試過程中通過在內部電源總線102和206之間施加測試電壓以產生量級為IOOmA的激發電流IExaTATIQN。一旦閉合測試開關204，電流流過位于鍵合焊墊114和內部電源總線102(或104)之間的連接，然后進入相反極性總線206，通過PCB電源軌道122和所有并聯Vdd和Vss電源連接完成回路。如果被測試的電源連接不是開路，則該激發電流1^^1(^跨過電阻Rpad產生壓降。連接的電阻R-在10到IOOm歐姆的低的量級。如果在測試下的鍵合焊墊114和外部電源總線122之間的連接118,120建立得合理，那么通過該連接和電阻Rpad的電流流動將產生I到IOmV量級的電壓。可是，如果在測試下的連接118、120是故障的，那么很少或沒有電流流過電阻，且跨過其上的電壓很小或為零。測試模塊200包括由電流鏡像配置中的一對類似的晶體管208和210形成的輸入傳感器，其中電流鏡像配置具有一對晶體管的源分別連接到電阻Rpffi的兩邊，漏分別通過電阻器212和214連接到相反極性電源總線206，且一對柵連在一起同時連接到晶體管208的漏。在測試過程中跨越電阻器214的電壓與跨越電阻Rpad的壓降(若有的話)部分地成比例，這會干擾電流鏡像的平衡。包括自動歸零電路216以糾正晶體管208和210之間的失配。可編程閾值電路218限定一個比較等級。比較放大器220產生輸出電壓，其與固定電壓Vkmp和來自于輸入級的電阻器214的信號、來自于自動歸零電路216的信號、以及來自于閾值電路218的信號的和之間的差成比例。觸發器222存儲表示比較放大器220的正或負輸出的二進制值。提供內建自測試(‘BIST’)元件，其包括開關224、電阻器226和轉換開關228，其中轉換開關228BIST操作過程中將晶體管208的源極連接至在替換內部電源總線116的一邊的電阻116的一邊的鍵合焊墊上。伴隨一些適應性調整，類似的測試模塊(未示出)被提供以測試相反極性的電源連接。使用測試模塊200進行的測試對在測試過程中內部電源總線102、104和206上的共模噪聲敏感，并且也對產生DC偏移(offset)的測試模塊的部件間的失配敏感。圖3至7示出了根據本發明一個實施例的半導體器件301內的測試模塊300，以舉例的方式給出，以測試器件301的單個的連接。半導體器件301包括內部電源總線如102、104，用于連接內部電源總線與外部電源如122的并聯電源連接如106至112和測試模塊300。測試模塊300包括傳感器400，其產生第一和第二差分傳感器信號VP、VN，信號VP、VN是在并聯連接中的所選擇的一個中的間隔開的位置處由流動在其中的電流所產生的電壓VddPAD> Vdd a的函數。測試模塊300還包括第一和第二平衡差分對比較器元件410、412以接收第一和第二參考信號Vkefp, Vkefn,并且分別產生第一比較器信號V1和第二比較器信號V2,其中V1是第一差分傳感器信號Vp和第一參考信號Vkefn的相對值的函數，V2是第二差分傳感器信號Vn和第二參考信號Vkefp的相對值的函數。測試模塊300還包括輸出兀件414、416、418,以產生輸出信號Q，其中Q是第一和第二比較器信號的函數。根據本發明一實施例，以舉例方式給出一種半導體器件301中用于連接外部電源與內部電源總線的并聯電源連接的測試方法，包括引起電流流過該些并聯連接，并且產生第一和第二差分傳感器信號vp、Vn，信號VP、Vn是在并聯連接中的所選擇的一個中的間隔開 的位置處由流動在其中的電流所產生的電壓Vdd PAD、VDD A的函數。該測試方法還包括施加第一和第二參考信號Vkfp, Veefn作為第一和第二平衡差分對比較器兀件410、412的輸入,并分別產生第一比較器信號V1和第二比較器信號V2,其中V1是第一差分傳感器信號Vp和第一參考信號Vkefn的相對值的函數，V2是第二差分傳感器信號Vn和第二參考信號Vkefp的相對值的函數。該測試方法還包括產生輸出信號Q，其中Q是第一和第二比較器信號V1J2的函數。更詳細地，首先參照附圖3，測試模塊300包括控制模擬監控器304的操作的數字控制器302。為了測試目的，可將組裝在PCB上的半導體器件301安裝在通用的測試設備(未示出)中，其向該器件301施加合適的輸入和電氣值，并接收來自測試模塊300的輸出。數字控制器302接收自測試設備的輸入包括時鐘信號CLK、和使得測試模塊300重置為其初始狀態的異步信號RESET、和觸發測試模塊300的測試程序的TEST_M0DE。與時鐘信號CLK同步的信號LATCH也被施加到模擬監控器304，以使其在選擇下一個連接測試之前的足夠長時間內，為測試設備鎖存其輸出Q以寄存測試結果。如果跨過受測的連接的電阻Rpad的電壓比閾值電壓大，則輸出信號Q被斷言(assert)，表明受測的連接是沒有故障的；如果跨過受測的連接的電阻Rpad的電壓比閾值電壓小，則輸出信號Q被解除斷言(de-assert)，表明在電阻Rpad中沒有電流流過，即受測的連接是有故障的。數字控制器302產生能使測試程序開始的信號TEST_EN和測試完所有的連接之后通知測試設備測試程序已經終止的信號TEST_END。信號SENS0R_SEL連接模擬監控器304以依序測試連接106至112的每一個。信號AUT0-ZER0觸發校準階段，期間模擬監控器304測量和刪除由于其部件的任意失配而殘留的DC偏移。信號EXCITATION是使模擬監控器304為受測的連接的電阻Rpad產生激發測試電流Iexotatiqn的二進制信號。信號SELF_TEST觸發BIST階段，期間模擬監控器304執行自測例程。信號Q_EN使能測試設備寄存模擬監控器304的輸出Q。圖4示出了模擬監控器304的功能塊的例子，且在圖5、6和7中給出了它們的進一步實施的詳細例子。將會意識到圖4至7示出用于解釋目的的分立的功能塊，而實際上這些功能塊可以合并或結合。圖4中示出了在測試用于正電壓源Vdd a的連接的情況下的模擬監控器304的元件。將會意識到模擬監控器304通常還包括測試用于負電壓源(或地)Vss A的連接的類似元件(未示出)，其電路反轉且其組成部件可具有與圖4至7示出的相反的導電類型。圖4中示出的模擬監控器304包括差分輸入傳感器400和互阻抗放大器402，用于感測由于受測連接的電阻Rpad的激發測試電流11 1(*而引起的，在內部電源總線102的一邊的電阻Rpad上的電壓VDD—A和鍵合焊墊114的一邊的電阻Rpad上的電壓VDD—PAD之間的差異。該差分輸入傳感器400和互阻抗放大器402在它們的輸出端產生差分傳感器信號VP、VN。由信號AUT0-ZER0激活DC偏移元件404以感測在初始校準階段中差分傳感器信號VP、Vn的失衡，(例如可能由諸如相反的導電類型的部件間的失配所引起)并存儲在傳感階段施加到差分輸入傳感器400和互阻抗放大器402的校正。共模負反饋元件406將該校正作為在例如由共模乘音所引起的、傳感器信號VP、Vn的組合值中類似振幅和方向的變化量的函數，施加給差分輸入傳感器400和互阻抗放大器402。 圖4中示出的模擬監控器304還包括差分比較器408。差分比較器408包括第一和第二平衡差分對比較器元件410和412，用于接收作為輸入的第一和第二參考信號Vkefn和VKEFP。該第一差分對比較器兀件410產生第一比較器信號V1,其是第一差分傳感器信號Vp和第一參考信號Vkefn的相對值的函數。該第二差分對比較器元件412產生第二比較器信號V2，其是第二差分傳感器信號Vn和第二參考信號Vkefp的相對值的函數。圖4中示出的模擬監控器304還包括用于鎖存該第一和第二比較器信號V1和V2并產生二進制輸出信號Q的正反饋元件414。模擬監控器304的該示例還包括隔離元件416，其用于抑制在平衡的差分對比較器元件410和412的輸出上的噪音。正反饋元件414鎖存該第一和第二比較器信號V1和V2,并響應信號LATCH產生相應的第一和第二鎖存信號Vui和V，且由信號RESET進行復位。響應于信號Q_EN,由輸出控制兀件418將該二進制輸出信號Q傳輸到該測試設備。圖5至7更詳細示出圖4的模擬電路的實施的例子。圖5示出了傳感器500的實施示例，其包括具有作為接收電壓Vdd a和Vdd _的傳感器400的差分輸入級和作為用于產生第一和第二差分傳感器信號的互阻抗放大器402的差分第二級的差分共發-共基(cascode)放大器。該共發-共基放大器差分輸入級400包括以共柵結構差分連接的一對P型MOSFET502和504。連接MOSFET 502的源極以接收電壓Vdd PAD，并且連接MOSFET 504的源極以接收電壓Vdd A。MOSFET 502和504的柵極連接在一起以接收偏置電壓PBIAS。MOSFET 502和504的漏極分別連接到節點506和508，其接收來自DC偏移元件404的差分DC偏移電壓AZP和AZN。共發-共基放大器的差分第二級402包括一對P型MOSFET 510和512，其以共柵結構與表示為高阻負載的成對級聯的NM0SFET 518、520和522、524差分連接。MOSFET 510的源極連接至節點506，且MOSFET 512的源極連接至節點508。MOSFET 510和512的柵極連接在一起以接收偏置電壓PCASC。MOSFET 510和512的漏極分別連接至節點514和516，在這里傳感器信號作為電壓VP、VN。選擇偏置電壓Pbias和Pcasc以使M0SFET502、504、510和512處于飽和，并且差分DC偏移電壓AZP和AZN位于偏置電壓Pbias和P·之間。節點514和516分別通過η型MOSFET對518、520和522、524連接至負(地)電壓源Vss A。MOSFET 518和520的漏-源路徑串聯連接在節點514和負電壓源Vss Α之間。P型M0SFET526和η型M0SFET528串聯連接在正電壓源Vdd Α和負電壓源Vss Α之間。M0SFET526的柵極接收偏置電壓Pbias且MOSFET 526用作MOSFET 528的負載。M0SFET518、520和528以電壓增益增強的結構連接，即MOSFET 528的柵極連接MOSFET 518的源極和M0SFET520的漏極，和MOSFET 518的柵極連接MOSFET 526和528的漏極。MOSFET 522和524的漏-源路徑串聯連接在節點516和負電壓源Vss a之間。P型M0SFET530和N型M0SFET532串聯連接在正電壓源Vdd a和負電壓源Vss a之間。MOSFET 530的柵極接收偏置電壓Pbias且MOSFET530用作MOSFET的負載。MOSFET 522,524和532以電壓增益增強的結構連接，即MOSFET532的柵極連接至MOSFET 522的源極和MOSFET 524的漏極、且MOSFET 522的柵極連接至MOSFET 530和532的漏極。MOSFET 520和524的柵極連接在一起以接收來自共模負反饋元件406的電壓Vcmfb，其中共模負反饋元件406以對應量調節節點514和516的電壓以向作為節點514和516的電壓組合值中的類似振隔和方向的變化量的函數的傳感器信號VP、Vn施加校正。電路500的兩邊是對稱的，以減少或消除失配效應。圖6示出了作為共模負反饋元件406的實施例的電路600。電路600包括一對源極連接至正電源Vdd a的P型MOSFET 602和604。MOSFET 602和604的柵極連接在一起以接收偏置電壓PBIAS。MOSFET 602和604的漏極連接至一對P型MOSFET 606和608的源極， MOSFET 606和608的柵極分別接收傳感器信號VP、VN。MOSFET 606和608的漏極一起連接至MOSFET 610的漏極，MOSFET 610的漏極和它的柵極連在一起，并且其源極連接至負電壓源Vss A。MOSFET 602和604的漏極還連接至一對P型MOSFET 612和614的源極，MOSFET612和614的柵極接收參考電壓VeM。MOSFET 612和614的漏極一起連接至MOSFET 616的漏極，MOSFET 616的源極連接至負電壓源Vss A，且其漏極連接至它的柵極并提供電壓VCMFB。操作過程中，參考電壓Vcm被設置為與電壓Vp和Vn的額定平均值相等的值(Vp+VN) /2，其近似等于Vdd a/2。如果電壓Vp和Vn的實際平均值等于參考電壓VCM，則流過MOSFET 606、608 和 610 的電流 ^等于流過 M0SFET612、614 和 616 的電流 ICM。MOSFET 616的漏和柵處的電壓Vqifb于是接近電壓Vp和Vn的額定平均值。如果電壓Vp和Vn的平均值不同于參考電壓Vcm,則流過MOSFET 606、608和610的電流Ipn不同于流過MOSFET 612,614和616的電流Iqiij MOSFET 616的漏和柵處的電壓V_反饋回至M0SFT520和524使電壓Vp和Vn的實際平均值趨于等于它們的額定平均值Vdd a/2。電路600的兩邊是對稱的，以減少失配效應。DC偏移消除電路404可包括由信號AUT0-ZER0激活的輔助放大器。在本例中，在校準階段該輔助放大器抽樣節點514和516之間的DC偏移電壓差，并且將電壓差存儲在電容器中。該DC偏移消除電路404施加電壓AZP和AZN至節點506和508以分別調節M0SFET502、510和504、512中的電流。在本例中，DC偏移消除電路404具有共質心的器件布局以減少失配效應。圖7示出了差分比較器408的實施例。第一和第二平衡差分對比較器元件410和412 分別包括 P 型 MOSFET 對 702、704 和 706、708。MOSFET 702、704 和 706、708 的源極連接至正電壓源Vdd A。MOSFET 702和708的柵極連接至節點514和516以分別接收第一差分傳感器信號Vp和第二差分傳感器信號VN。連接MOSFET 704和706的柵極以分別接收第一和第二參考信號Vkefn和Vkefp。MOSFET 702、704的漏極一起連接至節點710。MOSFET 706,708的漏極一起連接至節點712。第一和第二比較器信號Vl和V2分別出現在節點710和712處。參考發生器714產生第一和第二參考信號Vkefn和VKEFP。參考發生器714包括p型MOSFET 716和718以及η型MOSFET 720，其源漏路徑串聯連接在正電壓源Vdd Α和負電壓源Vss Α之間。MOSFET 716的源極連接至正電壓源Vdd Α，并且其漏極與其柵極連接并連接至MOSFET 718的源極。MOSFET 718的漏極和其柵極連接并連接至MOSFET 720的漏極和柵極。MOSFET 720的源極連接至負電壓源Vss Α。第一和第二參考信號Vkefn和Vkefp分別在MOSFET720的漏極和MOSFET 716的漏極處產生。第二參考信號Vkefp比第一參考信號Vkefn高大約IV。第一和第二差分傳感器信號Vp和Vn以及第一和第于參考信號Vkefn和Vkefp的電壓值使MOSFET 702、704和706、708能在線性范圍中工作，其中它們源漏路徑之間的電導與其柵源電壓部分地成比例。在本例中，隔離元件416包括一對P型MOSFET 722和724，其源極分別連接至節點710和712。MOSFET 722的漏極連接至P型MOSFET 726的源極，726的漏極連接至節點728。η型MOSFET 730和732的漏極連接至節點728，并且它們的源極連接至負電壓源VssA MOSFET 724的漏極連接至ρ型MOSFET 734的源極，734的漏極連接至節點736。η型·MOSFET 738和740的漏極連接至節點736，且它們的源極連接至負電壓源Vss Α。節點728正反饋連接至MOSFET 724和740的柵極，724和740的柵極連接在一起并連接至節點742，在節點742有第二鎖存信號V&。節點736正反饋連接至MOSFET 722和732的柵極，722和732的柵極連接在一起并連接至節點744，在節點744有第一鎖存信號Vm。MOSFET 726和730的柵極連接在一起以接收信號RESET。MOSFET 734和738的柵極連接在一起以接收信號 RESET。操作過程中，在沒有激發測試電流Iexotatiqn時，由于沒有信號EXCITATION或由于例如缺陷連接，傳感器信號VP、Vn處于相同電壓且MOSFET 702和708的電導也相同。因為參考電壓Vkefp高于參考電壓Vkefn，則M0SFET706的電導小于M0SFET704的電導，第二比較器信號V2的電壓比第一比較器信號V1的電壓低，并且鎖存電壓Vui比鎖存電壓V低。當有激發測試電流Iexotatiqn流過時，第一傳感器信號Vp的電壓高于第二傳感器信號VN。MOSFET702的電導比MOSFET 708的電導低足夠多，因之第一傳感器信號Vp位于比第二傳感器信號Vn更低的電壓，并且鎖存電壓Vui比鎖存電壓Va高。在鎖存電壓差(Vui-U反轉處的電壓差(Vp-Vn)的閾值與參考電壓之間的差(Vkefp-Vkefn)成比例。當信號RESET被解除斷言時，在電壓Vss A，MOSFET 730和738截止，并且MOSFET726和734導通，且在沒有激發測試電流Iexotatiqn時，鎖存器414設為零狀態，在此狀態中鎖存電壓Vui低于鎖存電壓Vii^圖8示出了在使用測試模塊500、600和700的測試程序示例中，來自數字控制器302和在模擬監控器304內的信號的例子。測試程序包括三部分初始化、焊墊測試和測試終止。在初始化階段，數字控制器302的所有輸出信號(包括信號RESET和TEST_M0DE)被解除斷言。當信號RESET和TEST_M0DE被斷言時，焊墊測試開始。激活數字控制器302的輸出并且時鐘信號CLK同步于模擬監控器304的操作。由信號SENS0R_SEL_0和SENS0R_SEL_1選擇受測焊墊。對單個焊墊的測試從斷言TEST_EN信號開始持續16個時鐘信號CLK周期。在時鐘周期I中，電路自由運行并建立模擬監控器304的DC操作點。在時鐘周期2期間，信號AUTO-ZERO被斷言且DC偏移元件404設置并存儲電壓AZP和AZN以施加DC偏移校正。在時鐘周期3期間檢查DC校正。在時鐘周期4期間，信號Q_EN被斷言，并且使得測試設備能夠寄存模擬監控器304的將會被斷言的相應輸出Q。如果在時鐘周期4期間輸出Q被斷言，由于DC偏移校正不足，測試順序將無放。在時鐘周期5、6和7期間信號EXCITATION被斷言以將電壓Vdd PAD和Vdd A施加至受測焊墊。在時鐘周期7，當傳感器、放大器和鎖存模塊408已有時間安排時，信號Q_EN被斷言并且使得測試設備能寄存模擬監控器304的相應的輸出Q，如果激發測試電流IExaTATraN在受測焊墊連接中正確地流動，其被斷言，否則如果受測焊墊連接是有缺陷的則其被解除斷言。在無效時鐘周期8之后，為使電路穩定，在時鐘周期9至16期間信號SELF_TEST被斷言以觸發模擬監控器304的自測。除了差分傳感器信號VP、VN反轉之外，自測例程類似于 時鐘周期I至8。如果在時鐘周期15中模擬監控器304的相應的輸出Q與時鐘周期7中的值相反，則模擬監控器304不是有缺陷的。如果在時鐘周期15中模擬監控器304的相應的輸出Q與時鐘周期7中的值相同，則模擬監控器304是有缺陷的。模擬監控器304的輸出Q值‘0100’的順序表明受測焊墊連接不是缺陷的，并且模擬監控器304不是有缺陷的。模擬監控器304的輸出Q值‘0000’的順序表明受測焊墊連接是缺陷的，并且模擬監控器304不是有缺陷的。信號RESET總是對模擬監控器的輸出Q給出值‘0’。在信號SENS0R_SEL_0和SENS0R_SEL_1的控制下，對所有的受測焊墊重復時鐘周期I至16。所有的焊墊連接都測試完之后信號TEST_END被斷言以通知測試設備測試程序已結束。本發明可部分地在計算機系統上運行的計算機程序中實現，至少包括當在例如計算機系統的可編程裝置上運行時，用于執行根據本發明的方法的步驟的，或者使可編程裝置執行根據本發明的裝置或系統的功能的編碼部分。本領域技術人員將認識到，邏輯塊之間的界限僅僅是說明性的，并且可替換的實施例可能合并邏輯塊或電路元件或利用各種邏輯塊或電路元件的可替換的功能性分解。因此，需要理解本文所述的構架僅僅是示例性的，并且事實上很多能夠獲得相同功能的其它構架也是可以實施的。
權利要求
1.一種半導體器件的并聯電源連接的測試方法，其中所述并聯電源連接用于連接內部電源總線與外部電源，所述方法包括 使電流流過所述并聯連接； 產生第一和第二差分傳感器信號，所述第一和第二差分傳感器信號是在所述并聯連接中的所選擇的一個中由流過其中的所述電流在間隔開的位置處所產生的電壓的函數； 施加第一和第二參考信號作為第一和第二平衡差分對比較器元件的輸入，并分別產生第一比較器信號和第二比較器信號，所述第一比較器信號是所述第一差分傳感器信號和所述第一參考信號的相對值的函數，所述第二比較器信號是所述第二差分傳感器信號和所述第二參考信號的相對值的函數；以及 產生輸出信號，所述輸出信號是所述第一和第二比較器信號的函數。
2.根據權利要求I所述的方法，其中鎖存所述第一和第二比較器信號，并且所述輸出信號為二進制值。
3.根據權利要求I所述的方法，還包括在校準階段期間將感測的偏移反饋校正施加于所述第一和第二差分傳感器信號，以校正產生所述第一和第二差分傳感器信號的電路元件之間的不平衡。
4.根據權利要求I所述的方法，還包括將共模反饋校正施加于所述第一和第二差分傳感器信號，所述共模反饋校正是所述第一和第二差分傳感器信號的細合值的變化量的函數。
5.一種半導體器件，具有內部電源總線、連接所述內部電源總線與外部電源的并聯電源連接、以及測試模塊，其中所述測試模塊包括 傳感器，用于產生第一和第二差分傳感器信號，所述第一和第二差分傳感器信號是在所述并聯連接中的所選擇的一個中由流過其中的電流在間隔開的位置處所產生的電壓的函數； 第一和第二平衡差分對比較器元件，用于接收第一和第二參考信號并分別產生第一比較器信號和第二比較器信號，所述第一比較器信號是所述第一差分傳感器信號和所述第一參考信號的相對值的函數，所述第二比較器信號是所述第二差分傳感器信號和所述第二參考信號的相對值的函數；以及 輸出元件，用于產生輸出信號，所述輸出信號是所述第一和第二比較器信號的函數。
6.根據權利要求5所述的半導體器件，其中所述輸出元件包括用于鎖存所述第一和第二比較器信號并為所述輸出信號產生二進制值的正反饋元件。
7.根據權利要求5所述的半導體器件，其中所述測試模塊包括偏移校正元件，用于在校準階段期間將感測的偏移校正施加于所述傳感器，以校正產生所述第一和第二差分傳感器信號的電路元件之間的不平衡。
8.根據權利要求5所述的半導體器件，其中所述測試模塊包括共模校正元件，用于將共模反饋校正施加于所述傳感器，所述共模反饋校正是所述第一和第二差分傳感器信號的組合值的變化量的函數。
9.根據權利要求5所述的半導體器件，其中所述傳感器包括共發-共基放大器，所述共發-共基放大器具有在間隔開的位置處接收所述電壓的輸入級和用于產生所述第一和第二差分傳感器信號的第二級。
全文摘要
本發明涉及半導體器件的并聯電源連接的測試方法，一種具有內部電源總線、用于連接內部電源總線與外部電源的并聯電源連接以及測試模塊的半導體器件。測試模塊包括用于產生第一和第二差分傳感器信號的傳感器，所述信號是在所選擇的一個并聯連接中間隔開的位置處，由流動在并聯連接中的電流產生的電壓的函數。測試模塊還包括第一和第二平衡差分對比較器，其接收第一和第二參考信號并分別產生第一比較器信號和第二比較器信號，其中第一比較器信號是第一差分傳感器信號和第一參考信號的相對值的函數，第二比較器信號是第二差分傳感器信號和第二參考信號的相對值的函數。測試模塊還包括一輸出元件，其產生是第一和第二比較器信號的函數的輸出信號。
文檔編號G01R31/02GK102901902SQ201110361920
公開日2013年1月30日 申請日期2011年7月28日 優先權日2011年7月28日
發明者李莉妮, 劉豐, 彭瑞杰 申請人:飛思卡爾半導體公司