專利名稱：雙通道雷達回波模擬器及產生雙通道雷達回波信號的方法和系統的制作方法
技術領域：
本發明涉及雷達回波模擬領域，尤其是涉及一種雙通道雷達回波模擬器，此外，還涉及了產生雙通道雷達回波信號的方法和系統。
背景技術：
雷達利用電磁波在物體表面的反射檢測目標。根據目標回波信號的時延判斷目標的距離，根據波束指向確定目標的方位。早期的雷達分辨率很低，分辨單元通常大于目標的尺寸，只能將目標視為點目標。成像雷達的出現擴展了原始的雷達概念。使雷達具有對運
動目標和區域目標具有識別和成像的能力，并在微波遙感方面表現出越來越大的潛力。相比于傳統的光學成像，雷達具有全天時、全天候等優勢。合成孔徑雷達(SAR)的概念是由美國Goodyear公司Carl Wiley于1951年率先提出。合成孔徑雷達是一種高分辨的微波成像系統，在微波遙感領域占有重要的地位。合成孔徑雷達通過在距離向上發射具有大的時寬帶寬積的信號，然后采用脈沖壓縮來獲得距離向上的高分辨率；在方位向上利用目標與雷達的相對運動形成的軌跡來構成合成孔徑，以此獲得高的方位向分辨率。經過近60年的發展，SAR的功能大大增強，使其不僅用于軍事偵察，同時也應用于遙感、地質地形測繪、海洋觀測、環境監測等民用領域。隨著技術的不斷發展，SAR的功能得到極大擴展，雙通道干涉SAR的出現為實現三維地形測繪、運動目標檢測等提供了很好的技術手段，雙通道干涉SAR在國內外的軍用和民用領域發揮著越來越大的作用。雷達回波模擬器的發展是雷達技術不斷發展的必然需求，隨著雷達性能的不斷提高，同時雷達應用場景和環境的復雜化、多樣化，對雷達性能的測試問題逐漸凸現出來。在研制過程中，需要通過多次試驗來檢測和驗證雷達工作性能的好壞。傳統的方法是使用飛行器來做外場試驗，提供雷達的測試數據，但是外場測試消耗較多的人力、物力、財力資源，付出代價很大，而且外場測試無法提供各種復雜情況下測試數據。因此，通過模擬仿真來獲得雷達回波數據是一個很重要的途徑。雷達回波模擬器以實測或理想數據為原型，模擬仿真真實環境下雷達接收的回波信號，能夠節省試驗成本、加快研制進度，對于雷達的設計、調試和性能評估等具有重要的意義。然而，現有雷達回波模擬器只能產生一路回波信號。因此，本發明針對現有技術存在的缺陷，提供一種雙通道雷達回波模擬器。

發明內容
本發明要解決的技術問題是提供一種雙通道雷達回波模擬器，其能夠產生兩路相位相同或不同的回波信號，也能夠產生兩路固定相位差的回波信號，還能夠根據雷達與被測目標距離的變化，產生不同延遲的干涉SAR回波信號；此外，還提供一種產生雙通道雷達回波信號的方法以及一種雙通道雷達回波信號產生系統。
為解決上述技術問題，本發明提供一種雙通道雷達回波模擬器，其包括電源、頻率綜合器、FPGA控制電路、第一 DDS、第二 DDS、第一上變頻器、第二上變頻器及功分網絡，該電源用于對頻率綜合器、第一 DDS、第二 DDS、FPGA控制電路、第一上變頻器和第二上變頻器進行供電；該頻率綜合器用于分別為FPGA控制電路、第一DDS、第二DDS、第一上變頻器和第二上變頻器提供時鐘信號；FPGA控制電路向第一 DDS和第二 DDS發送控制信號，分別對第一DDS和第二 DDS進行觸發控制 ，第一 DDS接收FPGA控制電路發送來的控制信號，輸出第一中頻信號，且輸出至第一上變頻器；第二DDS接收FPGA控制電路發送來的控制信號，輸出第ニ中頻信號，且輸出至第二上變頻器；第一上變頻器對第一中頻信號進行上變頻，得到第一射頻信號；第二上變頻器對第二中頻信號進行上變頻，得到第二射頻信號；功分網絡接收第一射頻信號和第二射頻信號，并將第一射頻信號分解為ニ路第一 1/2分支信號，再將其中一路第一 1/2分支信號分解為ニ路第一 1/4分支信號，以及將第二射 頻信號分解為ニ路第二 1/2分支信號，其中二路所述第一 1/4分支信號的相位一致，第一 1/2分支信號與第二1/2分支信號之間具有相位差。較佳地，該FPGA控制電路包括FPGA芯片；FPGA芯片包括串ロ通信模塊、寄存器、雙ロ RAM、AD隨機采樣模塊和DDS控制模塊；其中，串ロ通信模塊用于對接收的數據進行3取2操作處理；寄存器用于存儲所述串ロ通信模塊接收到的數據；雙ロ RAM用于實現觸發信號的延遲；AD隨機采樣模塊用于對噪聲進行采樣，以確定第一 DDS和第二 DDS中雷達發射信號的地址數據；DDS控制模塊與雙ロ RAM配合，用于根據高度數據來對所述觸發信號進行延遲輸出，井根據寄存器中的數據來選擇第一 DDS和第二 DDS中的雷達發射信號。本發明還提供的一種產生雙通道雷達回波信號的方法包括對第一路雷達回波基帶信號進行上變頻，形成第一中頻信號；對第二路雷達回波基帶信號進行上變頻，形成第二中頻信號，其中，第二路雷達回波基帶信號與第一路雷達回波基帶信號之間具有相位差；對第一中頻信號進行上變頻，得到第一射頻信號；對第二中頻信號進行上變頻，得到第二射頻信號；將第一射頻信號分解為ニ路第一 1/2分支信號，再將其中一路第一 1/2分支信號分解為ニ路第一 1/4分支信號；將第二射頻信號分解為ニ路第二 1/2分支信號；選取一路第一1/2分支信號、ニ路第一 1/4分支信號、一路第二 1/2分支信號作為雷達回波信號。較佳地，第一路雷達回波基帶信號和第二路雷達回波基帶信號是通過以下步驟從第一 DDS和第二DDS中選擇的對噪聲進行采樣，以確定選擇第一路雷達回波基帶信號和第ニ路雷達回波基帶信號的地址數據；根據高度數據來對觸發信號進行延遲輸出，以調節雷達發射信號的產生時間，井根據地址數據來選擇所述第一路雷達回波基帶信號和第二路雷達回波基帶信號。本發明提供的一種產生雙通道雷達回波信號的系統包括上位機和上述雙通道雷達回波模擬器；該上位機包括上位機控制裝置，上位機控制裝置包括復位模塊、準備模塊、單值發送模塊、文件發送模塊和參數產生及發送模塊；其中，復位模塊發送復位數據至FPGA芯片；準備模塊用于計算所接收的高度數據對應的ニ進制數據，以及實際發送的高度單值數據和每兩個高度單值數據之間延遲時間數據；單值發送模塊用于發送由準備模塊計算得到的高度單值數據；文件發送模塊包括發送文件選擇模塊、文件發送開始模塊、文件發送結束模塊；其中，發送文件選擇模塊用于選擇高度文件數據；文件發送開始模塊發送高度文件數據；文件發送結束模塊用于結束當前高度數據文件的發送；參數產生及發送模塊包括觸發信號選擇模塊、發射波形選擇模塊和發送延遲模塊；其中，觸發信號選擇模塊用于選擇內部觸發信號或者外部觸發信號；發射波形選擇模塊用于從第一 DDS和第二 DDS中選擇預存儲的發射波形；發送延遲模塊用于選擇兩個高度數據之間的發送時間間隔。較佳地，上位機控制裝置還包括波形生成模塊和波形下載模塊；其中，波形生成模塊用于生成第一和第二雷達回波基帶信號；波形下載模塊用于將雷達回波基帶信號下載到第一 DDS和第二 DDS中。與現有技術相比，本發明具有以下優點由于本發明實施例設有兩個直接數字合成器、兩個上變頻器以及ー個功分網絡，再通過FPGA控制電路的控制，形成分別處理具有相位差的兩路雷達回波基帶信號的兩條路徑，能夠產生兩路相位相同或不同的回波信號，也能夠產生兩路固定相位差的回波信號，并輸出給雙通道干涉雷達(特別是干涉SAR雷達系統)的雙通道接收機，用于測試接收機的兩個通道相位一致性，并驗證接收機的性能，并且，本發明實施例在模擬裝載平臺運動過程 中，能夠觀測不同距離目標的雷達回波。同時，本發明實施例能夠根據雙通道干涉雷達與被測目標之間距離的變化，產生不同延遲的干渉SAR回波信號。根據上位機發送的高度數據，本發明提供的實施方式可以用于測試雙通道干渉雷達的跟蹤算法。本發明的其他特征和優點將在隨后的說明書中闡述，并且部分地從說明書中變得顯而易見，或者通過實施本發明而了解。本發明的目的和其他優點可通過在權利要求書、說明書及其附圖中所特別指出的結構來實現和獲得。


圖I為本發明雙通道雷達回波模擬器的系統框架示意圖；圖2為本發明FPGA控制裝置系統框架示意圖；圖3為本發明的上位機控制裝置與FPGA芯片之間的通信示意圖；圖4為本發明實施例的雷達回波模擬器工作時的操作流程。
具體實施例方式下面結合具體附圖和實施例對本發明做詳細的闡述。本發明實施例提供的產生雙通道雷達回波信號的系統包括上位機和雙通道雷達回波模擬器。圖I顯示了雙通道雷達回波模擬器的系統框架示意圖。該雙通道雷達回波模擬器包括電源(未圖示)、頻率綜合器、FPGA控制電路、第一 DDS (第一直接數字式頻率合成器)、第二 DDS (第二直接數字式頻率合成器)、第一上變頻器、第二上變頻器及功分網絡。電源將220V交流電壓轉換成直流電壓，用于提供+12V/1A、+15V/3A、+5V/3A、-5V/1A直流，并對頻率綜合器、第一 DDS、第二 DDS、FPGA控制電路、第一上變頻器和第二上變頻器進行供電。頻率綜合器在沒有外部IOOMHz參考時鐘輸入時，利用自身的晶振產生75MHz時鐘信號、IOOMHz時鐘信號、I. 03GHz時鐘信號、12. 55GHz時鐘信號，而在有外部參考時鐘輸入的情況下，頻率綜合器的內部晶振不工作，且可以提供各種與外部時鐘信號相干的時鐘信號，并產生75MHz、IOOMHz、I. 03GHz、12. 55GHz四種頻率的時鐘信號。
FPGA控制電路包括FPGA芯片、AD (模數)采集芯片、電平轉換芯片、串口，FPGA芯片包括串口通信模塊、寄存器、雙口 RAM、AD隨機采樣模塊、DDS控制模塊和內觸發信號產生模塊。FPGA控制電路通過串口與計算機相連。FPGA控制電路以頻率綜合器提供的IOOMHz時鐘信號作為FPGA芯片的時鐘信號，利用FPGA芯片，根據串口通信協議，通過串口接收上位機控制裝置發送來的參數數據(如高度單值數據、高度文件數據、觸發信號選擇數據、發射波形選擇數據、發送延遲時間數據);FPGA控制電路向第一 DDS和第二 DDS發送控制信號，對第一 DDS和第二 DDS進行觸發控制。其中，控制信號包括一個觸發信號以及兩個地址信號，觸發信號既可以是內部觸發信號也可以是外部觸發信號。內部觸發信號是由FPGA芯片內部的內部觸發信號產生模塊產生的；外部觸發信號是由外部觸發源產生的。FPGA芯片內部的DDS控制模塊根據高度數據(即高度單值數據和高度文件數據)對觸發信號進行一定的延遲，然后DDS控制模塊將被延遲了一定時間的觸發信號分別輸出給第一 DDS和第二DDS,并用于觸發控制第一 DDS和第二 DDS ;兩個地址信號用于選擇第一 DDS或者第二 DDS中預存儲的波形。第一 DDS和第二 DDS中預先存儲有具有相位差的雷達發射信號(作為雷達回波基帶信號)，具體地說是四個雷達發射波形(也即第一至第四雷達回波基帶信號)。從本質上說，雷達回波信號就是將雷達的發射信號延遲后的信號。如果設計人員在設計雷達，需要變換雷達系統時，就需要生成適合該雷達系統的雷達發射信號，此時該雷達發射信號可由上位機中的波形生成模塊產生并由波形下載模塊下載到第一 DDS和第二 DDS中。第一 DDS和第二 DDS分別以75MHz作為基帶本振信號，該基帶本振信號作為第一 DDS和第二 DDS的時鐘信號。第一 DDS以頻率綜合器提供的I. 03GHz時鐘信號的頻率作為本振頻率，對由第一DDS中預存儲或者上位機的波形下載模塊下載下來的第一雷達回波基帶信號進行上變頻，變換成第一中頻信號(即第一 IF信號)，其中第一雷達回波基帶信號包括第一 I路雷達回波基帶信號及第一 Q路雷達回波基帶信號。第二 DDS以頻率綜合器提供的I. 03GHz時鐘信號的頻率作為本振頻率，對由第二 DDS中預存儲或者上位機的波形下載模塊下載下來的第二雷達回波基帶信號進行上變頻，變換成第二中頻信號，其中第二雷達回波基帶信號包括第二 I路雷達回波基帶信號及第二 Q路雷達回波基帶信號。第一 DDS在FPGA控制電路的觸發控制下，輸出第一 I路雷達回波基帶信號、第一 Q路雷達回波基帶信號和第一中頻信號，且輸出至第一上變頻器；第二 DDS在FPGA控制電路的觸發控制下，輸出第二 I路雷達回波基帶信號、第二 Q路雷達回波基帶信號和第二中頻信號，且輸出至第二上變頻器；其中，I路表示同相支路，Q路表示正交支路，第一 I路雷達回波基帶信號與第二 I路雷達回波基帶信號、第一Q路雷達回波基帶信號與第二Q路雷達回波基帶信號之間具有一定的相位差;第一DDS和第二 DDS輸出的I路雷達回波基帶信號和Q路雷達回波基帶信號用于檢驗中頻信號是否正確。第一上變頻器以頻率綜合器提供的12. 55GHz時鐘信號的頻率作為本振頻率，并對第一 DDS輸出的第一中頻信號進行上變頻，然后輸出第一射頻信號(即第一 RF信號)。第二上變頻器以頻率綜合器提供的12. 55GHz時鐘信號的頻率作為本振頻率，并對第二 DDS輸出的第二中頻信號進行上變頻，然后輸出第二射頻信號(即第二 RF信號)。
功分網絡包括三個功分器，功分器全稱為功率分配器，其用于將一路輸入信號變為兩路信號而輸出。第一上變頻器發送第一射頻信號至功分網絡的第一功分器，第一功分器將該第一射頻信號分解成兩路1/2分支信號，然后再將第一功分器輸出的一路1/2分支信號輸入至第二功分器，該第二功分器將該1/2分支信號分解成兩路1/4分支信號；第二上變頻器發送第二射頻信號至功分網絡的第三功分器，第三功分器將該第二射頻信號分解成兩路1/2分支信號。第一功分器輸出的一路1/2分支信號、第二功分器輸出的兩路1/4分支信號以及第三功分器輸出的一路1/2分支信號作為雷達回波信號，并由功分網絡進行輸出。其中，第二功分器輸出的兩路1/4分支信號的相位完全一致；第一功分器輸出的一路1/2分支信號和第三功分器輸出的1/2分支信號兩者的相位差是固定的，這兩路相位差固定的1/2分支信號可以通過對第一 DDS和第二 DDS中預存儲的雷達回波基帶信號進行調整而得到。該功分網絡輸出的雷達回波信號可以傳送至雙通道干涉雷達(特別是指干渉SAR雷達系統)的雙通道接收機，以用于測試雙通道接收機的兩個通道的相位是否一致，并驗證雙通道接收機的性能。此外，第一功分器與第三功分器同時輸出信號，以用于進行雷達回波信號的干渉。上位機是指人可以直接發出操控命令的計算機。上位機包括上位機控制裝置、 波形生成模塊和波形下載模塊。其中，當第一 DDS和第二 DDS中預先存儲的波形不合適雷達系統時就需要產生適合該雷達系統的雷達回波基帶信號，該雷達回波基帶信號由波形生成模塊產生。波形生成模塊根據雷達照射到的目標的特性、目標數量及雜波等參數，調整頻率、信號周期等參數，來生成雷達回波基帶信號。波形下載裝置通過SPI (同步串行外設接ロ)通信協議，將雷達回波基帶信號下載到第一 DDS和第二 DDS中。上位機控制裝置通過串ロ通信協議，發送復位數據、高度單值數據、高度文件數據、發射波形選擇數據和觸發信號選擇數據等參數數據至FPGA控制電路，并經串ロ通信模塊輸給FPGA芯片進行處理；對于參數數據“觸發信號選擇”用于選擇內部觸發信號或外部觸發信號。其中內部觸發信號表明該觸發信號是由FPGA控制電路產生的，而外部觸發信號表明該觸發信號是由外部觸發源產生的。由于衛星距離地面的高度在300knT490km之間，需要的分辨率為I. 5m。在實際的發送過程中，只需發送有效的高度范圍為0knTl90km即可，相對于I. 5米的16進制數為0x0000000^0x0001EECA,由于串ロー次只能發送ー個8bit的數據，因此，把高度值分解成4個8bit的數據進行發送(發送順序由高字節到低字節)。為了區分高度單值數據、高度文件數據和參數數據，在每發送ー個有效數據前面需加上一個標識。其中，高度單值數據包括一個高度數據；高度文件數據包括多個高度單值數據，表示衛星在不同時刻距離地面的距離；參數數據包括觸發信號選擇數據、發射波形選擇數據及發送延遲時間數據。表I顯示了發送不同參數數據所對應的標識。表I
權利要求
1.一種雙通道雷達回波模擬器，其包括電源； 其特征在于 該雙通道雷達回波模擬器還包括頻率綜合器、具有FPGA芯片的FPGA控制電路、第一DDS、第二 DDS、第一上變頻器、第二上變頻器及功分網絡；其中， 所述頻率綜合器，其用于分別為所述FPGA芯片、所述第一 DDS、所述第二 DDS、所述第一上變頻器和所述第二上變頻器提供時鐘信號； 所述FPGA控制電路，其向所述第一 DDS和所述第二 DDS發送控制信號，分別對所述第一 DDS和所述第二 DDS進行觸發控制； 所述第一 DDS，其接收所述FPGA控制電路發送來的控制信號，輸出第一中頻信號，且輸出至所述第一上變頻器； 所述第二 DDS，其接收所述FPGA控制電路發送來的控制信號，輸出第二中頻信號，且輸出至所述第二上變頻器； 所述第一上變頻器，其對所述第一中頻信號進行上變頻，得到第一射頻信號； 所述第二上變頻器，其對所述第二中頻信號進行上變頻，得到第二射頻信號； 所述功分網絡，其接收所述第一射頻信號和所述第二射頻信號，并將所述第一射頻信號分解為ニ路第一 1/2分支信號，再將其中一路所述第一 1/2分支信號分解為ニ路第一 1/4分支信號，以及將所述第二射頻信號分解為ニ路第二 1/2分支信號，其中二路所述第一 1/4分支信號的相位一致，所述第一 1/2分支信號與所述第二 1/2分支信號之間具有相位差。
2.根據權利要求I所述的雙通道雷達回波模擬器，其特征在于，所述FPGA控制電路包括FPGA芯片；所述FPGA芯片包括串ロ通信模塊、寄存器、雙ロ RAM、AD隨機采樣模塊和DDS控制模塊；其中， 所述串ロ通信模塊，其用于對接收的數據進行3取2操作處理； 所述寄存器，其用于存儲所述串ロ通信模塊接收到的數據； 所述雙ロ RAM，其用于實現觸發信號的延遲； 所述AD隨機采樣模塊，其用于對噪聲進行采樣，以確定所述第一 DDS和所述第二 DDS中雷達發射信號的地址數據； 所述DDS控制模塊，其與所述雙ロ RAM配合，用于根據高度數據來對所述觸發信號進行延遲輸出，以調節雷達發射信號的產生時間，井根據所述寄存器中的地址數據來選擇所述第一 DDS和所述第二 DDS中的雷達發射信號。
3.—種產生雙通道雷達回波信號的方法，其特征在干 對第一雷達回波基帶信號進行上變頻，形成第一中頻信號； 對第二雷達回波基帶信號進行上變頻，形成第二中頻信號，其中，所述第二路雷達回波基帶信號與所述第一路雷達回波基帶信號之間具有相位差； 對所述第一中頻信號進行上變頻，得到第一射頻信號； 對所述第二中頻信號進行上變頻，得到第二射頻信號； 將所述第一射頻信號分解為ニ路第一 1/2分支信號，再將其中一路所述第一 1/2分支信號分解為ニ路第一 1/4分支信號； 將所述第二射頻信號分解為ニ路第二 1/2分支信號； 選取一路所述第一 1/2分支信號、ニ路所述第一 1/4分支信號、一路所述第二 1/2分支信號作為雷達回波信號。
4.根據權利要求3所述的方法，其特征在于所述第一路雷達回波基帶信號和所述第ニ路雷達回波基帶信號是通過以下步驟從第一 DDS和第二 DDS中選擇的 對噪聲進行采樣，以確定選擇所述第一路雷達回波基帶信號和所述第二路雷達回波基帶信號的地址數據； 根據高度數據來對所述觸發信號進行延遲輸出，以調節雷達發射信號的產生時間，并根據所述地址數據來選擇所述第一路雷達回波基帶信號和所述第二路雷達回波基帶信號。
5.一種產生雙通道雷達回波信號的系統，其特征在于該系統包括上位機和如權利要求I或2所述的雙通道雷達回波模擬器； 所述上位機包括上位機控制裝置，所述上位機控制裝置包括復位模塊、準備模塊、單值發送模塊、文件發送模塊和參數產生及發送模塊；其中， 所述復位模塊，其發送復位數據至FPGA芯片； 所述準備模塊，其用于計算所接收的高度數據對應的ニ進制數據，以及實際發送的高度單值數據和每兩個高度單值數據之間延遲時間數據； 單值發送模塊，其用于發送由準備模塊計算得到的高度單值數據； 文件發送模塊包括發送文件選擇模塊、文件發送開始模塊、文件發送結束模塊；其中， 發送文件選擇模塊，其用于選擇高度文件數據； 文件發送開始模塊發送高度文件數據； 文件發送結束模塊用于結束當前高度數據文件的發送； 參數產生及發送模塊包括觸發信號選擇模塊、發射波形選擇模塊和發送延遲模塊；其中， 觸發信號選擇模塊，其用于選擇內部觸發信號或者外部觸發信號； 發射波形選擇模塊，其用于從第一 DDS和第二 DDS中選擇預存儲的發射波形； 發送延遲模塊，其用于選擇兩個高度數據之間的發送時間間隔。
6.根據權利要求5所述的系統，其特征在于所述上位機控制裝置還包括波形生成模塊和波形下載模塊；其中，波形生成模塊用于生成所述第一和第二雷達回波基帶信號；波形下載模塊用于將所述雷達回波基帶信號下載到所述第一 DDS和所述第二 DDS中。
全文摘要
本發明公開了一種雙通道雷達回波模擬器，以及產生雙通道雷達回波信號的方法和系統。在該雙通道雷達回波模擬器中，頻率綜合器用于提供時鐘信號；FPGA控制電路向第一DDS和第二DDS發送控制信號；第一DDS和第二DDS分別接收FPGA控制電路發送來的控制信號，分別輸出第一中頻信號和第二中頻信號，至第一上變頻器和第二上變頻器；第一上變頻器對第一中頻信號進行上變頻，得到第一射頻信號；第二上變頻器對第二中頻信號進行上變頻，得到第二射頻信號；功分網絡接收第一射頻信號和第二射頻信號，并對它們進行分解。通過設置兩條信號處理路徑，本發明能根據雷達與被測目標距離的變化，產生不同延遲的干涉SAR回波信號。
文檔編號G01S13/90GK102866389SQ20121033508
公開日2013年1月9日 申請日期2012年9月11日 優先權日2012年9月11日
發明者顧翔, 楊啟倫, 張云華 申請人:中國科學院空間科學與應用研究中心