一種高精度測量電阻電容的系統(tǒng)及電路的制作方法
【專利摘要】本實用新型公開了一種高精度測量電阻電容的系統(tǒng)，該系統(tǒng)包括：輸入方波信號發(fā)生單元，電平轉(zhuǎn)換電路單元、二次充電電路單元、二次放電電路單元、邏輯處理單元、比較電路單元，脈寬信號計時單元。本實用新型通過對RC充放電時間的測量，達到對R、C測量的目的，并在RC充放電電路的基礎(chǔ)上增加了二次充放電電路與邏輯處理，加快了輸出信號的上升與下降速度，提高了單次測量速度。本實用新型的脈沖計數(shù)的時鐘頻率高，實現(xiàn)時間分辨率達ns級的測量，將FPGA時鐘頻率倍頻到200M，其時間分辨率為5ns，在測量電阻時通過選擇較大的電容，可以提高脈沖計數(shù)值與電阻R的比例系數(shù)；或測量電容時選擇較大電阻，提高脈沖計數(shù)值與電容C的比例系數(shù)；從而提高測量精度與分辨率。
【專利說明】—種高精度測量電阻電容的系統(tǒng)及電路
【技術(shù)領(lǐng)域】
[0001]本實用新型屬于電子元器件測量【技術(shù)領(lǐng)域】，尤其涉及一種高精度測量電阻電容的系統(tǒng)及電路。
【背景技術(shù)】
[0002]隨著電子工業(yè)的發(fā)展，電阻電容元器件應(yīng)用急劇增加，應(yīng)用范圍也越來越廣。在很多應(yīng)用場合要測試其參數(shù)。
[0003]目前測量電阻的方法主要有電橋法，其基本思路是將電阻值轉(zhuǎn)換成電壓值或者頻率值。只要AD轉(zhuǎn)換器對被測電阻兩端的電壓進行測量，再經(jīng)過相應(yīng)的運算即可。這種測量方法結(jié)構(gòu)簡單，但是受到AD轉(zhuǎn)換器輸入電壓、轉(zhuǎn)換精度以及輸出頻率范圍的影響，這種方法測量范圍小，精度低。當(dāng)電壓放大倍數(shù)較大時，因偏置電流的不平衡而引起的失調(diào)電壓誤差大，同時放大倍數(shù)增加，降低了測量范圍；采用純模擬電路法測量電阻電容，可以避免編程的麻煩，但是電路復(fù)雜、靈活性差、測量精度低。
[0004]采用PLC(可編程邏輯控制)法設(shè)計的電阻電容測量方法速度快、體積小、可靠性和精度好，但是價格昂貴。
實用新型內(nèi)容
[0005]本實用新型實施例的目的在于提供一種高精度測量電阻電容的系統(tǒng)及電路，旨在解決現(xiàn)有的電路復(fù)雜、靈活性差、測量精度低、價格昂貴的問題。
[0006]本實用新型實施例是這樣實現(xiàn)的，一種高精度測量電阻電容的系統(tǒng)，該高精度測量電阻電容的系統(tǒng)包括:輸入方波信號發(fā)生單元，電平轉(zhuǎn)換電路單元、二次充電電路單元、二次放電電路單元、邏輯處理單元、比較電路單元、脈寬信號計時單元。
[0007]用于產(chǎn)生初始輸入信號，通過電平轉(zhuǎn)換電路單元作用于電阻電容測量電路的輸入方波信號發(fā)生單元；
[0008]與輸入方波信號發(fā)生單元連接，用于不同工作電源的數(shù)字電路之間電平匹配的電平轉(zhuǎn)換電路單元，
[0009]與邏輯處理單元連接，用于對電阻電容測量電路中間電位進行加速充電的二次充電電路單元；
[0010]與邏輯處理單元連接，用于電阻電容測量電路中間電位加速放電的二次放電電路單元；
[0011]與電阻電容測量電路中間電位、比較電壓和輸入方波信號發(fā)生單元連接，用于對電阻電容測量電路中間端的輸出結(jié)果進行比較，轉(zhuǎn)換成輸出方波信號的比較電路單元；
[0012]與輸入方波信號發(fā)生單元和比較電路單元連接，用于對初始輸入信號與比較電路單元的輸出信號的處理和充放電邏輯控制的邏輯處理單元；
[0013]與邏輯處理單元連接，用于對占空比正比于充放電時間的脈寬信號進行計時的脈寬信號計時單元。[0014]進一步，邏輯處理單元還包括:充放電時間脈寬信號邏輯處理單元，充電邏輯處理單元和放電邏輯處理單元；
[0015]用于對初始輸入信號與比較電路單元的輸出信號的處理，得到占空比正比于充放電時間的脈寬信號的充放電時間脈寬信號邏輯處理單元；
[0016]與電平轉(zhuǎn)換電路單元連接，通過電平轉(zhuǎn)換電路單元連接二次充電電路單元，用于完成對二次充電電路單元的充電邏輯控制的充電邏輯處理單元；
[0017]與二次放電電路單元連接，用于完成對二次放電電路單元的放電邏輯控制的放電邏輯處理單元。
[0018]進一步，電平轉(zhuǎn)換電路單元其中一組通過R2，R3以及Ql組成的電平轉(zhuǎn)換電路，初始輸入信號由FPGA輸出，幅值為3.3V，將初始輸入信號轉(zhuǎn)換成頻率保持不變，幅值增加到5V的輸入方波信號，另外一組通過Rl、Rll和Q4組成的電平轉(zhuǎn)換電路將U4的輸出幅值轉(zhuǎn)換成5V，充分保證Q2工作在截止?fàn)顟B(tài)。
[0019]進一步，二次充放電電路單元，通過R7、R8和Q2組成的充電電路以及R9、RlO和Q3組成的放電路對電阻電容測量電路的中間電位進行加速充電和放電，加快了輸出信號的上升與下降速度，為下次測量準(zhǔn)備了初始條件，提高了測量速度。
[0020]進一步，比較電路單元，通過型號為LM393的比較器U2，R4，R5和R6組成的比較電路對電阻電容測量電路中間端的輸出結(jié)果進行比較，選擇的2.5V作為比較電壓值轉(zhuǎn)換成輸出方波信號，使得比較電壓直流漂移帶來的測量誤差減小到最小。
[0021]進一步，邏輯處理單元由異或門U3構(gòu)成的充放電時間脈寬信號邏輯處理單元，非門Ul和與門U4構(gòu)成的充電邏輯處理單元和或非門U5構(gòu)成的放電邏輯處理單元組成，對輸入方波信號發(fā)生單元的輸出信號和比較電路單元的輸出信號進行處理，在FPGA內(nèi)部完成，提高系統(tǒng)的集成度，同一性。
[0022]進一步，脈寬信號計時單元利用初始輸入信號與輸出方波信號周期相同，以此信號分頻產(chǎn)生另一方波信號，周期是初始輸入信號周期的兩倍，分頻后的方波信號高電平期間，充放電脈寬信號包含一個充電脈寬信號與一個放電脈寬信號，期間對充放電脈寬信號進行脈寬信號計時，得到正比于RC的充放電時間，提高了計時測量的穩(wěn)定性與準(zhǔn)確性。
[0023]本實用新型提供的高精度測量電阻電容的系統(tǒng)及電路，通過RC時間常數(shù)來測量，采用上升半電壓的方式，使充放電時間與輸入電壓沒有關(guān)系。在RC充放電電路的基礎(chǔ)上又增加了二次充放電電路與邏輯處理，加快了輸出信號的上升與下降速度，為下次測量準(zhǔn)備了初始條件，提高了測量速度。本實用新型的脈沖計數(shù)的時鐘頻率高，實現(xiàn)時間分辨率達ns級的測量，將FPGA時鐘頻率倍頻到200M，其時間分辨率為5ns，而且在測量電阻時可以選擇較大的電容，擴大了脈沖計數(shù)值與RC的比例系數(shù)，從而提高測量精度與分辨率。此外，本實用新型可實現(xiàn)多路測量，多路測量可以共用信號源及與信號相關(guān)的邏輯信號，而且同一電路對電阻電容可以分別進行測量。
【專利附圖】

【附圖說明】
[0024]圖1是本實用新型實施例提供的高精度測量電阻電容的系統(tǒng)及電路的結(jié)構(gòu)示意圖；
[0025]圖中:1、電平轉(zhuǎn)換電路單元；2、二次充電電路單元；3、邏輯處理單元；3_1、充放電時間脈寬信號邏輯處理單元；3-2、放電邏輯處理單元；3-3、充電邏輯處理單元；4、比較電路單元；5、二次放電電路單元；6、輸入方波信號發(fā)生單元；
[0026]圖2是本實用新型實施例提供的測量流程圖。
【具體實施方式】
[0027]為了使本實用新型的目的、技術(shù)方案及優(yōu)點更加清楚明白，以下結(jié)合實施例，對本實用新型進行進一步詳細說明。應(yīng)當(dāng)理解，此處所描述的具體實施例僅僅用以解釋本實用新型，并不用于限定本實用新型。
[0028]圖1示出了本實用新型提供的高精度測量電阻電容的系統(tǒng)及電路結(jié)構(gòu)。為了便于說明，僅僅示出了與本實用新型相關(guān)的部分。
[0029]本實用新型實施例的高精度測量電阻電容的系統(tǒng)，該高精度測量電阻電容的系統(tǒng)包括:輸入方波信號發(fā)生單元，電平轉(zhuǎn)換電路單元、二次充電電路單元、二次放電電路單元、邏輯處理單元、比較電路單元、脈寬信號計時單元。
[0030]用于產(chǎn)生初始輸入信號，通過電平轉(zhuǎn)換電路單元作用于電阻電容測量電路的輸入方波信號發(fā)生單元；
[0031]與輸入方波信號發(fā)生單元連接，用于不同工作電源的數(shù)字電路之間電平匹配的電平轉(zhuǎn)換電路單元，
[0032]與邏輯處理單元連接，用于對電阻電容測量電路中間電位進行加速充電的二次充電電路單元；
[0033]與邏輯處理單元連接，用于電阻電容測量電路中間電位加速放電的二次放電電路單元；
[0034]與電阻電容測量電路中間電位、比較電壓和輸入方波信號發(fā)生單元連接，用于對電阻電容測量電路中間端的輸出結(jié)果進行比較，轉(zhuǎn)換成輸出方波信號的比較電路單元；
[0035]與輸入方波信號發(fā)生單元和比較電路單元連接，用于對初始輸入信號與比較電路單元的輸出信號的處理和充放電邏輯控制的邏輯處理單元；
[0036]與邏輯處理單元連接，用于對占空比正比于充放電時間的脈寬信號進行計時的脈寬信號計時單元。
[0037]作為本實用新型實施例的一優(yōu)化方案，邏輯處理單元還包括:充放電時間脈寬信號邏輯處理單元，充電邏輯處理單元和放電邏輯處理單元；
[0038]用于對初始輸入信號與比較電路單元的輸出信號的處理，得到占空比正比于充放電時間的脈寬信號的充放電時間脈寬信號邏輯處理單元；
[0039]與電平轉(zhuǎn)換電路單元連接，通過電平轉(zhuǎn)換電路單元連接二次充電電路單元，用于完成對二次充電電路單元的充電邏輯控制的充電邏輯處理單元；
[0040]與二次放電電路單元連接，用于完成對二次放電電路單元的放電邏輯控制的放電邏輯處理單元。
[0041]作為本實用新型實施例的一優(yōu)化方案，電平轉(zhuǎn)換電路單元其中一組通過R2，R3以及Ql組成的電平轉(zhuǎn)換電路，初始輸入信號有FPGA輸出，幅值為3.3V，將初始輸入信號轉(zhuǎn)換成頻率保持不變，幅值增加到5V的輸入方波信號，另外一組通過Rl、Rll和Q4組成的電平轉(zhuǎn)換電路將U4的輸出幅值轉(zhuǎn)換成5V，充分保證Q2工作在截止?fàn)顟B(tài)。[0042]作為本實用新型實施例的一優(yōu)化方案，二次充放電電路單元，通過R7、R8和Q2組成的充電電路以及R9、R10和Q3組成的放電路對電阻電容測量電路的中間電位進行加速充電和放電，加快了輸出信號的上升與下降速度，為下次測量準(zhǔn)備了初始條件，提高了測量速度。
[0043]作為本實用新型實施例的一優(yōu)化方案，比較電路單元，通過型號為LM393的比較器U2，R4，R5和R6組成的比較電路對電阻電容測量電路中間端的輸出結(jié)果進行比較，選擇的2.5V作為比較電壓值轉(zhuǎn)換成輸出方波信號，使得比較電壓直流漂移帶來的測量誤差減小到最小。
[0044]作為本實用新型實施例的一優(yōu)化方案，邏輯處理單元由異或門U3構(gòu)成的充放電時間脈寬信號邏輯處理單元，非門Ul和與門U4構(gòu)成的充電邏輯處理單元和或非門U5構(gòu)成的放電邏輯處理單元組成，對輸入方波信號發(fā)生單元的輸出信號和比較電路單元的輸出信號進行處理，在FPGA內(nèi)部完成，提高系統(tǒng)的集成度，同一性。
[0045]作為本實用新型實施例的一優(yōu)化方案，脈寬信號計時單元利用初始輸入信號與輸出方波信號周期相同，以此信號分頻產(chǎn)生另一方波信號，周期是初始輸入信號周期的兩倍，分頻后的方波信號高電平期間，充放電脈寬信號包含一個充電脈寬信號與一個放電脈寬信號，期間對充放電脈寬信號進行脈寬信號計時，得到正比于RC的充放電時間，提高了計時測量的穩(wěn)定性與準(zhǔn)確性。
[0046]下面結(jié)合附圖及具體實施例對本實用新型的應(yīng)用原理作進一步描述。
[0047]結(jié)合圖1和圖2對本實用新型做進一步的說明，本實用新型實施例的高精度測量電阻電容的系統(tǒng)主要由電平轉(zhuǎn)換電路單元1、二次充電電路單元2、邏輯處理單元3、比較電路單元4、二次放電電路單元5、輸入方波信號發(fā)生單元6 ；
[0048]電平轉(zhuǎn)換電路單元1，連接邏輯處理單元3和輸入方波信號發(fā)生單元6，用于不同工作電源的數(shù)字電路之間電平匹配的作用；
[0049]二次充電電路單元2，通過電平轉(zhuǎn)換電路單元I連接邏輯處理單元3，用于充電，為一種高精度電阻電容測量電路中間電位充電；
[0050]邏輯處理單元3，在FPGA內(nèi)部完成，三個單元連接輸入方波信號發(fā)生單元和比較電路單元的輸出信號，對初始輸入信號與比較電路單元的輸出方波信號進行脈寬信號(代表充放電時間)測量以及對充放電電路單元進行充放電邏輯控制。
[0051]比較電路單元4，連接電阻電容測量電路中間電位和比較電壓，用于對電阻電容測量電路中間端的輸出結(jié)果進行比較，將其轉(zhuǎn)換成輸出方波信號；
[0052]二次放電電路單元5，連接邏輯處理單元3，用于對一種高精度電阻電容測量電路中間電位加速放電；
[0053]電平轉(zhuǎn)換電路單元1，通過R2，R3以及Ql組成電平轉(zhuǎn)換電路，由于初始輸入信號的幅值即為3.3V，所以將初始輸入信號轉(zhuǎn)換成頻率保持不變，幅值增加到5V的輸入方波信號，提高了電路的驅(qū)動能力，也不影響測量結(jié)果；R1、R11和Q4組成的電平轉(zhuǎn)換電路將U4的輸出幅值轉(zhuǎn)換成5V，充分保證Q2工作在截止?fàn)顟B(tài)。
[0054]比較電路單元4，通過型號為LM393的比較器U2，R4，R5和R6組成的比較電路對電阻電容測量電路中間端的輸出結(jié)果進行比較，將選擇的2.5V作為比較電壓值轉(zhuǎn)換成輸出方波信號，使得比較電壓直流漂移帶來的測量誤差減小到最小；[0055]邏輯處理單元3，由充放電時間脈寬信號邏輯處理單元異或門U3，充電邏輯處理單元非門U1，與門U4和放電邏輯處理單元或非門U5組成，對信號的處理過程全部在FPGA內(nèi)部完成，使系統(tǒng)集成化，小型化。
[0056]本實用新型的測量電路的初始輸入信號Vl是頻率為6103Hz，幅值為3.3V的方波信號，該信號直接由FPGA內(nèi)部50MHz的時鐘信號通進行8192分頻得到，本系統(tǒng)采用的FPGA型號為EP2C8Q208C8。由于FPGA輸出引腳電平為3.3V，所以初始輸入信號的幅值即為3.3V，通過R2，R3以及Ql組成的電平轉(zhuǎn)換電路單元I，將初始輸入信號轉(zhuǎn)換成頻率保持不變，幅值增加到5V的輸入方波信號，提高電路的驅(qū)動能力，此信號與初始輸入信號反相，但不影響測量結(jié)果，然后將輸入方波信號加載在由被測電阻Rx與Cl組成的電阻電容測量電路中，由型號為LM393的比較器U2，R4，R5和R6組成的比較電路單元4對電阻電容測量電路中間端的輸出結(jié)果進行比較，將其轉(zhuǎn)換成輸出方波信號，本實用新型選擇2.5V作為比較電壓值，將因比較電壓直流漂移帶來的測量誤差減小到最小，非門U1、異或門U3、與門U4以及或非門U5組成邏輯處理單元3，對電路進行邏輯處理，處理過程由FPGA完成，由于U4的輸出是由FPGA引腳輸出，其高電平電壓為3.3V，不能保證Q2工作在截止?fàn)顟B(tài)，因此，利用RURll和Q4組成的電平轉(zhuǎn)換電路將其幅值轉(zhuǎn)換成5V，當(dāng)初始輸入信號與輸出方波信號同為高電平時，充分保證Q2工作在截止?fàn)顟B(tài)。此時電阻電容測量電路中間端輸出信號已上升到超過2.5V位置，Q2、R7與R8組成充電電路單元2對其進行二次充電，加快上升速度，同理，當(dāng)初始輸入信號與輸出方波信號同時為低電平時，Q3工作在導(dǎo)通狀態(tài)，此時電阻電容測量電路中間端輸出信號已下降到低于2.5V位置，Q3、R9與RlO組成放電電路單元5對其進行二次放電，加快下降速度。二次充放電電路很大程度上提高了測量速度與測量靈敏度，對于IOk的電阻，測量速度達到5000hz全程范圍內(nèi)，測量分辨率為0.5 Ω，降低測量速度，分辨率還可以進一步提高，例如500hz，則測量分辨率為0.05Ω。對于IOnF的電容，測量速度達到5000hz全程范圍內(nèi)，測量分辨率為0.5pF，將經(jīng)過上述測量電路處理的初始信號與比較電路輸出方波信號同時送到FPGA中的脈寬信號計時單兀利用初始輸入信號與輸出方波信號周期相同的特點，以此信號分頻產(chǎn)生另一方波信號，其周期是初始輸入信號周期的兩倍。由于分頻后的方波信號高電平期間，充放電脈寬信號正好包含一個充電脈寬信號與一個放電脈寬信號，在這期間對充放電脈寬信號進行脈寬信號計時，得到正比于RC的充放電時間，提高了計時測量的穩(wěn)定性與準(zhǔn)確性。當(dāng)電容固定時，異或門U3輸出的充放電時間脈寬信號時間寬度正比于電阻值的大小；當(dāng)電阻固定時，異或門U3輸出的充放電時間脈寬信號時間寬度正比于電容值的大小，經(jīng)過數(shù)學(xué)運算后就會測出電阻或電容的大小。
[0057]本實用新型的工作原理:
[0058]本實用新型提供的高精度電阻電容測量電路，通過RC時間常數(shù)來測量，采用上升半電壓的方式，使充放電時間與輸入電壓沒有關(guān)系。在一般RC充放電電路的基礎(chǔ)上又增加了二次充放電電路與邏輯處理，加快了輸出信號的上升與下降速度，為下次測量準(zhǔn)備了初始條件，提高了測量速度，其次，脈沖計數(shù)的時鐘頻率高，實現(xiàn)時間分辨率達ns級的測量，將FPGA時鐘頻率倍頻到200M，其時間分辨率為5ns，而且在測量電阻時可以選擇較大的電容，擴大了脈沖計數(shù)值與RC的比例系數(shù)，從而提高測量精度與分辨率，本實用新型可實現(xiàn)多路測量，多路測量可以共用信號源及與信號相關(guān)的邏輯信號，而且同一電路對電阻電容可以分別進行測量。[0059]以上所述僅為本實用新型的較佳實施例而已，并不用以限制本實用新型，凡在本實用新型的精神和原則之內(nèi)所作的任何修改、等同替換和改進等，均應(yīng)包含在本實用新型的保護范圍之內(nèi)。
【權(quán)利要求】
1.一種高精度測量電阻電容的系統(tǒng)，其特征在于，該高精度測量電阻電容的系統(tǒng)包括:輸入方波信號發(fā)生單元，電平轉(zhuǎn)換電路單元、二次充電電路單元、二次放電電路單元、邏輯處理單元、比較電路單元、脈寬信號計時單元； 用于產(chǎn)生初始輸入信號，通過電平轉(zhuǎn)換電路單元作用于電阻電容測量電路的輸入方波信號發(fā)生單元； 與輸入方波信號發(fā)生單元連接，用于不同工作電源的數(shù)字電路之間電平匹配的電平轉(zhuǎn)換電路單元， 與邏輯處理單元連接，用于對電阻電容測量電路中間電位進行加速充電的二次充電電路單元； 與邏輯處理單元連接，用于電阻電容測量電路中間電位加速放電的二次放電電路單元; 與電阻電容測量電路中間電位、比較電壓和輸入方波信號發(fā)生單元連接，用于對電阻電容測量電路中間端的輸出結(jié)果進行比較，轉(zhuǎn)換成輸出方波信號的比較電路單元； 與輸入方波信號發(fā)生單元和比較電路單元連接，用于對初始輸入信號與比較電路單元的輸出信號的處理和充放電邏輯控制的邏輯處理單元； 與邏輯處理單元連接，用于對占空比正比于充放電時間的脈寬信號進行計時的脈寬信號計時單元。
2.如權(quán)利要求1所述的高精度測量電阻電容的系統(tǒng)，其特征在與，邏輯處理單元還包括:充放電時間脈寬信號邏輯處理單元，充電邏輯處理單元和放電邏輯處理單元； 用于對初始輸入信號與比較電路單元的輸出信號的處理，得到占空比正比于充放電時間的脈寬信號的充放電時間脈寬信號邏輯處理單元； 與電平轉(zhuǎn)換電路單元連接，通過電平轉(zhuǎn)換電路單元連接二次充電電路單元，用于完成對二次充電電路單元的充電邏輯控制的充電邏輯處理單元； 與二次放電電路單元連接，用于完成對二次放電電路單元的放電邏輯控制的放電邏輯處理單元。
3.如權(quán)利要求1所述的高精度測量電阻電容的系統(tǒng)，其特征在于，電平轉(zhuǎn)換電路單元其中一組通過R2，R3以及Ql組成的電平轉(zhuǎn)換電路；另外一組通過Rl、Rll和Q4組成的電平轉(zhuǎn)換電路。
4.如權(quán)利要求1所述的高精度測量電阻電容的系統(tǒng)，其特征在于，二次充放電電路單元，通過R7、R8和Q2組成的充電電路以及R9、R10和Q3組成的放電路對電阻電容測量電路的中間電位進行加速充電和放電。
5.如權(quán)利要求1所述的高精度測量電阻電容的系統(tǒng)，其特征在于，比較電路單元，通過型號為LM393的比較器U2，R4，R5和R6組成的比較電路對電阻電容測量電路中間端的輸出結(jié)果進行比較，選擇的2.5V作為比較電壓值轉(zhuǎn)換成輸出方波信號。
6.如權(quán)利要求1所述的高精度測量電阻電容的系統(tǒng)，其特征在于，邏輯處理單元由異或門U3構(gòu)成的充放電時間脈寬信號邏輯處理單元，非門Ul和與門U4構(gòu)成的充電邏輯處理單元和或非門U5構(gòu)成的放電邏輯處理單元組成，對輸入方波信號發(fā)生單元的輸出信號和比較電路單元的輸出信號進行處理，在FPGA內(nèi)部完成。
【文檔編號】G01R27/26GK203490289SQ201320603927
【公開日】2014年3月19日 申請日期:2013年9月29日 優(yōu)先權(quán)日:2013年9月29日
【發(fā)明者】王選擇, 曾志祥, 楊練根, 翟中生, 范宜艷 申請人:湖北工業(yè)大學(xué)