一種用于電能表電能及時鐘脈沖的同時采集電路的制作方法
【專利摘要】本實用新型公開了一種用于電能表電能及時鐘脈沖的同時采集電路，第一整形電路的輸入端外接被測電能表的電能脈沖，第二整形電路的輸入端外接被測電能表的時鐘脈沖，可編程邏輯器件內設置有電能、時鐘脈沖數計數器，第一整形電路的輸出端、標準電能表電能高頻脈沖端分別與電能脈沖數計數器相連接，第二整形電路的輸出端、標準電能表時鐘高頻脈沖端分別與時鐘脈沖數計數器相連接，電能脈沖數計數器、時鐘脈沖數計數器還通過總線與DSP處理器進行通信，電能脈沖數計數器、時鐘脈沖數計數器還分別通過中斷信號線與DSP處理器相連接。本實用新型大量節約測試時間，提高電能表檢定的使用效率，電路簡單，容易實現，具有良好的應用前景。
【專利說明】
一種用于電能表電能及時鐘脈沖的同時采集電路
技術領域
[0001]本實用新型涉及一種用于電能表電能及時鐘脈沖的同時采集電路，屬于計量儀器儀表制造及檢測技術領域。
【背景技術】
[0002]根據國家電網《Q/GDW 1355-2013單相智能電能表型式規范》和《Q/GDW 1356-2013三相智能電能表型式規范》的要求，單相智能電能表和三相智能電能表都同時具有電能脈沖和多功能的時鐘脈沖。但是，現有的用于電能表的檢定裝置，只有一路脈沖測試電路，不能同時對電能脈沖和時鐘脈沖進行采集測試，測試只能電能脈沖、時鐘脈沖一步一步分開的進行，測試時間比較長，費時費力，降低檢定裝置的使用效率。
【實用新型內容】
[0003]本實用新型目的是為了克服現有的電能表的檢定裝置，只有一路脈沖測試電路，不能同時對電能脈沖和時鐘脈沖進行采集測試，測試時間比較長，費時費力，降低檢定裝置的使用效率的問題。本實用新型的用于電能表電能及時鐘脈沖的同時采集電路，對電能表的電能及時鐘脈沖兩種脈沖信號進行同時采集，大量節約測試時間，提高電能表檢定的使用效率，電路簡單，容易實現，具有良好的應用前景。
[0004]為了達到上述目的，本實用新型所采用的技術方案是:
[0005]一種用于電能表電能及時鐘脈沖的同時采集電路，其特征在于:包括可編程邏輯器件、DSP處理器、第一整形電路、第二整形電路、鍵盤、顯示器和通訊接口，所述第一整形電路的輸入端外接被測電能表的電能脈沖，所述第二整形電路的輸入端外接被測電能表的時鐘脈沖，所述可編程邏輯器件內設置有電能脈沖數計數器、時鐘脈沖數計數器，所述第一整形電路的輸出端、標準電能表電能高頻脈沖端分別與電能脈沖數計數器相連接，所述第二整形電路的輸出端、標準電能表時鐘高頻脈沖端分別與時鐘脈沖數計數器相連接，所述電能脈沖數計數器、時鐘脈沖數計數器還通過數據總線與DSP處理器進行通信，所述DSP處理器通過地址總線分別與電能脈沖數計數器、時鐘脈沖數計數器相連接，所述電能脈沖數計數器、時鐘脈沖數計數器還分別通過中斷信號線與DSP處理器相連接，所述鍵盤、顯示器和通訊接口分別與DSP處理器相連接。
[0006]前述的用于電能表電能及時鐘脈沖的同時采集電路，其特征在于:所述電能脈沖數計數器、時鐘脈沖數計數器均為32位計數器，所述32位計數器為帶鎖存的32位計數器。
[0007]前述的用于電能表電能及時鐘脈沖的同時采集電路，其特征在于:所述可編程邏輯器件為CPLD芯片，所述CPLD芯片的型號為EPM7128SLC84。
[0008]前述的用于電能表電能及時鐘脈沖的同時采集電路，其特征在于:所述DSP處理器的型號為 TMS320F28234。
[0009]本實用新型的有益效果是:本實用新型的用于電能表電能及時鐘脈沖的同時采集電路，對電能表的電能及時鐘脈沖兩種脈沖信號進行同時采集，在進行電能表電能誤差測試的同時，還能夠進行電能表的時鐘誤差值，大量節約測試時間，提高電能表檢定的使用效率，電路簡單，容易實現，具有良好的應用如景。
【附圖說明】

[0010]圖1是本實用新型的用于電能表電能及時鐘脈沖的同時采集電路的系統框圖。
【具體實施方式】
[0011]下面將結合說明書附圖，對本實用新型做進一步說明。以下實施例僅用于更加清楚地說明本實用新型的技術方案，而不能以此來限制本實用新型的保護范圍。
[0012]如圖1所示，本實用新型的用于電能表電能及時鐘脈沖的同時采集電路，包括可編程邏輯器件、DSP處理器、第一整形電路、第二整形電路、鍵盤、顯示器和通訊接口，所述第一整形電路的輸入端外接被測電能表的電能脈沖，所述第二整形電路的輸入端外接被測電能表的時鐘脈沖，所述可編程邏輯器件內設置有電能脈沖數計數器、時鐘脈沖數計數器，所述第一整形電路的輸出端、標準電能表電能高頻脈沖端分別與電能脈沖數計數器相連接，所述第二整形電路的輸出端、標準電能表時鐘高頻脈沖端分別與時鐘脈沖數計數器相連接，所述電能脈沖數計數器、時鐘脈沖數計數器還通過數據總線與DSP處理器進行通信，所述DSP處理器通過地址總線分別與電能脈沖數計數器、時鐘脈沖數計數器相連接，所述電能脈沖數計數器、時鐘脈沖數計數器還分別通過中斷信號線與DSP處理器相連接，所述鍵盤、顯示器和通訊接口分別與DSP處理器相連接。
[0013]所述電能脈沖數計數器、時鐘脈沖數計數器均為32位計數器，所述32位計數器為帶鎖存的32位計數器，分別對被測電能表的電能脈沖和時鐘脈沖進行計數采集，并用于啟動和停止對應的32位計數器工作，誤差低，準確性高，兩路帶鎖存的32位計數器還分別采集標準電能表的標準電能尚頻脈沖和標準時鐘尚頻脈沖。
[0014]所述可編程邏輯器件為CPLD芯片，所述CPLD芯片的型號為EPM7128SLC84，所述DSP處理器的型號為TMS320F28234，兩種芯片成本合適，功耗低，便于使用。
[0015]本實用新型的用于電能表電能及時鐘脈沖的同時采集電路，工作過程如下:兩路脈沖整形電路，用于分別對被測電能表的電能脈沖和時鐘脈沖信號進行采集調理，并將采集調理好的兩路脈沖信號送入CPLD可編程邏輯器件進行計數采集，CPLD可編程邏輯器件中設計兩個獨立工作的帶鎖存的32位計數器，分別用于對采集調理好的兩路脈沖信號采集計數，被檢電能表電能脈沖數和被檢電能表時鐘脈沖數用于動和停止對應的32位計數器工作，在停止對應的32位計數器同時分別把計數值進行鎖存并產生各自的中斷信號，通過中斷信號線觸發DSP處理器，DSP處理器通過地址總線和數據總線對各帶鎖存的32位計數器，采集鎖存的數據進行讀取和計算，得到電能誤差值和時鐘誤差值，并顯示在顯示器上，同時也可以通過通訊接口進行傳輸，其中鍵盤能夠調整DSP處理器的處理或顯示產生。
[0016]綜上所述，本實用新型的用于電能表電能及時鐘脈沖的同時采集電路，對電能表的電能及時鐘脈沖兩種脈沖信號進行同時采集，在進行電能表電能誤差測試的同時，還能夠進行電能表的時鐘誤差值，大量節約測試時間，提高電能表檢定的使用效率，電路簡單，容易實現，具有良好的應用前景。
[0017]以上顯示和描述了本實用新型的基本原理、主要特征及優點。本行業的技術人員應該了解，本實用新型不受上述實施例的限制，上述實施例和說明書中描述的只是說明本實用新型的原理，在不脫離本實用新型精神和范圍的前提下，本實用新型還會有各種變化和改進，這些變化和改進都落入要求保護的本實用新型范圍內。本實用新型要求保護范圍由所附的權利要求書及其等效物界定。
【主權項】
1.一種用于電能表電能及時鐘脈沖的同時采集電路，其特征在于:包括可編程邏輯器件、DSP處理器、第一整形電路、第二整形電路、鍵盤、顯示器和通訊接口，所述第一整形電路的輸入端外接被測電能表的電能脈沖，所述第二整形電路的輸入端外接被測電能表的時鐘脈沖，所述可編程邏輯器件內設置有電能脈沖數計數器、時鐘脈沖數計數器，所述第一整形電路的輸出端、標準電能表電能高頻脈沖端分別與電能脈沖數計數器相連接，所述第二整形電路的輸出端、標準電能表時鐘高頻脈沖端分別與時鐘脈沖數計數器相連接，所述電能脈沖數計數器、時鐘脈沖數計數器還通過數據總線與DSP處理器進行通信，所述DSP處理器通過地址總線分別與電能脈沖數計數器、時鐘脈沖數計數器相連接，所述電能脈沖數計數器、時鐘脈沖數計數器還分別通過中斷信號線與DSP處理器相連接，所述鍵盤、顯示器和通訊接口分別與DSP處理器相連接。2.根據權利要求1所述的用于電能表電能及時鐘脈沖的同時采集電路，其特征在于:所述電能脈沖數計數器、時鐘脈沖數計數器均為32位計數器，所述32位計數器為帶鎖存的32位計數器。3.根據權利要求1所述的用于電能表電能及時鐘脈沖的同時采集電路，其特征在于:所述可編程邏輯器件為CPLD芯片，所述CPLD芯片的型號為EPM7128SLC84。4.根據權利要求1所述的用于電能表電能及時鐘脈沖的同時采集電路，其特征在于:所述DSP處理器的型號為TMS320F28234。
【文檔編號】G08C19/00GK205720636SQ201620563361
【公開日】2016年11月23日
【申請日】2016年6月13日
【發明人】劉建, 蘇慧玲, 宋瑞鵬, 王忠東, 蔡奇新, 徐晴
【申請人】國網江蘇省電力公司電力科學研究院, 國家電網公司