本實用新型涉及航空部件維修業(yè)，依據(jù)LIBEHERR-AEROSPACE TOULOUSE SAS(利波哈爾圖盧茲航空)公司CMM(Component maintenance manual部件維修手冊，章節(jié)號：21-62-04)原有模擬驅(qū)動電路，用現(xiàn)代數(shù)字電子技術(shù)進行等效，定制符合測試流程的專用測試電盒。技術(shù)運用屬于FPGA數(shù)字化三相步進電機的驅(qū)動控制。

背景技術(shù)：

航空部件維修業(yè)，對維修工具有專門的要求，一般必須購買OEM(original equipment manufacturer原廠)工具，對自制的工具要求做等效。本專利針對9069A101X-9069B10XX系列作動器的測試，需驅(qū)動并按特定要求控制776-243或776-450件號的三相步進電機動作(詳情參照LIEBHERR-AEROSPACE TOPULOUSE SAS利波哈爾圖盧茲航空公司，部件維修手冊，章節(jié)號：21-62-04)。查776-243或776-450件號實物為：Thales公司11007102型號的三相步進電機，由于對電機形制未知，通過分析手冊中原有的驅(qū)動電路(見圖1)，采用現(xiàn)代數(shù)字電子技術(shù)，開發(fā)設(shè)計具有原電路同等功能，符合測試流程，且操作方便的驅(qū)動測試電盒。

三相步進電機的驅(qū)動方式通常采用單片機或?qū)Ｓ媒涌诘尿?qū)動芯片實現(xiàn)，本專利采用FPGA片上系統(tǒng)開發(fā)，對輸出繞組的脈沖頻率控制實現(xiàn)數(shù)字化，電機形制拍數(shù)控制實現(xiàn)程序化，程序的移植性強，且按測試流程定制功能，操作方便，可靠性高。

技術(shù)實現(xiàn)要素：

本實用新型的目的在于在不明電機形制的情況下，通過分析原驅(qū)動電路輸出信號電學(xué)特征，用現(xiàn)代數(shù)字電子技術(shù)開發(fā)設(shè)計驅(qū)動控制器，以實現(xiàn)航空部件維修手冊的測試要求。

本實用新型的技術(shù)方案為：一種基于FPGA航空維修業(yè)專用電機驅(qū)動測試盒，其特征在于：該測試盒包括方框內(nèi)電路芯片部分和外部設(shè)施部分，其中方框內(nèi)電路芯片部分為：時鐘分頻器、主控制器、特定頻率分頻器、三相脈沖分配器、整形放大電路、反饋繞組的數(shù)字頻率計、電壓變換電路和晶振諧振電路；外部設(shè)施部分為：電源適配器、開關(guān)、按鈕和LED顯示屏；傳輸?shù)男盘栍校好}沖信號、控制信號、直流電壓信號；

各模塊之間的連接方式為：晶振諧振電路輸出脈沖信號一路連接時鐘分頻器另一路連接特定頻率分頻器，經(jīng)時鐘分頻器分頻后的1Hz脈沖信號連接反饋繞組的數(shù)字頻率計做計時時基；經(jīng)時鐘分頻器分頻后的4Hz脈沖信號連接主控制器、特定頻率分頻器、三相脈沖分配器和反饋繞組的數(shù)字頻率計做復(fù)位信號；特定頻率分頻器將晶振諧振電路輸出脈沖信號依據(jù)主控制器輸出的控制信號做特定分頻后，連接三相脈沖分配器；三相脈沖分配器將特定頻率分頻器輸出的脈沖信號依據(jù)主控制器輸出的控制信號分割成三路，經(jīng)整形放大電路放大成三路28V脈沖信號后，連接需驅(qū)動的三相步進電機；其中控制信號是主控制器通過監(jiān)控外設(shè)開關(guān)、按鈕的實時狀態(tài)，編譯成分頻碼(encode)連接特定頻率分頻器和電機控制碼(function)連接三相脈沖分配器；整形放大電路輸出的28V三相脈沖信號，任取一路連接反饋繞組的數(shù)字頻率計，用來測量三相步進電機任意一對繞組的脈沖頻率，測量的數(shù)值連接外設(shè)LED顯示屏顯示。

時鐘分頻器是由32768Hz晶振諧振電路，通過兩塊74LS393雙四位二進制計數(shù)器芯片級聯(lián)，分別對32768Hz晶振做213和215次分頻，然后引出4Hz復(fù)位脈沖和1Hz標準秒脈沖信號。

整個電路的激勵電源由外接220VAC-28VDC電源適配器提供，電壓變換電路將28V直流電壓經(jīng)惠斯通電橋整流，通過直流對直流轉(zhuǎn)換模塊和5V輸出調(diào)壓模塊分別降壓至15VDC和5VDC，其中5VDC驅(qū)動FPGA芯片，15VDC和28VDC共同連接整形放大電路，做脈沖信號放大使用。

主控制器，特定頻率分頻器，三相脈沖分配器和反饋繞組的數(shù)字頻率計均通過FPGA(可編程邏輯門陣列)用VHDL(高速集成電路硬件描述語言)編程實現(xiàn)。

整形放大電路是將三相脈沖分配器輸出每一路5V脈沖信號，經(jīng)MOSFET場效應(yīng)管和三極管做二次放大后，接IR2101半橋驅(qū)動電路將脈沖信號整形放大至28V輸出，三路脈沖信號同時經(jīng)整形放大后，接三相步進電機的三對繞組。

反饋繞組的數(shù)字頻率計是以時鐘分頻器輸出的秒脈沖信號做計時時基，用三個模十計數(shù)器級聯(lián)，得到一個三位十進制數(shù)計數(shù)器，用來記錄一個時鐘周期內(nèi)單路繞組輸出脈沖信號的脈沖個數(shù)，記錄的數(shù)值通過鎖存器存儲，并編譯成8421BCD碼(二進制編碼的十進制代碼)，經(jīng)譯碼器編譯成顯示碼后在三位七段LED數(shù)碼管上顯示。

以FPGA片上系統(tǒng)作驅(qū)動控制核心，結(jié)合電壓變換電路和整形放大電路，集成數(shù)字頻率計測量反饋信號頻率，綜合外設(shè)開關(guān)、按鈕和LED顯示屏組成驅(qū)動測試盒。

該測試盒包括內(nèi)部芯片電路部分和外部設(shè)施部分，其中內(nèi)部芯片電路為：時鐘分頻器、主控制器、特定頻率分頻器、三相脈沖分配器、整形放大電路、反饋繞組的數(shù)字頻率計、電壓變換電路和晶振諧振電路；外部設(shè)施部分為：電源適配器、開關(guān)、按鈕和LED顯示屏。其中主控制器、特定頻率分頻器、三相脈沖分配器和反饋繞組的數(shù)字頻率計均通過FPGA(邏輯門陣列)用VHDL(高速集成電路硬件描述語言)編程實現(xiàn)。

整個驅(qū)動測試電盒中共有三種電信號：脈沖信號，控制信號和直流電壓信號。

本實用新型的優(yōu)點在于：在未知三相步進電機具體性能參數(shù)的情況下，通過分析航空部件維修手冊中原有模擬電路原理圖，用現(xiàn)代數(shù)字電子技術(shù)，結(jié)合手冊實際測試流程，開發(fā)設(shè)計具有原電路等效電學(xué)特征，操作方便的專用驅(qū)動控制電盒；在三相步進電機驅(qū)動方面，摒棄了常見的單片機開發(fā)或?qū)Ｓ媒涌诘尿?qū)動芯片方式，采用FPGA片上系統(tǒng)開發(fā)，使驅(qū)動電路的輸出脈沖頻率數(shù)字化，頻率選擇一鍵式；在特定頻率分頻器模塊中，統(tǒng)一了50％占空比的奇數(shù)和偶數(shù)兩種分頻模式，通過先判斷分頻碼的奇偶性，然后把分頻碼數(shù)值輸入給對應(yīng)分頻模塊做特定數(shù)值分頻；在三相脈沖分配器模塊中，采用移位寄存器方式，處理不同形制拍數(shù)電機各繞組的脈沖分配形式。

附圖說明

圖1為驅(qū)動電機的原模擬電路；

圖2為本專利的總結(jié)構(gòu)示意圖；

圖3為本專利的時鐘分頻器電路；

圖4為本專利的電壓變換電路；

圖5為本專利的三相電機驅(qū)動模塊；

圖6為本專利的主控制器編碼真值表；

圖7為本專利的特定頻率分頻器設(shè)計流程圖；

圖8為本專利的單相繞組整形放大電路；

圖9為本專利的數(shù)字頻率計FPGA模塊；

圖10為本專利的內(nèi)部芯片部分FPGA模塊總連接圖。

具體實施方式

如圖1所示，本實施例中要驅(qū)動的對象是上世紀老款三相步進電機，通過分析原驅(qū)動電路：使用D5K2單結(jié)晶體管(UJT)起振，經(jīng)三極管、電容組成的三穩(wěn)態(tài)電路做脈沖分配后，經(jīng)二階三極管級聯(lián)放大輸出。推斷該電機形制大概為：額定電壓28VDC，額定電流0.1A，形制為三相三拍，特定要求為向單相繞組輸出18，30和100Hz固定頻率脈沖信號。

如圖2所示，基于FPGA航空維修業(yè)專用電機驅(qū)動測試盒，總結(jié)構(gòu)示意圖各部件之間的連接關(guān)系為：晶振諧振電路8輸出脈沖信號一路連接時鐘分頻器1另一路連接特定頻率分頻器3，經(jīng)時鐘分頻器1分頻后的1Hz脈沖信號連接反饋繞組的數(shù)字頻率計6做計時時基；經(jīng)時鐘分頻器1分頻后的4Hz脈沖信號連接主控制器2、特定頻率分頻器3、三相脈沖分配器4和反饋繞組的數(shù)字頻率計6做復(fù)位信號(圖中未標示)；特定頻率分頻器3將晶振諧振電路8輸出脈沖信號依據(jù)主控制器2輸出的控制信號做特定分頻后，連接三相脈沖分配器4；三相脈沖分配器4將特定頻率分頻器3輸出的脈沖信號依據(jù)主控制器2輸出的控制信號分割成三路，經(jīng)整形放大電路5放大成三路28V脈沖信號后，連接需驅(qū)動的三相步進電機12；其中控制信號是主控制器2通過監(jiān)控外設(shè)開關(guān)、按鈕10的實時狀態(tài)，編譯成分頻碼(encode)連接特定頻率分頻器3和電機控制碼(function)連接三相脈沖分配器4；整形放大電路5輸出的28V三相脈沖信號，任取一路連接反饋繞組的數(shù)字頻率計6，用來測量三相步進電機任意一對繞組的脈沖頻率，測量的數(shù)值連接外設(shè)LED顯示屏11顯示。

如圖3所示，時鐘分頻器1的電路實現(xiàn)方式是：將32768Hz晶振兩端各并聯(lián)一個電容，電容負極共地，構(gòu)成晶振諧振電路，再并聯(lián)一個諧振電阻，然后通過一個非門輸出，接到74LS393(電路圖顯示為74393)雙四位二進制計數(shù)器時鐘端A1，兩塊74LS393級聯(lián)，即第一級芯片的Q2D輸出端接第二級芯片的時鐘端A1，兩塊芯片的A2輸入端和異步清零端CLR1共地，最后從第二級芯片的Q2A和Q2C輸出端引出，即分別對32768Hz晶振做2¹³和2¹⁵次分頻，得到4Hz復(fù)位脈沖和1Hz標準秒脈沖信號。

如圖4所示電壓變換電路7的實現(xiàn)方式是：將外接220VAC轉(zhuǎn)28VDC電源適配器9輸出的28V直流電壓經(jīng)惠斯通電橋整流，并聯(lián)穩(wěn)壓電容和發(fā)光二級管指示通斷后，連接到CINCON公司的EC3AE33M DC-DC CONVERTER(臺灣辛康直流對直流轉(zhuǎn)換模塊)輸入端，電壓變換后輸出15VDC引出，直流變換器兩端并聯(lián)極性電容用來濾波穩(wěn)壓，15VDC輸出電壓接78S05(圖中為7805)VOLTAGE REGULATOR(5V輸出調(diào)壓模塊)輸入端，調(diào)壓至恒定5VDC后，并聯(lián)穩(wěn)壓電容和二級管以吸收感性電流，連接FPGA芯片供電端。

如圖5所示三相電機驅(qū)動控制模塊的實現(xiàn)方式是：主控制器2(圖中maincontrol)將分頻碼(encode)輸出給特定頻率分頻器3(圖中frequency devide)，依據(jù)分頻碼數(shù)值分別對32768Hz晶振信號(crystal)做606、364和109次分頻，得到54、90和300Hz三種頻率脈沖信號(pulse)，輸出給三相脈沖分配器4(圖中pulse devide)，三相脈沖分配器4依據(jù)主控制器2輸出的電機控制碼(function)和VHDL程序內(nèi)部設(shè)置的電機形制參數(shù)，將特定頻率分頻器3輸入的脈沖信號(pulse)按電機形制分配給(U,V,W)三個繞組，以實現(xiàn)各繞組輸入脈沖信號頻率為18，30，100Hz。

如圖6所示主控制器2的編碼真值表。通過監(jiān)控外設(shè)電機控制開關(guān)和頻率選擇按鈕的狀態(tài)。將控制電機啟/停，正/反轉(zhuǎn)的單刀雙擲開關(guān)狀態(tài)，編碼為二位二進制電機控制碼(function)；將外設(shè)三個頻率選擇a,b,c互鎖按鈕的狀態(tài)，編碼為九位二進制分頻碼(encode)，其中九位二進制分頻碼(encode)的末位為奇偶判定位，二進制的數(shù)值分別對應(yīng)十進制的606,364和109，位數(shù)不夠的用0補足成9位。

如圖7所示特定頻率分頻器3的設(shè)計流程圖。在一個復(fù)位周期(rst)內(nèi)，先判斷分頻碼(encode)末位數(shù)值，即奇偶判定。如果encode末尾不為‘1’，即偶數(shù)次分頻，將九位二進制分頻碼(encode)轉(zhuǎn)換成十進制數(shù)值：N，讀取輸入脈沖上升沿，計數(shù)器T從0逐一累加，當計至N/2-1時將輸出脈沖信號翻轉(zhuǎn)，并將計數(shù)器T歸零，重新計數(shù)，從而實現(xiàn)對輸入脈沖信號做偶數(shù)N次分頻，輸出脈沖信號占空比50％；如果(encode)末尾為‘1’是真，即奇數(shù)次分頻，將(encode)轉(zhuǎn)換成十進制數(shù)值：N，讀取輸入脈沖上升沿，計數(shù)器T從0逐一累加，當計至(N-1)/2-1時，將輸出脈沖信號翻轉(zhuǎn)，計數(shù)器T繼續(xù)計數(shù)，計至N-1時，將輸出脈沖信號再次翻轉(zhuǎn)，并計數(shù)器T歸零，重新計數(shù)，從而實現(xiàn)對輸入脈沖信號的奇數(shù)N次分頻，輸出脈沖信號占空比為(n-1)/2n*100％，在N值較大時，近似為50％。從而使特定頻率分頻器3實現(xiàn)依據(jù)分頻碼(encode)對輸入脈沖信號做特定數(shù)值50％占空比的奇偶混合分頻。

電機驅(qū)動控制模塊(圖5)中三相脈沖分配器4(pulse devide)的工作原理是：程序內(nèi)部設(shè)置一個三位或四位二進制變量，通過讀取特定頻率分頻器3(frequency devide)輸出脈沖信號(pulse)和主控制器2(maincontrol)電機啟/停、正/反轉(zhuǎn)狀態(tài)控制碼(function)，來控制三位或四位二進制變量的移位方式，然后將變量三個位上的數(shù)值分別輸出給電機三個繞組(0為斷電，1為通電)，從而實現(xiàn)將特定分頻后的脈沖信號(pulse)按電機形制要求(程序內(nèi)部參數(shù))和控制碼(function)狀態(tài)，分配給三相電機的三個繞組。

如果程序內(nèi)部參數(shù)選擇電機形制為三相三拍，則設(shè)置一個三位二進制變量，讀取主控制器2(maincontrol)輸入的控制碼(function)信息，當function為‘00’或‘10’時，變量保持前一個賦值不變，電機停止不轉(zhuǎn)。當檢測到function為‘01’時，讀取輸入脈沖信號(pulse)，每遇一個上升沿將三位二進制變量向左移一位，即變量賦值方式為：‘001’>‘010’>‘100’>‘001’依次循環(huán)，并將變量三個位上的數(shù)值分別輸出給電機三個繞組u,v,w(0為斷電，1為通電)，于是電機三對繞組的供電順序依次為：w>v>u>w依次循環(huán)，即實現(xiàn)電機以三相三拍形制正轉(zhuǎn)，每對繞組的輸入脈沖頻率為脈沖信號(pulse)頻率的三分之一；同理如果檢測到function為‘11’時，則讀取輸入脈沖信號(pulse)的上升沿，依次將三位二進制變量向右移一位，即變量賦值方式為：‘001’>‘100’>‘010’>‘001’依次循環(huán)，對應(yīng)電機三對繞組的供電順序依次為：w>u>v>w，即實現(xiàn)電機以三相三拍形制反轉(zhuǎn)，每對繞組的輸入脈沖頻率同樣為脈沖信號(pulse)頻率的三分之一。

如果程序內(nèi)部編碼選擇電機形制為三相六拍(僅實現(xiàn)功能，未使用)，則設(shè)置一個四位二進制變量，同理讀取控制碼(function)信息，當function為‘00’或‘10’時，變量保持前一個賦值不變，電機停止不轉(zhuǎn)。當檢測到function為‘01’時，讀取輸入脈沖信號(pulse)的上升沿，依次對變量的移位方式變?yōu)椋骸?011’>‘0110’>賦值‘0100’>‘1100’>‘1001’>賦值‘1010’>‘0011’，將變量的前三位上的數(shù)值分別輸出給電機三個繞組u,v,w，于是電機三對繞組的供電順序為：w>vw>v>uv>u>uw>w，即實現(xiàn)電機以三相六拍形制正轉(zhuǎn)；同理如果檢測到function為‘11’時，則將四位二進制變量的移位方式逆序，其余程序不變，即實現(xiàn)電機以三相六拍形制反轉(zhuǎn)。

如圖8所示單相繞組整形放大電路5的實現(xiàn)方式是：三相脈沖分配器4輸出的一路5V脈沖信號經(jīng)保護電阻接2N7000MOSFET場效應(yīng)管G級，2N7000的D級接HCPL-2300光電耦合器(NPN型)輸入端陰極，電壓變換電路7輸出的5V直流電壓經(jīng)BF244N-channel RF amplifier(N通道射頻放大器)調(diào)整后與HCPL-2300輸入端陽極連接，HCPL-2300輸出端并聯(lián)一個濾波電容后與BC337NPN三極管基極和發(fā)射級連接，BC337集電極輸出的放大信號經(jīng)一個保護電阻與電壓變換電路7輸出的15V直流電壓端相連，并將放大信號接入IR2101驅(qū)動芯片的HIN高壓輸入端，IR2101驅(qū)動芯片的HO和LO兩個輸出端分別接兩個IRFB3207MOSFET組成半橋整形電路，IRFB3207的D級與電源適配器9輸出的28VDC連接，IR2101的VS端與VB端并聯(lián)電容，從VS端輸出放大至28V的脈沖信號連接三相電機的一對繞組。其中電壓變換電路7輸出的5VDC與15VDC和電源適配器9輸出的28VDC分別并聯(lián)濾波電容后與整形放大電路5的接地端相連，5VDC與HCPL-2300光電耦合器輸出端6端連接，15VDC與IR2101驅(qū)動芯片的激勵端V+連接并經(jīng)1N4001整流二極管與VB端連接。三相脈沖分配器4輸出的三路信號通過三組整形放大電路5放大后分別接入電機三對繞組的共地輸入端。

如圖9所示反饋繞組的數(shù)字頻率計6模塊連接圖。由于三相脈沖分配器4是將特定分頻后的脈沖信號平均分配給三對繞組，通過檢測一對繞組的脈沖頻率，以驗證電機驅(qū)動控制模塊內(nèi)部算法的準確性，并將電機繞組的實際輸出頻率，作為反饋信號通過LED屏顯示出來。

具體實現(xiàn)方式為：以時鐘分頻器1輸出的秒脈沖信號(clk time)做計時時基，用三個模十計數(shù)器(m10counter)級聯(lián)，得到一個三位十進制數(shù)計數(shù)器，即電機繞組脈沖信號接第一級計數(shù)器的輸入端(carry in)，第一級的進位輸出端(carry out)接第二級計數(shù)器的輸入端(carry in)，第二級的進位輸出端(carry out)接第三級計數(shù)器的輸入端(carry in)。三路計數(shù)器的計數(shù)輸出端(count out)分別接鎖存器(latch lock)的輸入端(d3in,d2in,di in)存儲數(shù)據(jù)，并將數(shù)據(jù)編譯成8421BCD碼(二進制編碼的十進制代碼)從編碼端(bcd code)輸出，連接譯碼器(fre decode)的輸入端(bcd code)翻譯成7位二進制顯示碼(seg out)，連接三位七段LED數(shù)碼管顯示。通過時鐘分頻器1輸出的4Hz復(fù)位信號，刷新頻率測量值。本反饋繞組的數(shù)字頻率計6的頻率測量范圍為：1-999Hz，理論精度為1Hz。

本專利主要模塊采用Altera公司的EP2C8Q208C8芯片，通過VHDL語言編程實現(xiàn)。如圖10所示，內(nèi)部芯片部分FPGA模塊總連接圖，各模塊的連接關(guān)系為：晶振諧振電路(左上角)通過一個整流非門后，一路連接時鐘分頻器1中第一級74LS393芯片(圖中為74393)的A1輸入端，另一路連接特定頻率分頻器(frequency devide)的輸入端(crystal)；經(jīng)時鐘分頻器1分頻后，Q2C引腳輸出的1Hz秒脈沖信號接反饋繞組的數(shù)字頻率計6中三個模十計數(shù)器(m10counter)的時鐘輸入端(clk time)，而Q2A引腳輸出的4Hz復(fù)位脈沖信號分別接：主控制器(maincontrol)、特定頻率分頻器(frequency devide)、三相脈沖分配器(pulse devide)和反饋繞組的數(shù)字頻率計中三個模十計數(shù)器(m10counter)的復(fù)位端(rst)。外設(shè)電機控制開關(guān)和頻率選擇按鈕連接主控制器(maincontrol)的(dir，com，a，b，c)輸入端，主控制器(maincontrol)的輸出端(function)接三相脈沖分配器(pulse devide)輸入端(function)，主控制器(maincontrol)輸出端(encode)接特定頻率分頻器(frequency devide)輸入端(encode)。特定頻率分頻器(frequency devide)的輸出端(pulse)接三相脈沖分配器(pulse devide)輸入端(pulse)。三相脈沖分配器(pulse devide)輸出端(u,v,w)接三路整形放大電路5，其中輸出端u接反饋繞組的數(shù)字頻率計6中第一級模十計數(shù)器(m10counter)的輸入端(carry in)，三個模十計數(shù)器(m10counter)級聯(lián)，即第一級模十計數(shù)器(m10counter)進位輸出端(carry out)接第二級模十計數(shù)器(m10counter)的輸入端(carry in)，第二級模十計數(shù)器(m10counter)進位輸出端(carry out)接第三級模十計數(shù)器(m10counter)的輸入端(carry in)，三個模十計數(shù)器(m10counter)的計數(shù)輸出端(count out)分別接反饋繞組的數(shù)字頻率計6中鎖存器(latch lock)輸入端(d3in,d2in,di in)，第三級模十計數(shù)器(m10counter)進位輸出端(carry out)接鎖存器(latch lock)輸入端(over in)，鎖存器(latch lock)的編碼輸出端(bcd code)接譯碼器(fre decode)的輸入端(bcd code)，譯碼器(fre decode)的顯示碼輸出端(seg out)接LED顯示屏(display)。