專利名稱：融合b碼解碼技術(shù)的ieee1588智能電網(wǎng)時(shí)間傳輸方法與裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種融合B碼解碼技術(shù)的IEEE1588智能電網(wǎng)時(shí)間傳輸方法與裝置。
背景技術(shù)：
隨著我國經(jīng)濟(jì)持續(xù)快速發(fā)展，對電力需求快速增長；另外，隨著數(shù)字經(jīng)濟(jì)和IT時(shí)代的發(fā)展，電力消費(fèi)者對用電力的要求也越來越高。現(xiàn)有電力系統(tǒng)已無法滿足需求，加快電力生產(chǎn)，輸送和消費(fèi)方式的轉(zhuǎn)變，推動(dòng)電力行業(yè)發(fā)展模式的轉(zhuǎn)變，建立具有中國特色的堅(jiān)強(qiáng)智能電網(wǎng)是時(shí)代所趨。智能電網(wǎng)是建立在集成的、高速雙向通信網(wǎng)絡(luò)的基礎(chǔ)上，采用先進(jìn)的傳感和測量技術(shù)、先進(jìn)的設(shè)備技術(shù)、先進(jìn)的控制方法以及先進(jìn)的決策支持系統(tǒng)技術(shù)的應(yīng)用，通過清晰的 邏輯時(shí)序?qū)崿F(xiàn)電網(wǎng)的可靠、安全、經(jīng)濟(jì)、高效、環(huán)境友好和使用安全。智能電網(wǎng)發(fā)展中邏輯時(shí)序是關(guān)鍵，融合B碼解碼技術(shù)的IEEE1588智能電網(wǎng)時(shí)間傳輸裝置旨在提供一種高準(zhǔn)確度的時(shí)間傳輸裝置。IEEE 1588與其他常用于Ethernet TCP/IP網(wǎng)絡(luò)的同步協(xié)議如SNTP或NTP相比，主要的區(qū)別是IEEE 1588是針對更穩(wěn)定和更安全的網(wǎng)絡(luò)環(huán)境設(shè)計(jì)的，所以更為簡單，占用的網(wǎng)絡(luò)和計(jì)算資源也更少。IEEE1588定義的網(wǎng)絡(luò)結(jié)構(gòu)可以使自身達(dá)到很高的精度，設(shè)定冗余的網(wǎng)絡(luò)路徑進(jìn)入PTP協(xié)議的非激活狀態(tài)。與SNTP/NTP相反，時(shí)間印章更容易在硬件上實(shí)現(xiàn)，并且不局限于應(yīng)用層，這使得融合B碼解碼技術(shù)的IEEE1588智能電網(wǎng)時(shí)間傳輸裝置可以達(dá)到微秒以內(nèi)的精度。為了 IEEE1588智能電網(wǎng)時(shí)間傳輸裝置的準(zhǔn)確度，目前的B碼技術(shù)主要是使用多片單片機(jī)組合成聯(lián)合控制系統(tǒng)，補(bǔ)償同步系統(tǒng)的時(shí)延。但是這并沒有補(bǔ)償和修正從發(fā)射端到接收端傳輸過程中引入的誤差。同時(shí)單片機(jī)的運(yùn)行速度比較慢，在處理過程中會引入時(shí)延較大，這就會給系統(tǒng)的參考時(shí)間帶來很大的誤差。在硬件平臺上采用ARM7，甚至更低平臺，運(yùn)行速度較慢。

發(fā)明內(nèi)容
本發(fā)明目的是提出一種融合B碼解碼技術(shù)的IEEE1588智能電網(wǎng)時(shí)間傳輸裝置，尤其是時(shí)間準(zhǔn)確度高、長期穩(wěn)定性好的IEEE1588智能電網(wǎng)時(shí)間傳輸裝置。B碼解碼指B碼基準(zhǔn)解碼接收技術(shù)授時(shí)的標(biāo)準(zhǔn)時(shí)間發(fā)送的方法與裝置。該方法與裝置以IRIG-B (TTL電平或RS422)碼解碼模塊為核心。本發(fā)明的技術(shù)方案是融合B碼解碼技術(shù)的IEEE1588智能電網(wǎng)時(shí)間傳輸方法，在智能電網(wǎng)變電站的時(shí)間傳輸裝置的嵌入式處理器和網(wǎng)絡(luò)接口模塊的時(shí)間信號輸入端設(shè)有兩組輸入信號一組是IPPS和NMEA0183，另一組是IRIG-B，通過信號選擇模塊負(fù)責(zé)選擇出時(shí)間精度最高的一組信號，優(yōu)先級別為IPPS和NMEA0183的優(yōu)先級別高于IRIG-B ；IRIG-B碼解碼模塊將信號選擇模塊選擇出來的信號進(jìn)行串并轉(zhuǎn)換，為嵌入式處理器和網(wǎng)絡(luò)接口模塊提供時(shí)間戳；LED指示模塊，負(fù)責(zé)指示出當(dāng)前系統(tǒng)的運(yùn)行狀態(tài)。
嵌入式處理器完成IEEE1588底層協(xié)議和驅(qū)動(dòng)，為網(wǎng)絡(luò)接口提供時(shí)間報(bào)文，網(wǎng)絡(luò)接口負(fù)責(zé)將時(shí)間報(bào)文傳送給客戶端；IRIG-B解碼模塊中時(shí)間報(bào)文解析的時(shí)間協(xié)議為NMEAO183，GPS接收機(jī)根據(jù)NMEAO183協(xié)議的標(biāo)準(zhǔn)規(guī)范，將位置、速度信息通過串口傳送到中央處理器，NMEAO183協(xié)議是GPS接收機(jī) 應(yīng)當(dāng)遵守的標(biāo)準(zhǔn)協(xié)議；解析模塊解析的語句有GGA和RMC ；GGA中解出GPS鎖星數(shù)，解出的鎖星數(shù)用于時(shí)間源選擇單元，判斷GPS的工作狀態(tài)是否正常；RMC語句中解析出時(shí)間信息；補(bǔ)償和修正從發(fā)射端到接收端傳輸過程中引入的誤差的方法進(jìn)一步的，IRIG-B碼準(zhǔn)時(shí)沿提取連續(xù)兩個(gè)P碼元(即為IBIG-B碼的幀頭)，判斷幀頭信息需要對B碼信號的高電平計(jì)時(shí)，當(dāng)連續(xù)兩個(gè)脈沖的高電平時(shí)間達(dá)到碼元的要求時(shí)才可認(rèn)為是幀頭，但此時(shí)秒脈沖信號的準(zhǔn)時(shí)沿、上升沿已經(jīng)過去了 8ms ;設(shè)有屏蔽信號Mask，在IPPS到來的前Ims打開，截取整個(gè)PO碼元，那么同步脈沖將是Mask與進(jìn)入的IRIG-B信號“與”的結(jié)果，利用這種組合邏輯實(shí)現(xiàn)IPPS信號的同步提取；即提取出的秒脈沖信號(irigb_pulse)。在CPLD中判斷幀頭信息需要對B碼信號的高電平計(jì)時(shí)，為了能夠使提取出的秒脈沖信號(irigb_pulse),設(shè)計(jì)一個(gè)屏蔽信號Mask,在IPPS (每秒的脈沖數(shù))到來的前Ims打開,截取整個(gè)PO碼元；進(jìn)一步的，IRIG-B碼時(shí)間信息的提取IRIG-B碼每秒發(fā)送一次，碼元有Pr碼、P碼、邏輯I、邏輯0，其中Pr碼和P碼的高電平寬度為8ms，邏輯I的高電平寬度為5ms，邏輯O的高電平寬度為2ms，根據(jù)不同碼元的高電平寬度不同識別出碼元，待識別完畢之后，對數(shù)據(jù)進(jìn)行串并轉(zhuǎn)化，轉(zhuǎn)化成BCD碼，最后把BCD碼時(shí)間轉(zhuǎn)化為二進(jìn)制時(shí)間；IRIG-B解碼模塊產(chǎn)生IPPS信號給網(wǎng)絡(luò)接口模塊，網(wǎng)絡(luò)接口模塊記下此刻的時(shí)間戳；IRIG-B解碼模塊把秒以上的時(shí)間通過串口發(fā)送給嵌入式處理器(中斷方式)，嵌入式處理改變當(dāng)前系統(tǒng)時(shí)間；網(wǎng)絡(luò)接口模塊記下時(shí)間戳后，并且觸發(fā)到CPU的PTP中斷，嵌入式處理器系統(tǒng)響應(yīng)中斷并且讀取時(shí)間戳；嵌入式處理器與網(wǎng)絡(luò)接口模塊同步內(nèi)核線程檢查開始兩個(gè)秒脈沖的時(shí)間并且使用one step模式調(diào)整網(wǎng)絡(luò)接口模塊的時(shí)間，確保秒以上時(shí)間準(zhǔn)確；IRIG-B解碼模塊產(chǎn)生的IPPS與網(wǎng)絡(luò)接口模塊的時(shí)間同步內(nèi)核線程，以后每秒的脈沖到來的時(shí)候，讀取時(shí)間戳，做temporary rate調(diào)整。融合B碼解碼技術(shù)的IEEE1588智能電網(wǎng)時(shí)間傳輸裝置，其特征是在智能電網(wǎng)變電站上使用，包括信號選擇控制模塊、IRIG-B碼解碼模塊、嵌入式處理器、網(wǎng)絡(luò)接口模塊、LED指示模塊和包括通用異步接收/發(fā)送模塊UART串并轉(zhuǎn)換單元；信號選擇控制模塊的輸入端支持兩組信號輸入一組信號是IPPS和NMEA0183，另一組信號是IRIG-B，通過信號選擇模塊選擇并輸出的信號接至串并轉(zhuǎn)換單元，再連接到嵌入式處理器和網(wǎng)絡(luò)接口模塊的時(shí)間信號輸入端；UART是一個(gè)并行輸入串行輸出的模塊，包括波特率發(fā)生模塊和接收器模塊；波特率發(fā)生模塊即一個(gè)分頻器實(shí)現(xiàn)；分頻器對系統(tǒng)主時(shí)鐘的分頻數(shù)為652，每一計(jì)數(shù)周期使輸出電平高、低變化，可得到波特率對應(yīng)的UART的時(shí)鐘；接收器模塊，完成一個(gè)最大似然判決，接收器模塊從捕捉到數(shù)據(jù)串的第一個(gè)O開始工作，也就是驗(yàn)證起始位的到來，驗(yàn)證完后，開始接收8位數(shù)據(jù)，并進(jìn)行串并轉(zhuǎn)換，隨后檢測停止位，正確則輸出；嵌入式處理器完成IEEE1588底層協(xié)議和驅(qū)動(dòng)，為網(wǎng)絡(luò)接口提供時(shí)間報(bào)文，網(wǎng)絡(luò)接口負(fù)責(zé)將時(shí)間報(bào)文傳送給客戶端。IRIG-B碼解碼模塊采用CPLD進(jìn)行B碼的解碼融合濾波技術(shù)，嵌入式處理器采用ARM9硬件平臺，PHY采用工業(yè)級網(wǎng)絡(luò)接口芯片DP83640，對時(shí)精度達(dá)到納秒級；采用CPLD進(jìn)行B碼的解碼，融合濾波技術(shù)，有效的提高了 B碼解碼的時(shí)間準(zhǔn)確度。在IEEE1588協(xié)議上，融合B碼解碼技術(shù)的IEEE1588智能電網(wǎng)時(shí)間傳輸裝置在ARM9硬件平臺上采用linux2. 6. 21系統(tǒng)，系統(tǒng)運(yùn)行穩(wěn)定快速，PHY采用工業(yè)級芯片DP83640，對時(shí)精度達(dá)到納秒級。嵌入式處理器和網(wǎng)絡(luò)接口模塊=IRIG-B解碼模塊產(chǎn)生IPPS信號給網(wǎng)絡(luò)接口模塊，網(wǎng)絡(luò)接口模塊記下此刻的時(shí)間戳；IRIG-B解碼模塊把秒以上的時(shí)間通過串口發(fā)送給嵌入式處理器(中斷方式)，嵌入式處理改變當(dāng)前系統(tǒng)時(shí)間；網(wǎng)絡(luò)接口模塊記下時(shí)間戳后，并且觸發(fā)到CPU的PTP中斷，嵌入式處理器系統(tǒng)響應(yīng)中斷并且讀取時(shí)間戳；嵌入式處理器與網(wǎng)絡(luò)接口模塊同步內(nèi)核線程檢查開始兩個(gè)秒脈沖的時(shí)間并且使 用one step模式調(diào)整網(wǎng)絡(luò)接口模塊的時(shí)間，確保秒以上時(shí)間準(zhǔn)確；IRIG-B解碼模塊產(chǎn)生的IPPS與網(wǎng)絡(luò)接口模塊的時(shí)間同步內(nèi)核線程，以后每秒的脈沖到來的時(shí)候，讀取時(shí)間戳，做temporary rate調(diào)整；嵌入式處理器完成IEEE1588底層協(xié)議和驅(qū)動(dòng)，為網(wǎng)絡(luò)接口提供時(shí)間報(bào)文，網(wǎng)絡(luò)接口負(fù)責(zé)將時(shí)間報(bào)文傳送給客戶端。LED指示模塊，負(fù)責(zé)指示出當(dāng)前系統(tǒng)的運(yùn)行狀態(tài)。信號選擇模塊，時(shí)間信息的來源有兩個(gè)途徑一種是IPPS和NMEA0183，另一種是IRIG-B ;時(shí)間信息源選擇模塊選擇出時(shí)間精度最高的一組信號，優(yōu)先級別為IPPS和NMEAO183的優(yōu)先級別高于IRIG-B ；IRIG-B解碼模塊，時(shí)間報(bào)文解析的時(shí)間報(bào)文格式#NMEA0183，解析模塊解析的語句有GGA、RMC ；GGA中解出GPS鎖星數(shù)，解出的鎖星數(shù)用于時(shí)間源選擇單元，判斷GPS的工作狀態(tài)是否正常；RMC語句中解析出時(shí)間信息；B碼解碼指B碼基準(zhǔn)解碼接收技術(shù)授時(shí)的標(biāo)準(zhǔn)時(shí)間發(fā)送的方法與裝置。該方法與裝置以IRIG-B (TTL電平或RS422)碼解碼模塊為核心。本發(fā)明的有益效果是，融合B碼解碼技術(shù)的IEEE1588智能電網(wǎng)時(shí)間傳輸裝置模塊化的設(shè)計(jì)也使本發(fā)明很容易適應(yīng)低端設(shè)備，所以該系統(tǒng)的智能電網(wǎng)中有廣闊的應(yīng)用前景。尤其是一種時(shí)間準(zhǔn)確度高、長期穩(wěn)定性好的IEEE1588智能電網(wǎng)時(shí)間傳輸裝置。


圖I為本發(fā)明硬件框圖；圖2為本發(fā)明軟件框圖；圖3為本發(fā)明時(shí)間信息源選擇模塊設(shè)計(jì)框圖；圖4為本發(fā)明串口時(shí)間報(bào)文解析示意圖；圖5為本發(fā)明UART模塊框圖。
具體實(shí)施例方式參見附圖，圖1-2 了基本架構(gòu)，融合B碼解碼技術(shù)的IEEE1588智能電網(wǎng)時(shí)間傳輸裝置，在輸入端有兩組輸入信號。一組是IPPS和NMEA0183，另一組是IRIG-B，信號選擇模塊負(fù)責(zé)選擇出時(shí)間精度最高的一組信號，優(yōu)先級別為IPPS和NMEA0183的優(yōu)先級別高于IRIG-B。IRIG碼解碼模塊將信號選擇模塊選擇出來的信號進(jìn)行串并轉(zhuǎn)換，為嵌入式處理器和網(wǎng)絡(luò)接口模塊提供時(shí)間戳。嵌入式處理器完成IEEE1588底層協(xié)議和驅(qū)動(dòng)，為網(wǎng)絡(luò)接口提供時(shí)間報(bào)文，網(wǎng)絡(luò)接口負(fù)責(zé)將時(shí)間報(bào)文傳送給客戶端。LED指示模塊，負(fù)責(zé)指示出當(dāng)前系統(tǒng)的運(yùn)行狀態(tài)。具體措施如下信號選擇模塊(參見圖3):時(shí)間信息的來源有兩個(gè)途徑一種是IPPS和NMEA0183，另一種是IRIG-B。時(shí)間信息源選擇模塊如下圖所示。信號選擇模塊負(fù)責(zé)選擇出時(shí)間精度最高的一組信號，優(yōu)先級別為IPPS和NMEA0183的優(yōu)先級別高于IRIG-B。IRIG-B 解碼模塊 時(shí)間報(bào)文解析的時(shí)間報(bào)文格式#NMEA0183，解析模塊解析的語句有GGA、RMC。GGA中解出GPS鎖星數(shù)，解出的鎖星數(shù)用于時(shí)間源選擇單元，判斷GPS的工作狀態(tài)是否正常；RMC語句中解析出時(shí)間信息。基于CPLD的IRIG-B碼解碼器的設(shè)計(jì)；也可以對IRIG-B碼的解碼與衛(wèi)星授時(shí)的實(shí)現(xiàn)，可基于單片機(jī)的B碼解碼。如圖4串口時(shí)間報(bào)文解析示意圖。設(shè)計(jì)中通用異步接收/發(fā)送裝置UART包括二個(gè)模塊UART并行輸入成為串行輸出的芯片，包括波特率發(fā)生模塊，接收器模塊。如圖5。( I)波特率發(fā)生模塊，波特率發(fā)生器實(shí)際上就是一個(gè)分頻器，具體是通過一個(gè)計(jì)數(shù)器實(shí)現(xiàn)。本設(shè)計(jì)采用16倍頻采樣的方案，也就是采用16倍于波特率的時(shí)鐘，即若波特率為9600，則波特率發(fā)生器的輸出時(shí)鐘為9600X16。同時(shí)，因?yàn)橄到y(tǒng)主時(shí)鐘為100MHz，所以分頻電路對系統(tǒng)主時(shí)鐘的分頻數(shù)為652，每一計(jì)數(shù)周期使輸出電平高、低變化，即可得到9600波特率對應(yīng)的UART的時(shí)鐘。(2)接收器模塊，為了避免噪聲影響，能夠得到正確的起始信號和有效數(shù)據(jù)，需要完成一個(gè)簡單的最大似然判決，其方法如下由于bclk信號的頻率為波特率的16倍，則對于每個(gè)數(shù)據(jù)都會有16個(gè)采樣值，最終的采樣比特值為出現(xiàn)次數(shù)超過8次的電平邏輯值。接收模塊從捕捉到數(shù)據(jù)串的第一個(gè)O開始工作，也就是驗(yàn)證起始位的到來，驗(yàn)證完后，開始接收8位數(shù)據(jù)，并進(jìn)行串并轉(zhuǎn)換，隨后檢測停止位,正確則輸出。IRIG-B碼準(zhǔn)時(shí)沿的提取連續(xù)兩個(gè)P碼元即為IBIG-B碼的幀頭，在CPLD中判斷幀頭信息需要對B碼信號的高電平計(jì)時(shí)，當(dāng)連續(xù)兩個(gè)脈沖的高電平時(shí)間達(dá)到P碼元的要求時(shí)才可認(rèn)為是幀頭，但此時(shí)秒的準(zhǔn)時(shí)刻(上升沿)已經(jīng)過去了 8ms。為了能夠使提取出的秒脈沖信號irigb_pulse,設(shè)計(jì)一個(gè)屏蔽信號Mask,在IPPS到來的前Ims打開,截取整個(gè)PO碼元，那么同步脈沖將是Mask與進(jìn)入的IRIG-B信號“與”的結(jié)果，利用這種組合邏輯實(shí)現(xiàn)IPPS信號的同步提取。IRIG-B碼時(shí)間信息的提取IRIG-B碼每秒發(fā)送一次，為100個(gè)碼元。碼元有Pr碼、P碼、邏輯I、邏輯0，其中Pr碼和P碼的高電平寬度為8ms，邏輯I的高電平寬度為5ms，邏輯O的高電平寬度為2ms。因此我們可以根據(jù)不同碼元的高電平寬度不同識別出碼元，待識別完畢之后，對數(shù)據(jù)進(jìn)行串并轉(zhuǎn)化，最后把BCD碼時(shí)間轉(zhuǎn)化為二進(jìn)制時(shí)間。嵌入式處理器和網(wǎng)絡(luò)接口模塊IRIG-B解碼模塊產(chǎn)生IPPS信號給網(wǎng)絡(luò)接口模塊，網(wǎng)絡(luò)接口模塊記下此刻的時(shí)間戳；IRIG-B解碼模塊把秒以上的時(shí)間通過串口發(fā)送給嵌入式處理器(中斷方式)，嵌入式處理改變當(dāng)前系統(tǒng)時(shí)間；網(wǎng)絡(luò)接口模塊記下時(shí)間戳后，并且觸發(fā)到CPU的PTP中斷，嵌入式處理器系統(tǒng)響應(yīng)中斷并且讀取時(shí)間戳；嵌入式處理器與網(wǎng)絡(luò)接口模塊同步內(nèi)核線程檢查開始兩個(gè)秒脈沖的時(shí)間并且使用one step模式調(diào)整網(wǎng)絡(luò)接口模塊的時(shí)間，確保秒以上時(shí)間準(zhǔn)確； IRIG-B解碼模塊產(chǎn)生的IPPS與網(wǎng)絡(luò)接口模塊的時(shí)間同步內(nèi)核線程，以后每秒的脈沖到來的時(shí)候，讀取時(shí)間戳，做temporary rate調(diào)整。
權(quán)利要求
1.融合B碼解碼技術(shù)的IEEE1588智能電網(wǎng)時(shí)間傳輸方法，其特征是在智能電網(wǎng)變電站時(shí)間傳輸裝置上的嵌入式處理器和網(wǎng)絡(luò)接口模塊的時(shí)間信號輸入端有兩組輸入信號一組是IPPS和NMEAO183，另一組是IRIG-B，通過信號選擇模塊負(fù)責(zé)選擇出時(shí)間精度最高的一組信號，IPPS和NMEA0183的優(yōu)先級別高于IRIG-B ;解碼模塊將信號選擇模塊選擇出來的信號進(jìn)行串并轉(zhuǎn)換，為嵌入式處理器和網(wǎng)絡(luò)接口模塊提供時(shí)間戳； IRIG-B解碼模塊中時(shí)間報(bào)文解析的時(shí)間協(xié)議為NMEA0183，GPS接收機(jī)根據(jù)NMEA0183協(xié)議的標(biāo)準(zhǔn)規(guī)范，將位置、速度信息通過串口傳送到處理器，NMEA0183協(xié)議是GPS接收機(jī)應(yīng)當(dāng)遵守的標(biāo)準(zhǔn)協(xié)議；解析模塊解析的語句有GGA和RMC ；GGA中解出GPS鎖星數(shù)，解出的鎖星數(shù)用于時(shí)間源選擇單元，判斷GPS的工作狀態(tài)是否正常；RMC語句中解析出時(shí)間信息。
2.根據(jù)權(quán)利要求I所述的融合B碼解碼技術(shù)的IEEE1588智能電網(wǎng)時(shí)間傳輸方法，其特征是補(bǔ)償和修正從發(fā)射端到接收端傳輸過程中引入的誤差的方法 IRIG-B碼準(zhǔn)時(shí)沿提取連續(xù)兩個(gè)P碼元、即為IBIG-B碼的幀頭，判斷幀頭信息需要對B碼信號的高電平計(jì)時(shí)，當(dāng)連續(xù)兩個(gè)脈沖的高電平時(shí)間達(dá)到碼元的要求時(shí)才可認(rèn)為是幀頭，但此時(shí)秒脈沖信號的準(zhǔn)時(shí)沿、上升沿已經(jīng)過去了 8ms ;設(shè)有屏蔽信號Mask，在IPPS到來的前Ims打開，截取整個(gè)PO碼元，那么同步脈沖將是Mask與進(jìn)入的IRIG-B信號“與”的結(jié)果，利用這種組合邏輯實(shí)現(xiàn)IPPS信號的同步提取；即提取出的秒脈沖信號IBIG。
3.根據(jù)權(quán)利要求I所述的融合B碼解碼技術(shù)的IEEE1588智能電網(wǎng)時(shí)間傳輸方法，其特征是IRIG-B碼時(shí)間信息的提取IRIG-B碼每秒發(fā)送一次，碼元有Pr碼、P碼、邏輯I、邏輯0，其中Pr碼和P碼的高電平寬度為8ms，邏輯I的高電平寬度為5ms，邏輯O的高電平寬度為2ms，根據(jù)不同碼元的高電平寬度不同識別出碼元，待識別完畢之后，對數(shù)據(jù)進(jìn)行串并轉(zhuǎn)化，轉(zhuǎn)化成BCD碼，最后把BCD碼時(shí)間轉(zhuǎn)化為二進(jìn)制時(shí)間； IRIG-B解碼模塊產(chǎn)生IPPS信號給網(wǎng)絡(luò)接口模塊，網(wǎng)絡(luò)接口模塊記下此刻的時(shí)間戳；IRIG-B解碼模塊把秒以上的時(shí)間通過串口發(fā)送給嵌入式處理器(中斷方式)，嵌入式處理改變當(dāng)前系統(tǒng)時(shí)間；網(wǎng)絡(luò)接口模塊記下時(shí)間戳后，并且觸發(fā)到CPU的PTP中斷，嵌入式處理器系統(tǒng)響應(yīng)中斷并且讀取時(shí)間戳； 嵌入式處理器與網(wǎng)絡(luò)接口模塊同步內(nèi)核線程檢查開始兩個(gè)秒脈沖的時(shí)間并且使用onestep模式調(diào)整網(wǎng)絡(luò)接口模塊的時(shí)間，確保秒以上時(shí)間準(zhǔn)確； IRIG-B解碼模塊產(chǎn)生的IPPS與網(wǎng)絡(luò)接口模塊的時(shí)間同步內(nèi)核線程，以后每秒的脈沖到來的時(shí)候，讀取時(shí)間戳，做temporary rate調(diào)整。
4.融合B碼解碼技術(shù)的IEEE1588智能電網(wǎng)時(shí)間傳輸裝置，其特征是在智能電網(wǎng)變電站上使用，包括信號選擇控制模塊、IRIG-B碼解碼模塊、嵌入式處理器、網(wǎng)絡(luò)接口模塊、LED指示模塊和包括通用異步接收/發(fā)送模塊UART串并轉(zhuǎn)換單元；信號選擇控制模塊的輸入端支持兩組信號輸入一組信號是IPPS和NMEA0183，另一組信號是IRIG-B，時(shí)間信息源選擇模塊選擇出時(shí)間精度最高的一組信號，優(yōu)先級別為IPPS和NMEA0183的優(yōu)先級別高于IRIG-B ;通過信號選擇模塊選擇并輸出的信號接至串并轉(zhuǎn)換單元，再連接到嵌入式處理器和網(wǎng)絡(luò)接口模塊的時(shí)間信號輸入端；UART是一個(gè)并行輸入串行輸出的模塊，包括波特率發(fā)生模塊和接收器模塊；波特率發(fā)生模塊即一個(gè)分頻器實(shí)現(xiàn)；分頻器對系統(tǒng)主時(shí)鐘的分頻數(shù)為652，每一計(jì)數(shù)周期使輸出電平高、低變化，可得到波特率對應(yīng)的UART的時(shí)鐘；接收器模塊，完成一個(gè)最大似然判決，接收器模塊從捕捉到數(shù)據(jù)串的第一個(gè)O開始工作，也就是驗(yàn)證起始位的到來,驗(yàn)證完后,開始接收8位數(shù)據(jù)，并進(jìn)行串并轉(zhuǎn)換,隨后檢測停止位,正確則輸出；嵌入式處理器完成IEEE1588底層協(xié)議和驅(qū)動(dòng)，為網(wǎng)絡(luò)接口提供時(shí)間報(bào)文，網(wǎng)絡(luò)接口負(fù)責(zé)將時(shí)間報(bào)文傳送給客戶端。
5.根據(jù)權(quán)利要求4所述的融合B碼解碼技術(shù)的IEEE1588智能電網(wǎng)時(shí)間傳輸裝置，其特征是IRIG-B碼解碼模塊采用CPLD，嵌入式處理器采用ARM9硬件平臺，網(wǎng)絡(luò)接口模塊PHY采用工業(yè)級網(wǎng)絡(luò)接口芯片DP83640，對時(shí)精度達(dá)到納秒級。
6.根據(jù)權(quán)利要求4所述的融合B碼解碼技術(shù)的IEEE1588智能電網(wǎng)時(shí)間傳輸裝置，其特征是IRIG-B解碼模塊產(chǎn)生IPPS信號給網(wǎng)絡(luò)接口模塊，網(wǎng)絡(luò)接口模塊記下此刻的時(shí)間戳；IRIG-B解碼模塊把秒以上的時(shí)間通過串口發(fā)送給嵌入式處理器，嵌入式處理改變當(dāng)前系統(tǒng)時(shí)間；網(wǎng)絡(luò)接口模塊記下時(shí)間戳后，并且觸發(fā)到CPU的PTP中斷，嵌入式處理器系統(tǒng)響應(yīng)中斷并且讀取時(shí)間戳；嵌入式處理器完成IEEE1588底層協(xié)議和驅(qū)動(dòng)，為網(wǎng)絡(luò)接口提供時(shí)間報(bào)文，網(wǎng)絡(luò)接口負(fù)責(zé)將時(shí)間報(bào)文傳送給客戶端。LED指示模塊，負(fù)責(zé)指示出當(dāng)前系統(tǒng)的運(yùn)行狀態(tài)。
7.根據(jù)權(quán)利要求4所述的融合B碼解碼技術(shù)的IEEE1588智能電網(wǎng)時(shí)間傳輸裝置，其特征是嵌入式處理器與網(wǎng)絡(luò)接口模塊同步內(nèi)核線程檢查開始兩個(gè)秒脈沖的時(shí)間并且使用onestep模式調(diào)整網(wǎng)絡(luò)接口模塊的時(shí)間，確保秒以上時(shí)間準(zhǔn)確。
8.根據(jù)權(quán)利要求4或5所述的融合B碼解碼技術(shù)的IEEE1588智能電網(wǎng)時(shí)間傳輸裝置，其特征是I RIG-B解碼模塊產(chǎn)生的IPPS與網(wǎng)絡(luò)接口模塊的時(shí)間同步內(nèi)核線程，以后每秒的脈沖到來的時(shí)候，讀取時(shí)間戳，做temporary rate調(diào)整。
9.根據(jù)權(quán)利要求4至8之一所述的融合B碼解碼技術(shù)的IEEE1588智能電網(wǎng)時(shí)間傳輸裝置，其特征是UART并行輸入成為串行輸出的芯片，包括波特率發(fā)生模塊和接收器模塊； (1)波特率發(fā)生模塊，波特率發(fā)生器是一個(gè)分頻器，通過一個(gè)計(jì)數(shù)器實(shí)現(xiàn)；得到9600波特率對應(yīng)的UART的時(shí)鐘； (2)接收器模塊，bclk信號的頻率為波特率的16倍，則對于每個(gè)數(shù)據(jù)都會有16個(gè)采樣值，最終的采樣比特值為出現(xiàn)次數(shù)超過8次的電平邏輯值；接收模塊從捕捉到數(shù)據(jù)串的第一個(gè)O開始工作，也就是驗(yàn)證起始位的到來，驗(yàn)證完后，開始接收8位數(shù)據(jù)，并進(jìn)行串并轉(zhuǎn)換，隨后檢測停止位，正確則輸出。
全文摘要
融合B碼解碼技術(shù)的IEEE1588智能電網(wǎng)時(shí)間傳輸方法，在智能電網(wǎng)變電站時(shí)間傳輸裝置上的嵌入式處理器和網(wǎng)絡(luò)接口模塊的時(shí)間信號輸入端有兩組輸入信號一組是1PPS和NMEA0183，另一組是IRIG-B，通過信號選擇模塊負(fù)責(zé)選擇出時(shí)間精度最高的一組信號，1PPS和NMEA0183的優(yōu)先級別高于IRIG-B；解碼模塊將信號選擇模塊選擇出來的信號進(jìn)行串并轉(zhuǎn)換，為嵌入式處理器和網(wǎng)絡(luò)接口模塊提供時(shí)間戳；IRIG-B解碼模塊中時(shí)間報(bào)文解析的時(shí)間協(xié)議為NMEA0183，GPS接收機(jī)根據(jù)NMEA0183協(xié)議的標(biāo)準(zhǔn)規(guī)范，將位置、速度信息通過串口傳送到處理器，NMEA0183協(xié)議是GPS接收機(jī)的標(biāo)準(zhǔn)協(xié)議。
文檔編號G04G3/00GK102882626SQ20121041145
公開日2013年1月16日 申請日期2012年10月24日 優(yōu)先權(quán)日2012年10月24日
發(fā)明者張熀松 申請人:南京澳德思電氣有限公司