本發明屬于航空電子系統中的機載總線通信技術領域，特別涉及時間觸發通信架構下以太網的高實時性和高確定性通信的設計方法。

背景技術：

現有主流的航空機載總線網絡，由于采用基于事件觸發通信機制，網絡的端系統隨時接入通信，有消息即可發送，不可避免的造成傳輸競爭，給端到端數據流傳輸帶來不可控的延時和抖動，無法滿足新型的航空電子系統對不同時間關鍵性和安全性相關的分布式通信應用的需求。時間觸發以太網(TTE)屬于時間觸發架構下的新一代航空機載總線，在引入了時鐘同步機制的基礎上建立了全局的網絡同步時鐘，通過確定性的時間觸發通信機制保證無競爭的TT幀通信，極大提高了網絡通信的時間確定性和實時性；同時支持事件觸發通信幀的傳輸，滿足不同時間關鍵性等級的應用任務集成。

TTE端系統控制器作為TTE網絡中不可或缺的組成部分，嵌入到每個航電通信子系統中，為各通信子系統與TTE交換機之間的連接提供統一接口，實現了網絡設備間的不同時間關鍵性的數據傳輸應用。

當前主流的一種基于以太網的航空機載總線AFDX，正廣泛應用于各機型的航電系統中，在引入了虛鏈路傳輸和BAG定時調度機制的基礎，一定程度上提高網絡的確定性，但該網絡依然存在著不可預知的傳輸沖突和競爭，同時其100Mbps的傳輸帶寬無法滿足新型航電系統對機載總線帶寬擴展需求。

技術實現要素：

針對現有技術的不足，本發明的發明目的在于提供一種基于FPGA的千兆TTE端系統控制器，利用基于具有故障容忍的網絡時鐘同步基礎上建立的時間觸發傳輸機制，能夠實現TT數據流在網絡中無競爭的傳輸，可以大大提高數據通信的確定性和實時性；同時其強大的故障檢測和故障容忍隔離，大大提高了網絡通信的可靠性和安全性，使得該機載總線可以更好的勝任實時性要求和安全性要求苛刻的應用場合。

本發明的發明目的通過以下技術方案實現：

一種基于FPGA的千兆TTE端系統控制器，包含主處理器、FPGA電路、電源電路和千兆PHY電路，其特征在于所述FPGA電路包含TT幀調度信息緩沖區、RC幀調度信息緩沖區、BE幀調度信息緩沖區、MAC層調度TT幀緩沖區、MAC層調度RC幀緩沖區、MAC層調度BE幀緩沖區、協議處理軟件和通信調度軟件；

所述主處理器將TT消息輸入到TT幀調度信息緩沖區，將RC消息輸入到RC幀調度信息緩沖區，將BE消息輸入到BE幀調度信息緩沖區；

所述協議棧軟件在進入發送調度進程時，優先查詢TT幀調度信息緩沖區，根據調度信息緩沖區獲取的VLID參數信息索引到對應的TT幀虛擬鏈路緩沖區，讀取該TT消息進行UDP和IP協議棧處理后拷貝傳送到MAC層調度TT幀緩沖區；如果TT幀調度信息緩沖區為空，則查詢RC幀調度信息緩沖區，如果非空則根據RC幀調度信息緩沖區獲取的VLID參數信息索引到對應的RC幀虛擬鏈路緩沖區，讀取該RC消息進行UDP和IP協議棧處理后拷貝傳送到MAC層調度RC幀緩沖區；如果TT幀調度信息緩沖區和RC幀調度信息緩沖區均為空，則查詢BE幀調度信息緩沖區，如果BE幀調度信息緩沖區非空，則對BE消息進行UDP和IP協議棧處理后拷貝傳送到MAC層調度BE幀緩沖區；

所述通信調度軟件用于在同步時鐘計時到TT時間片的起始時刻點時從MAC層調度TT幀緩沖區讀取TT幀調度發送；在同步時鐘計時到RT時間片時從MAC層調度RC幀緩沖區讀取RC幀、從MAC層調度BE幀緩沖區讀取BE幀調度發送；

所述千兆PHY電路用于實現了物理層功能。

進一步，所述FPGA電路還包含TT幀接收信息緩沖區、RC幀接收信息緩沖區、BE幀接收信息緩沖區、TT幀UDP端口緩沖區、RC幀UDP端口緩沖區、BE幀UDP端口緩沖區；

千兆PHY電路將接收到的TT幀輸入TT幀接收信息緩沖區，將接收到的RC幀輸入RC幀接收信息緩沖區，將接收到的BE幀輸入BE幀接收信息緩沖區；

所述協議棧軟件在進入接收進程時，優先查詢TT幀接收信息緩沖區，根據TT幀的VLID參數信息索引到對應udp端口緩沖區，讀取該TT幀進行UDP和IP協議解包處理后拷貝傳送到TT幀UDP端口緩沖區；如果TT接收緩沖區為空，則查詢RC接收信息緩沖區，如果非空則根據RC幀的VLID參數信息索引到對應udp端口緩沖區，讀取該RC幀進行UDP和IP協議解包處理后拷貝傳送到RC幀UDP端口緩沖區；如果TT和RC緩沖區均為空，則查詢BE幀接收信息緩沖區，如果BE幀接收信息緩沖區非空，則提取BE幀進行UDP和IP協議解包處理后，拷貝傳送到BE幀UDP端口緩沖區。

進一步，所述通信調度軟件采用偏移式調度機制解決同步零時刻點觸發的IN幀和RT消息的調度沖突，采用阻塞式調度機制解決TT消息和RT消息在RT時間片切換到TT時間片臨界域的調度沖突；

所述阻塞式調度機制是在TT時間片的起始時刻點前預留時間片，該預留時間片禁止RC數據的定時器計時；

所述偏移式調度方式是在TT時間片的起始時刻點發現有同步協議幀發送，優先調度該同步協議幀發送，TT幀的調度時刻點偏移到同步協議幀發送完畢的空閑時刻點，從該時刻點開始使能發送功能；RC幀根據按照固定的周期定時發送，當定時器計時滿則調度發送，發送成功則清除計時器，重新計時。

進一步，所述FPGA電路還包含時鐘同步模塊，所述時鐘同步模塊以MAC層調度周期為通信主時間窗進行時間片劃分，將時間片信息映射為以同步時鐘零時刻點基準的時間片的起始時刻點和結束時刻點。

進一步，所述FPGA電路還包含時鐘同步模塊，所述時鐘同步模塊采用自適應的浮動時間窗機制和漏斗機制設計實現接收幀的管理和校驗，所述浮動時間窗機制為在接收時間窗口的起始時刻點為中心開辟一個浮動窗口，該浮動窗口大小為2倍網絡同步精度，若TT幀的接收時刻點落在浮動窗口內則正確接收，落在時間窗口之外的TT幀將被丟棄，達到一種基于基于時間窗口防火墻的功能；所述漏斗機制為RC幀接收首先查看漏斗容量，當前漏斗容量能夠容納該RC幀則接收，否則就丟棄；無論是TT幀還是RC幀經過MAC層接收檢測后將存放到各自對應的協議棧接收端的緩沖區中。

本發明利用主流的FPGA芯片，設計和研制了具有自主知識產權的千兆TTE端系統，在深入研究SAEAS6802協議標準的基礎上設計TTE端系統的網絡時鐘同步，設計了非中斷機制下的基于數據流優先級調度處理的協議棧軟件、設計具有三種協議接入方式的通信驅動軟件和設計一種基于融合偏移式調度和阻塞式混合調度機制。本發明研制的端系統成功接入TTE網絡，實現建立和維護TTE網絡的高精度的時鐘同步，為用戶提供高實時性、無競爭的時間觸發通信機制，保證了用戶間的高可靠性、高安全性的數據交互。

附圖說明

圖1為實施例一種基于FPGA的千兆TTE端系統控制器的結構示意圖；

圖2為實施例中FPGA電路的結構示意圖；

圖3為實施例中協議軟件的三種協議層次的接入通信方式示意圖；

圖4為實施例中通信調度軟件的調度示意圖。

具體實施方式

下面結合附圖和實施例對本發明作進一步的詳細說明。

如圖1所示，本實施例一種基于FPGA的千兆TTE端系統控制器主要包含主處理器、FPGA電路、電源電路和千兆PHY電路組成。主處理器模塊運行在ARINC653分區操作系統下，主要為TTE端系統驅動軟件提供硬件運行平臺；FPGA電路中設計實現了端系統的時鐘同步、協議棧軟件和通信調度軟件；千兆PHY電路實現了TTE端系統的物理層功能。

如圖2所示，TTE端系統驅動軟件和協議軟件協同合作實現了TT、RC和BE三種數據不同優先級的收發處理調度。其中，TT是基于時間觸發的數據，RC和BE都是基于事件觸發的數據，RC是流量控制數據，BE是普通以太網數據。

TTE端系統的協議棧軟件實現一種非中斷機制的基于數據流優先級輪詢調度機制。協議棧軟件的發送端處理分別給需要進行發送處理的TT、RC和BE三種數據建立不同優先級的FIFO緩沖區，即TT幀調度信息緩沖區、RC幀調度信息緩沖區、BE幀緩沖區。主處理器將TT消息輸入到TT幀調度信息緩沖區，將RC消息輸入到RC幀調度信息緩沖區，將BE消息輸入到BE幀緩沖區。協議棧軟件采用不同優先級調度提取FIFO緩沖區數據實現其不同實時等級的發送協議處理和數據傳遞。協議棧軟件一旦進入發送調度進程，按優先級高低分別輪詢TT幀調度信息緩沖區、RC幀調度信息緩沖區和BE幀緩沖區。優先查詢TT幀調度信息緩沖區，根據TT幀調度信息緩沖區獲取的VLID參數信息索引到對應的TT幀虛擬鏈路緩沖區，讀取該TT消息進行UDP和IP協議棧處理后拷貝傳送到MAC層調度TT幀緩沖區；查詢狀態下，如果TT幀調度信息緩沖區為空，則查詢RC幀調度信息緩沖區，如果非空則根據RC幀調度信息緩沖區獲取的VLID參數信息索引到對應的RC幀虛擬鏈路緩沖區，讀取該RC消息進行UDP和IP協議棧處理后拷貝傳送到MAC層調度RC幀緩沖區；如果TT幀調度信息緩沖區和RC幀調度信息緩沖區均為空，則查詢BE幀緩沖區，如果BE幀緩沖區非空，則提取BE消息進行UDP和IP協議棧處理后，拷貝傳送到MAC層調度BE幀緩沖區。

協議棧軟件的發送端處理分別給TT、RC和BE三種數據建立不同的FIFO緩沖區，即TT幀接收信息緩沖區、RC幀接收信息緩沖區、BE幀緩沖區。千兆PHY電路將接收到的TT幀輸入TT幀接收信息緩沖區，將接收到的RC幀輸入RC幀接收信息緩沖區，將接收到的BE幀輸入BE幀緩沖區。協議棧軟件采用不同優先級調度提取該FIFO緩沖區數據實現其不同實時等級的接收協議處理和數據傳遞。協議棧軟件一旦進入接收進程，按優先級高低分別輪詢TT幀接收信息緩沖區、RC幀接收信息緩沖區和BE幀緩沖區。優先查詢TT幀接收信息緩沖區，根據TT幀的VLID參數信息索引到對應udp端口緩沖區，讀取該TT幀進行UDP和IP協議解包處理后拷貝傳送到TT幀UDP端口緩沖區；如果TT幀接收緩沖區為空，則查詢RC接收信息緩沖區，如果非空則根據RC幀的VLID參數信息索引到對應udp端口緩沖區，讀取該RC幀進行UDP和IP協議解包處理后拷貝傳送到RC幀UDP端口緩沖區；如果TT和RC緩沖區均為空，則查詢BE幀緩沖區，如果BE幀緩沖區非空，則提取BE幀進行UDP和IP協議解包處理后，拷貝傳送到BE幀UDP端口緩沖區。

如圖3所示，協議棧軟件同時實現了TTE端系統的三種協議層次的接入通信方式：

●UDP傳輸接入形式：該數據按照分層設計的思想由經應用服務層，UDP傳輸層，IP網絡層，數據鏈路層組成的四層協議處理；

●IP接入形式：該數據由經應用服務層，IP網絡層，數據鏈路層組成的三層協議處理；

●MAC接入形式：該數據由經應用服務層，數據鏈路層組成的二層協議處理。

TTE端系統的三種接入通信方式豐富了用戶傳輸接入方式的多樣性，不同接入方式具有不同的執行效率和通信帶寬利用率，用戶可以根據不同數據流的通信特點靈活的進行選擇。

在時間同步方面，本實施例通過獲取TTE端系統的同步狀態和同步計時值來實現TTE端系統的同步時鐘和ARINC 653分區操作系統時鐘之間的時鐘同步，即實現應用通信分區的同步。通信分區同步的實現為用戶使用的應用層提供了基于時間觸發通信的機制；保證應用通信調度和TTE網絡調度的無縫連接，避免TT調度時間窗口到達而等待用戶消息導致的時延，減少端到端的分區通信延時，提高網絡帶寬利用率。

TTE端系統采用FPGA硬件設計AS6802標準中定義的網絡時鐘同步功能，在網絡時鐘同步的開發過程中，通過深入掌握SAEAS6802標準中的時鐘同步機制，提出一套高精度標準化的網絡時鐘同步功能設計方案。TTE端系統實現了TTE網絡端系統時鐘同步的啟動建立，集成和維護三個功能模塊，其中同步啟動建立集成了冷啟動和重啟動同步建立功能，同時實現了同步主和同步客戶端的功能，滿足TTE端系統標準的同步功能。

設計在標準協議實現的網絡時鐘同步功能的基礎提供同步時鐘零時刻點激勵脈沖用于MAC層調度周期的對時。以MAC層調度周期為通信主時間窗進行時間片劃分，將時間片信息映射為以同步時鐘零時刻點基準的時間片的起始時刻點和結束時刻點。

采用自適應的浮動時間窗和漏斗機制設計實現接收幀的管理和校驗。TT數據流在MAC層調度周期上對應綁定的接收時間窗口，其映射為以同步時鐘零時刻點基準的時間片的起始時刻點和結束時刻點。在接收時間窗口的起始時刻點為中心開辟一個浮動窗口，該浮動窗口大小為2倍網絡同步精度。該TT幀的接收時刻點落在浮動窗口內則正確接收，落在時間窗口之外的TT幀將被丟棄，達到一種基于基于時間窗口防火墻的功能。RC幀接收首先查看漏斗容量，當前漏斗容量能夠容納該RC幀則接收，否則就丟棄。無論是TT幀還是RC幀經過MAC層接收檢測后將存放到各自對應的協議棧接收端的緩沖區中。

如圖3所示，通信調度軟件提出了一種融合偏移式和阻塞式的調度機制：采用偏移式調度機制解決同步零時刻點觸發的IN幀和RT消息的調度沖突，采用阻塞式調度機制解決TT消息和RT消息在RT時間片切換到TT時間片臨界域的調度沖突，保證了TT消息調度的實時性，減少TT消息傳輸時延。

TT數據幀在同步時鐘計時到TT時間片的起始時刻點調度發送；RC幀、BE幀在同步時鐘計時到RT時間片時調度發送。阻塞調度方式是在TT時間片的起始時刻點前預留時間片，該時間片禁止RC數據的定時器計時，從而保障TT起始時刻點達到時無RC搶占鏈路，當TT幀調度使能將從發送協議棧處理后的數據緩沖區取TT消息發送；偏移式調度方式是在TT時間片的起始時刻點發現有同步協議幀發送，優先調度該幀發送，TT幀的調度時刻點偏移到同步協議幀發送完畢的空閑時刻點，從該時刻點開始使能發送功能；RC幀根據按照固定的周期定時發送，當定時器計時滿則調度發送，發送成功則清除計時器，重新計時。

通信調度主要按照非同步狀態調度和同步狀態調度兩種不同的情景模式進行設計實現：在非同步狀態下，TTE終端等同于普通以太網收發控制器，能夠支持事件觸發類型的以太網數據幀收發調度處理；在同步狀態下時，TTE終端設備具有了網絡的全局同步時鐘，支持TT消息和RT消息的混合調度通信。

本實施例實現了具有故障容忍的網絡時鐘同步基礎上建立的時間觸發傳輸機制，可在一定程度上提高數據通信的時間確定性、實時性、可靠性和安全性，同時支持事件類型消息傳輸，滿足不同實時性要求等級的應用場合。該設計方法極大的豐富了用戶對于基于時間觸發架構下的航空機載總線選型、推動航空總線一體化的手段環節的方法。同時該專利的應用獨立于硬件平臺，適用范圍廣，具有顯著的市場前景和經濟效益。

可以理解的是，對本領域普通技術人員來說，可以根據本發明的技術方案及其發明構思加以等同替換或改變，而所有這些改變或替換都應屬于本發明所附的權利要求的保護范圍。