本發明涉及一種輸出可調驅動器電路，即一種高速大電流限幅驅動電路，屬于驅動電路的技術領域。

背景技術：

數據通信總線驅動器電路的作用為將經數據編碼器編碼的信號轉換為符合總線傳輸特性要求的數據通信總線信號。在集成電路中，普通結構的驅動電路一般采用常規功率放大實現一定驅動能力的輸出驅動，而且參數指標極大依賴于工藝條件，很難滿足數據通信總線傳輸中要求的驅動速度，驅動能力，輸出對稱性，過零穩定性，輸出過沖和振鈴參數指標要求。

技術實現要素：

本發明的技術解決問題為：克服現有技術不足，提出一種輸出可調驅動器電路，即一種新的主要用于適合數據通信總線傳輸特型指標要求的高速大電流限幅驅動電路，可以克服工藝容差實現滿足數據通信協議電參數參數指標要求。主要電參數指標滿足最大輸出驅動電流800mA，信號速率1M的總線驅動特征，輸出幅度18V至27V(變壓器耦合模式)，上升速率100ns至300ns，過零穩定性小于25ns。

本發明的技術解決方案為：一種輸出可調驅動器電路，包括：差分運放111A、差分運放112A、電阻120A、電阻121A、PMOS管123A、NMOS管115A、NMOS管124A、差分反饋運放113A、差分反饋運放114A、反饋電阻122A、反饋電阻116A、限幅二極管D32、基準源118、輸出參數調整電路117、緩沖運算放大器119、差分運放111B、差分運放112B、電阻120B、電阻121B、PMOS管123B、NMOS管115B、NMOS管124B、差分反饋運放113B、差分反饋運放114B、反饋電阻122B、反饋電阻116B、偏置二極管D32、基準源118、緩沖運算放大器119；

外部差分信號輸入正端IN+連接差分運放111A的正端，外部差分信號輸入負端IN-連接差分運放111A的負端；

差分運放111A輸出正端連接電阻120A的一端和差分運放112A的正輸入端，接地電阻120A的另一端接地GND；

差分運放111A輸出負端連接電阻121A的一端和差分運放112A的負輸入端，接地電阻121A的另一端接地GND；

差分運放112A的輸出端連接PMOS管123A的柵極，PMOS管123A的源極連接電源VDD；，PMOS管123A的漏極連接NMOS管115A柵極和NMOS管124A的漏極；NMOS管115A源極接地；漏級接外部輸出TXOUT-和反饋電阻122A的一端，122A的另一端連接限幅二極管D32的正極和反饋電阻116A的一端；反饋電阻116A的另一端連接差分運放114A的正輸入端，差分運放114A的負輸入端連接輸出參數調整電路117的輸出；差分反饋運放114A的正輸出連接差分反饋運放113A的負輸入端，差分反饋運放114A的負輸出端連接差分反饋運放113A的正輸入端；差分反饋運放113A的輸出連接NMOS管124A的柵極，NMOS管124A的源極接地；

外部差分信號輸入正端IN+連接差分運放112B的負端，外部差分信號輸入負端IN-連接差分運放112B的正端；

差分運放112B輸出正端連接電阻120B的一端和差分運放111B的正輸入端，接地電阻120B的另一端接地GND；

差分運放112B輸出負端連接電阻121B的一端和差分運放111B的負輸入端，接地電阻121B的另一端接地GND；

差分運放111B的輸出端連接PMOS管123B的柵極，PMOS管123B的源極連接電源VDD；PMOS管123B的漏極連接NMOS管115B柵極和NMOS管124B的漏極；NMOS管115B源極接地；漏級接外部輸出TXOUT+和反饋電阻122B的一端，122B的另一端連接限幅二極管D32的正極和反饋電阻116B的一端；反饋電阻116B的另一端連接差分運放114B的正輸入端，差分運放114B的負輸入端連接輸出參數調整電路117的輸出；差分反饋運放114B的正輸出連接差分反饋運放113B的負輸入端，差分反饋運放114B的負輸出端連接差分反饋運放113B的正輸入端；差分反饋運放113B的輸出連接NMOS管124B的柵極，NMOS管124B的源極接地；

基準源118的輸出1.25V的參考電壓連接緩沖運算放大器119的正輸入端，緩沖運算放大器119的負輸入端連接緩沖運算放大器119的輸出和偏置二極管D32的負極。

輸出參數調整電路，包括：讀寫開關K1、讀出電流源I32、齊納反熔絲二極管D0、D1、……、DN、……、D31，N為大于1且小于31的整數、對地電流源I0，I1、……、IN、……、I31、開關S<0>、S<1>、……、S<N>、……、S<31>；

讀寫輸入電源信號輸入到讀寫開關K1的一端，讀寫開關K1的另一端連接并聯連接的齊納反熔絲二極管D0、D1、……、DN、……、D31的負極，讀出電流源I32電流流入端連接工作電源，讀出電流源I32電流流出端接接齊納反熔絲二極管序列D0，D1……DN……D31的負極并與讀寫開關K1的另一端連接為讀出序列D<0,31>提供偏置。

齊納反熔絲二極管D0、D1、……、DN、……、D31的正極連接對地電流源I0、I1、……、IN、……、I31的電流流入端分別和開關S<0>、S<1>、……、S<N>、……、S<31>的一端,對地電流源I0，I1、……、IN、……、I31的電流流出端連接開關S<0>、S<1>、……、S<N>、……、S<31>的另一端并接地；

齊納反熔絲二極管D0、D1、……、DN、……、D31的正極作為輸出參數調整電路的輸出配置位送給差分反饋運放114A和114B的負輸入端來調整負端輸入偏置實現對輸出驅動電參數的調整；開關S<0>、S<1>、……、S<N>、……、S<31>的開關鍵分別連接脈沖序列信號S<0,31>，脈沖序列信號S<0,31>作為開關S<0>、S<1>、……、S<N>、……、S<31>的輸入信號，脈沖序列信號控制S<0>，S<1>、……、S<N>、……、S<31>在K1閉合導通時僅有其中一個導通，對需要編程寫入數據的對應的反熔絲齊納二極管D0、D1、……、DN、……、D31熱擊穿形成低阻通路，這樣需要電路工作時經過編程數據寫入的反熔絲齊納二極管對應的數據輸出位就輸出高電平，而沒有經過編程數據寫入的反熔絲齊納二極管輸出位輸出低電平，通過這種方式實現了驅動參數配置。

本發明相對現有技術的優點在于：

(1)本發明提供一種應用于數據通信總線驅動傳輸的電路，它采用一種高速大電流限幅輸出結構、輸出驅動電參數(幅度，沿時間，對稱性)后調整結構、內置基準電流源和電壓源、增益幅度以及速度調整電路。

(2)幅度調整放大器用于提供幅度的階梯性大動態范圍的調整，引入了高速限幅反饋運算放大器，既實現了反饋環路的限幅要求，又能保證高速大電流輸出驅動信號滿足穩定性要求，降低過沖和振鈴，通過差異不對稱補償使得輸出差分信號對稱性滿足指標要求，通過電流源輸出IV轉換調整限幅反饋參考電平。

(3)可以進行電路在線測試后調整，使得由于芯片工藝離散，封裝引入誤差，以及管殼阻抗誤差等因素導致電參數指標不滿足要求的問題，大大提高封裝后成測成品率，克服了高速大電流驅動的穩定性問題和對稱性問題，使得驅動器在較高的頻率下輸出滿足數據通信總線傳輸電參數指標要求。

(4)本發明電路滿足以下數據通信總線驅動輸出電參數指標：具有最大輸出驅動電流800mA，信號速率1M的總線驅動特征，輸出幅度18V至27V(變壓器耦合模式)，上升速率100ns至300ns，過零穩定性小于25ns。滿足數據通信總線電參數指標要求的總線驅動器電路應用。

附圖說明

圖1為本發明高速大電流限幅驅動電路的總體結構框圖；

圖2為本發明高速大電流限幅驅動電路中的輸出幅度參數調整電路；

圖3為限幅輸出可調驅動電路驅動輸出外部應用連接圖。

具體實施方式

本發明的基本思路為：提供一種輸出可調驅動器電路，它具有反熔絲后調整數字校正網絡電路，可調整輸出電壓幅度，輸出電流，上升速率，輸出對稱性。限幅輸出放大器用于提供符合總線傳輸要求的驅動信號。反熔絲后調整數字校正網絡電路可以實現反熔絲調整位的寫入和讀出，輸出電壓幅度調整可以實現對輸出幅度的寬范圍高精度調整，上升速率調整可以調整驅動器輸出的驅動速度，輸出對稱性調整通過調整正負端輸出限幅電路的限幅幅度來調整由于芯片驅動輸出不對稱，芯片正負端PAD引線鍵合，電路管殼布線，以及外接變壓器等芯片外圍輸出阻抗差異引起的輸出對稱性問題。通過對高速大電流輸出驅動總線信號的在線測試后調整，檢測調整峰值幅度，限幅輸出運放用于對輸出驅動總線信號進行限幅輸出，提高信號參數性能。

下面結合附圖和具體實施方式對本發明進行詳細說明。

本發明為一種輸出可調驅動器電路，如圖1所示，為本發明的總體電路圖，即本發明的基本形式，它由反饋控制電流源電阻網絡組成的反饋電路，包括反饋運算放大器113A，113B，114A，114B，緩沖運算放大器117，反饋電阻116A，116B、功率MOS管115A，115B、基準電流源和電壓源118、輸出幅度控制電流、輸出對稱性輸出速度調整部分117組成。

其線路連接如圖1所示,線路元件尾綴A,B代表差分信號鏡像結構部分。線路圖中，外部差分信號輸入正端IN+連接差分運放111A正端，外部差分信號輸入正端IN-連接差分運放111A負端,差分運放111A輸出端正端，負端分別連接接地電阻120A，121A，通過IV轉換驅動差分運放112A，差分運放111A輸出端正端，負端分別連接差分運放112A的正輸入端和負輸入端。112A的輸出控制源極接電源的PMOS管123A為輸出功率NMOS管115A柵極提供充電電流,輸出功率NMOS管115A源極接地，漏級接外部隔離變壓器和反饋電阻122A。122A另一端連接限幅二極管D32和反饋電阻116A。反饋電阻116A的另一端連接差分運放114A的正輸入端，差分運放114A的負輸入端連接輸出參數調整電路117的輸出，差分反饋運放114A的正輸出連接差分反饋運放113A的負輸入端，差分反饋運放的負輸入端連接差分反饋運放113A的正輸入端，差分反饋運放113A的輸出連接源極接地NMOS管124A的柵極，漏極連接輸出功率NMOS管115A柵極，為柵極提供對地放電電流通路。線路圖中，外部差分信號輸入正端IN+連接差分運放111B負端，外部差分信號輸入正端IN-連接差分運放111B負端,差分運放111B輸出端正端，負端分別連接接地電阻120B，121B，通過IV轉換驅動差分運放112B，差分運放111B輸出端正端，負端分別連接差分運放112B的正輸入端和負輸入端。112B的輸出控制源極接電源的PMOS管123B為輸出功率NMOS管115B柵極提供充電電流,輸出功率NMOS管115B源極接地，漏級接外部隔離變壓器和反饋電阻122B。122B另一端連接限幅二極管D32和反饋電阻116B。反饋電阻116B的另一端連接差分運放114B的正輸入端，差分運放114B的負輸入端連接輸出參數調整電路117的輸出，差分反饋運放114A的正輸出連接差分反饋運放113B的負輸入端，差分反饋運放的負輸入端連接差分反饋運放113B的正輸入端，差分反饋運放113B的輸出連接源極接地NMOS管124B的柵極，漏極連接輸出功率NMOS管115B柵極，為柵極提供對地放電電流通路。基準源118產生輸出參考電壓作為緩沖運算放大器119的輸入，緩沖運放輸出連接偏置二極管D32的負極，為取樣反饋提供共模偏置。

經過差分負反饋輸出的電壓信號控制功率MOS管(115A，115B)柵驅動電流源進行功率驅動，該電壓信號經過驅動預放大器(111A，112A，111B，112B)進行相應增益帶寬控制后，其輸出控制MOS管柵驅動電流源，從而控制驅動輸出速度，起到了決定輸出驅動速度的作用，經過轉換的預放大信號通過控制驅動功率MOS管柵電流源的大小來控制輸出速度，負反饋放大器第一級差分運放114A，114B輸出信號幅度可調，所以功率MOS管輸出速度可調。

幅度調整電路和輸出對稱性調整整電路控制差分運放114A，114B中的負輸入端的3類各6檔共32位可調偏置電流源，通過電流源的電流電壓轉換幅度控制輸出幅度，114A，114B中負輸入端的偏置電流源來自于基準電流源由輸出參數調整電路輸出的32位數字控制信號控制通斷，電流鏡優選比例關系為1：2：4：4：8：16，保證參數可寬范圍高精度調整，用來消除由于工藝離散，鍵合封裝帶來的驅動器輸出參數漂移問題。

作為輸出參數調整部分結構具體實現如圖2所示。輸出驅動參數后調整電路(包括幅度控制，對稱性控制，驅動速度控制)，通過32位數據位(分別對應10位幅度控制，10位對稱性控制和12位驅動速度控制)調整運放負輸入端的偏置電流源實現IV轉換，等效于調節負反饋差分運放負輸入端信號的方式來滿足數據通信電路對輸出驅動電參數指標要求：優選輸出對稱性失調參數指標小于250mV，驅動速度優選在100ns至300ns之間，驅動幅度優選在18V至27V之間，過零穩定性小于25ns。

如圖1所示的高速大電流限幅輸出驅動電路，通過對輸出電壓采樣在預設置限幅反饋閾值進行幅度限制，使得輸出差分電壓幅度滿足指標要求，通過調整運放輸出電流能力的方式改變輸出驅動管柵極電壓驅動電流源的電流能力來改變驅動管電壓變化速度從而改變驅動管導通電阻來控制輸出驅動能力。

如圖3所示，為限幅輸出可調驅動電路驅動輸出外部應用連接圖，TXOUT+、TXOUT-、VCC能夠通過隔離變壓器和耦合網絡連接至數據總線。

輸出參數調整電路，即反熔絲后調整電路，齊納反熔絲二極管D0、D1、……、DN、……、D31的正極作為輸出參數調整電路的輸出配置位送給差分反饋運放114A和114B的負輸入端來調整負端輸入偏置實現對輸出驅動電參數的調整；開關S<0>、S<1>、……、S<N>、……、S<31>的開關鍵分別連接脈沖序列信號S<0,31>，脈沖序列信號S<0,31>作為開關S<0>、S<1>、……、S<N>、……、S<31>的輸入信號，脈沖序列信號控制S<0>，S<1>、……、S<N>、……、S<31>在K1閉合導通時僅有其中一個導通，對需要編程寫入數據的對應的反熔絲齊納二極管D0、D1、……、DN、……、D31熱擊穿形成低阻通路，這樣需要電路工作時經過編程數據寫入的反熔絲齊納二極管對應的數據輸出位就輸出高電平，而沒有經過編程數據寫入的反熔絲齊納二極管輸出位輸出低電平。作為參數配置位實現靈活的輸出參數調整配置。該結構中采用反向擊穿齊納管反熔絲結構，利用齊納管高壓大電流反向擊穿后形成的低阻特性實現反熔絲數據編程寫入，輸出參數調整電路由擊穿控制開關管和相應邏輯電路組成，編程完成后，數據從相應的齊納管讀出，由于讀出電流源的存在，在高壓大電流反向擊穿后的齊納管位置輸出為高電平，未經高壓大電流反向擊穿處的齊納管位置輸出為低電平。這樣就可以實現輸出參數調整電路的32位控制數據編程。

由于常規的反饋電路采用幅度采樣電路無法精確控制采樣信號的混疊信號噪聲，從而影響相位裕度和輸出幅度精度，無法滿足輸出信號過沖和振鈴信號幅度指標要求，穩定性差。本發明采用的電路結構設計了一種先進的幅度反饋放大器，通過控制由輸出幅度采樣反饋電路(116A，116B)，基準源緩沖放大器(119)、輸出限幅參考電壓調整部分、對稱性調整部分(117)等電路實現。輸出幅度采樣電路將輸出結果與預設置的輸出幅度控制閾值進行限幅，限幅結果反饋到功率MOS管(115A，115B)輸出端。克服了上述問題，驅動器的限幅輸出幅度和振鈴過沖都能符合數據通信總線傳輸電參數特性指標要求。該輸出可調驅動器可以進行電路在線測試后調整，通過對第一級差分輸入運放偏置電流源差異不對稱補償使得輸出差分信號對稱性滿足指標要求，通過電流源輸出IV轉換調整限幅反饋參考電平。使得由于芯片工藝離散，封裝引入誤差，以及管殼阻抗誤差等因素導致的低成品率問題明顯改善，大大提高封裝后成測成品率。