專(zhuān)利名稱(chēng)：一種可編程多路數(shù)字波形產(chǎn)生的方法及其裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種用于ASIC設(shè)計(jì)和調(diào)試過(guò)程中的測(cè)試波形發(fā)生方法和裝置，特別是一種可編程多路數(shù)字波形產(chǎn)生的方法和裝置。
背景技術(shù)：
在ASIC設(shè)計(jì)過(guò)程中，需要各種類(lèi)型的數(shù)字波形去模擬各種狀態(tài)，以測(cè)試芯片的功能。
現(xiàn)有的波形發(fā)生器不足以滿(mǎn)足需要。原因如下一般只能產(chǎn)生一路到兩路的波形信號(hào)。而ASIC設(shè)計(jì)需要的波形信號(hào)為8路，16路，或32路。甚至更多。
不可編程。一個(gè)波形發(fā)生器只能產(chǎn)生一種波形，其波形周期不可修改。而ASIC設(shè)計(jì)需要不同周期的波形。
因此，在目前的ASIC設(shè)計(jì)和調(diào)試過(guò)程中，總是因?yàn)槿鄙傧嚓P(guān)的波形發(fā)生器而極為不方便。

發(fā)明內(nèi)容
本發(fā)明的目的是針對(duì)現(xiàn)有技術(shù)的不足，提供一種可編程的，簡(jiǎn)單的多路數(shù)字波形產(chǎn)生的方法。并且同時(shí)提供一種采用該方法的裝置。
為了解決上述技術(shù)問(wèn)題，本發(fā)明所采取的技術(shù)方案是一種可編程多路數(shù)字波形產(chǎn)生的方法，包括如下步驟步驟1、根據(jù)需要編制若干組波形數(shù)據(jù)序列；步驟2、對(duì)應(yīng)設(shè)置若干個(gè)波形數(shù)據(jù)存儲(chǔ)裝置，將所編制的波形數(shù)據(jù)序列分別存儲(chǔ)在所述波形數(shù)據(jù)存儲(chǔ)裝置中；步驟3、獲得輸出波形的指令，并從所指定的波形數(shù)據(jù)存儲(chǔ)裝置中讀入波形數(shù)據(jù)序列；步驟4、獲得時(shí)鐘信號(hào)；
步驟5、將所讀入的波形數(shù)據(jù)序列在時(shí)鐘信號(hào)的控制下依次寫(xiě)到輸出裝置上，從而產(chǎn)生波形輸出；步驟6、檢查是否有終止信號(hào)，有則停止輸出；無(wú)則返回步驟4。
所述波形數(shù)據(jù)序列可以由若干組二進(jìn)制代碼構(gòu)成，其中每組二進(jìn)制代碼中的每一位對(duì)應(yīng)輸出裝置上的一路輸出端，從而通過(guò)該路輸出端輸出。
所述二進(jìn)制代碼的“1”、“0”可以分別對(duì)應(yīng)高、低電平，所述輸出的波形是由所述若干組二進(jìn)制代碼的相同位的數(shù)據(jù)在相同的輸出端上依次輸出而形成。
所述波形數(shù)據(jù)存儲(chǔ)裝置可以采用計(jì)算機(jī)內(nèi)存，所述輸出裝置可以采用計(jì)算機(jī)的并行接口。
所述可編程多路數(shù)字波形產(chǎn)生的方法，可以具體包括以下步驟步驟一、根據(jù)需要編制若干組不同的波形數(shù)據(jù)序列；步驟二、將所編制的波形數(shù)據(jù)序列以文件形式分別存儲(chǔ)到計(jì)算機(jī)的內(nèi)存中；步驟三、獲得計(jì)算機(jī)的并行接口的句柄；步驟四、設(shè)置計(jì)算機(jī)的并行接口的輸出端；步驟五、獲得輸出波形的指令，從所指定的文件中讀入波形數(shù)據(jù)序列；步驟六、獲得時(shí)鐘信號(hào)；步驟七、將所讀入的波形數(shù)據(jù)序列在時(shí)鐘信號(hào)的控制下依次寫(xiě)到計(jì)算機(jī)的并行接口的輸出端上，從而產(chǎn)生一路或多路波形輸出；步驟八、檢查是否有終止信號(hào)，有則停止輸出；無(wú)則設(shè)置數(shù)據(jù)指針至波形數(shù)據(jù)序列的首位，并返回步驟六。
一種可編程多路數(shù)字波形發(fā)生器，包括控制器、存儲(chǔ)器和帶多路輸出的并行輸出口，所述存儲(chǔ)器用于存儲(chǔ)所編制的波形數(shù)據(jù)序列，所述控制器的輸入端分別輸入輸出波形的指令、時(shí)鐘信號(hào)、終止信號(hào)，并且還輸入來(lái)自存儲(chǔ)器的波形數(shù)據(jù)序列，所述控制器的輸出端輸出波形數(shù)據(jù)至帶多路輸出的并行輸出口。
所述控制器可以為一段存儲(chǔ)在計(jì)算機(jī)內(nèi)部的程序，所述存儲(chǔ)器為計(jì)算機(jī)內(nèi)存。
所述帶多路輸出的并行輸出口可以為計(jì)算機(jī)的并行接口。
所述控制器可以為一段封裝在帶有可編程輸出端口的PCI卡或帶可編程輸出端口的USB設(shè)備或單片機(jī)內(nèi)部的程序。
所述存儲(chǔ)器可以為隨機(jī)存儲(chǔ)器或非易失性存儲(chǔ)器。
在上述技術(shù)方案中，本發(fā)明所提供的方法由于首先通過(guò)編制波形數(shù)據(jù)序列，并通過(guò)波形數(shù)據(jù)序列的位數(shù)和位值，在輸出該波形數(shù)據(jù)序列后，即可獲得任意多路輸出波形。因此，在實(shí)際使用時(shí)，設(shè)計(jì)調(diào)試人員可以通過(guò)改變波形數(shù)據(jù)序列的值，達(dá)到改變波形信號(hào)的路數(shù)、周期等參數(shù)的目的。另外，由于該波形數(shù)據(jù)序列可以以文件的形式存儲(chǔ)，則可達(dá)到重復(fù)使用的目的。本發(fā)明同時(shí)提供的根據(jù)該方法獲得的可編程多路數(shù)字波形發(fā)生器，其實(shí)現(xiàn)的裝置可以靈活多樣，既可以直接利用普通PC，又可以利用其它相應(yīng)的設(shè)備，因此，其結(jié)構(gòu)簡(jiǎn)單、實(shí)現(xiàn)容易，同時(shí)具有操作簡(jiǎn)單，使用方便等特點(diǎn)


附圖1為本發(fā)明一種可編程多路數(shù)字波形產(chǎn)生的方法的流程圖；附圖2為本發(fā)明一種可編程多路數(shù)字波形產(chǎn)生的方法的一種具體實(shí)施例的流程圖；附圖3為本發(fā)明一種可編程多路數(shù)字波形產(chǎn)生的方法的一種具體實(shí)施例的計(jì)算機(jī)并行接口上的輸出端口的示意圖；附圖4為本發(fā)明一種可編程多路數(shù)字波形產(chǎn)生的方法的一種具體實(shí)施例的各輸出端口的輸出波形圖；附圖5為本發(fā)明一種可編程多路數(shù)字波形發(fā)生器的結(jié)構(gòu)原理方框圖。
具體實(shí)施例方式
下面將結(jié)合說(shuō)明書(shū)附圖及具體實(shí)施例對(duì)本發(fā)明作進(jìn)一步詳細(xì)說(shuō)明。
參考附圖1，一種用于ASIC設(shè)計(jì)和調(diào)試過(guò)程中的可編程多路數(shù)字波形產(chǎn)生的方法，包括如下步驟步驟1、根據(jù)需要編制若干組波形數(shù)據(jù)序列；步驟2、對(duì)應(yīng)設(shè)置若干個(gè)波形數(shù)據(jù)存儲(chǔ)裝置，將所編制的波形數(shù)據(jù)序列分別存儲(chǔ)在所述波形數(shù)據(jù)存儲(chǔ)裝置中；步驟3、獲得輸出波形的指令，并從所指定的波形數(shù)據(jù)存儲(chǔ)裝置中讀入波形數(shù)據(jù)序列；步驟4、獲得時(shí)鐘信號(hào)；步驟5、將所讀入的波形數(shù)據(jù)序列在時(shí)鐘信號(hào)的控制下依次寫(xiě)到輸出裝置上，從而產(chǎn)生波形輸出；步驟6、檢查是否有終止信號(hào)，有則停止輸出；無(wú)則返回步驟4。
所述波形數(shù)據(jù)序列由若干組二進(jìn)制代碼構(gòu)成，其中每組二進(jìn)制代碼中的每一位對(duì)應(yīng)輸出裝置上的一路輸出端，從而通過(guò)該路輸出端輸出。
作為圖1所示方法的一種具體實(shí)施例，參考附圖2，其步驟具體為步驟一、根據(jù)需要編制若干組不同的波形數(shù)據(jù)序列；如以四組8位的波形數(shù)據(jù)為例，所編制的波形數(shù)據(jù)序列為Data 110001000(0x88)Data 201110111(0x77)Data 310100000(0xa0)Data 401011111(0x5f)其中，所述二進(jìn)制代碼的“1”、“0”分別對(duì)應(yīng)高、低電平，從而所述輸出的波形是由所述若干組二進(jìn)制代碼的相同位的數(shù)據(jù)在相同的輸出端上依次輸出而形成。
步驟二、將所編制的波形數(shù)據(jù)序列以文件形式分別存儲(chǔ)到計(jì)算機(jī)的內(nèi)存中；即將上述波形數(shù)據(jù)序列存入文件中。
步驟三、獲得計(jì)算機(jī)的并行接口的句柄；步驟四、設(shè)置計(jì)算機(jī)的并行接口的輸出端；圖3所示為利用并行接口的Pin2～Pin9實(shí)現(xiàn)8路數(shù)字波形的控制。
步驟五、獲得輸出波形的指令，從所指定的文件中讀入波形數(shù)據(jù)序列；步驟六、獲得時(shí)鐘信號(hào)；步驟七、將所讀入的波形數(shù)據(jù)序列在時(shí)鐘信號(hào)的控制下依次寫(xiě)到計(jì)算機(jī)的并行接口的輸出端上，從而產(chǎn)生一路或多路波形輸出；步驟八、檢查是否有終止信號(hào)，有則停止輸出；無(wú)則設(shè)置數(shù)據(jù)指針至波形數(shù)據(jù)序列的首位，并返回步驟六。
其輸出的波形圖如圖4所示，其中，虛線(xiàn)分隔出各個(gè)輸出周期。如此，則通過(guò)本方法實(shí)現(xiàn)了多路、連續(xù)、周期性輸出數(shù)字波形的目的。而且改變波形數(shù)據(jù)序列，即可獲得不同的波形和周期的數(shù)字波形。
附圖5給出本發(fā)明所提供的一種可編程多路數(shù)字波形發(fā)生器的結(jié)構(gòu)原理方框圖。圖示本波形發(fā)生器是由控制器、存儲(chǔ)器和帶多路輸出的并行輸出口構(gòu)成。所述存儲(chǔ)器用于存儲(chǔ)所編制的波形數(shù)據(jù)序列，所述控制器的輸入端分別輸入輸出波形的指令、時(shí)鐘信號(hào)、終止信號(hào)，并且還輸入來(lái)自存儲(chǔ)器的波形數(shù)據(jù)序列，所述控制器的輸出端輸出波形數(shù)據(jù)至帶多路輸出的并行輸出口。
所述控制器可以為一段存儲(chǔ)在計(jì)算機(jī)內(nèi)部的程序，所述存儲(chǔ)器為計(jì)算機(jī)內(nèi)存。所述帶多路輸出的并行輸出口為計(jì)算機(jī)的并行接口。采用這種結(jié)構(gòu)的本波形發(fā)生器結(jié)構(gòu)簡(jiǎn)單，可直接利用普通PC機(jī)，實(shí)現(xiàn)起來(lái)相當(dāng)容易。而且由于波形數(shù)據(jù)序列可以以文件的形式存儲(chǔ)在PC機(jī)內(nèi)，可以隨時(shí)循環(huán)調(diào)用，并可以隨時(shí)修改，使用靈活性好，便于設(shè)計(jì)調(diào)試者使用。
此外，所述控制器還可以為一段封裝在帶有可編程輸出端口的PCI卡或帶可編程輸出端口的USB設(shè)備或單片機(jī)內(nèi)部的程序。所述存儲(chǔ)器為隨機(jī)存儲(chǔ)器或非易失性存儲(chǔ)器。這樣構(gòu)建的一張功能卡，或一個(gè)小型單片機(jī)系統(tǒng)，可以在線(xiàn)編程、在線(xiàn)更改，并攜帶方便，使用也及其方便。
權(quán)利要求
1.一種可編程多路數(shù)字波形產(chǎn)生的方法，包括如下步驟步驟1、根據(jù)需要編制若干組波形數(shù)據(jù)序列；步驟2、對(duì)應(yīng)設(shè)置若干個(gè)波形數(shù)據(jù)存儲(chǔ)裝置，將所編制的波形數(shù)據(jù)序列分別存儲(chǔ)在所述波形數(shù)據(jù)存儲(chǔ)裝置中；步驟3、獲得輸出波形的指令，并從所指定的波形數(shù)據(jù)存儲(chǔ)裝置中讀入波形數(shù)據(jù)序列；步驟4、獲得時(shí)鐘信號(hào)；步驟5、將所讀入的波形數(shù)據(jù)序列在時(shí)鐘信號(hào)的控制下依次寫(xiě)到輸出裝置上，從而產(chǎn)生波形輸出；步驟6、檢查是否有終止信號(hào)，有則停止輸出；無(wú)則返回步驟4。
2.如權(quán)利要求1所述可編程多路數(shù)字波形產(chǎn)生的方法，其特征在于所述波形數(shù)據(jù)序列由若干組二進(jìn)制代碼構(gòu)成，其中每組二進(jìn)制代碼中的每一位對(duì)應(yīng)輸出裝置上的一路輸出端，從而通過(guò)該路輸出端輸出。
3.如權(quán)利要求2所述可編程多路數(shù)字波形產(chǎn)生的方法，其特征在于所述二進(jìn)制代碼的“1”、“0”分別對(duì)應(yīng)高、低電平，所述輸出的波形是由所述若干組二進(jìn)制代碼的相同位的數(shù)據(jù)在相同的輸出端上依次輸出而形成。
4.如權(quán)利要求1、2或3所述可編程多路數(shù)字波形產(chǎn)生的方法，其特征在于所述波形數(shù)據(jù)存儲(chǔ)裝置采用計(jì)算機(jī)內(nèi)存，所述輸出裝置采用計(jì)算機(jī)的并行接口。
5.如權(quán)利要求4所述可編程多路數(shù)字波形產(chǎn)生的方法，其特征在于包括以下步驟步驟一、根據(jù)需要編制若干組不同的波形數(shù)據(jù)序列；步驟二、將所編制的波形數(shù)據(jù)序列以文件形式分別存儲(chǔ)到計(jì)算機(jī)的內(nèi)存中步驟三、獲得計(jì)算機(jī)的并行接口的句柄；步驟四、設(shè)置計(jì)算機(jī)的并行接口的輸出端；步驟五、獲得輸出波形的指令，從所指定的文件中讀入波形數(shù)據(jù)序列；步驟六、獲得時(shí)鐘信號(hào)；步驟七、將所讀入的波形數(shù)據(jù)序列在時(shí)鐘信號(hào)的控制下依次寫(xiě)到計(jì)算機(jī)的并行接口的輸出端上，從而產(chǎn)生一路或多路波形輸出；步驟八、檢查是否有終止信號(hào)，有則停止輸出；無(wú)則設(shè)置數(shù)據(jù)指針至波形數(shù)據(jù)序列的首位，并返回步驟六。
6.一種可編程多路數(shù)字波形發(fā)生器，其特征在于包括控制器、存儲(chǔ)器和帶多路輸出的并行輸出口，所述存儲(chǔ)器用于存儲(chǔ)所編制的波形數(shù)據(jù)序列，所述控制器的輸入端分別輸入輸出波形的指令、時(shí)鐘信號(hào)、終止信號(hào)，并且還輸入來(lái)自存儲(chǔ)器的波形數(shù)據(jù)序列，所述控制器的輸出端輸出波形數(shù)據(jù)至帶多路輸出的并行輸出口。
7.如權(quán)利要求6所述可編程多路數(shù)字波形發(fā)生器，其特征在于所述控制器為一段存儲(chǔ)在計(jì)算機(jī)內(nèi)部的程序，所述存儲(chǔ)器為計(jì)算機(jī)內(nèi)存。
8.如權(quán)利要求7所述可編程多路數(shù)字波形發(fā)生器，其特征在于所述帶多路輸出的并行輸出口為計(jì)算機(jī)的并行接口。
9.如權(quán)利要求6所述可編程多路數(shù)字波形發(fā)生器，其特征在于所述控制器為一段封裝在帶有可編程輸出端口的PCI卡或帶可編程輸出端口的USB設(shè)備或單片機(jī)內(nèi)部的程序。
10.如權(quán)利要求9所述可編程多路數(shù)字波形發(fā)生器，其特征在于所述存儲(chǔ)器為隨機(jī)存儲(chǔ)器或非易失性存儲(chǔ)器。
全文摘要
本發(fā)明公開(kāi)了一種用于ASIC設(shè)計(jì)和調(diào)試的可編程多路數(shù)字波形產(chǎn)生的方法，包括如下步驟1)根據(jù)需要編制若干組波形數(shù)據(jù)序列；2)對(duì)應(yīng)設(shè)置若干個(gè)波形數(shù)據(jù)存儲(chǔ)裝置，將所編制的波形數(shù)據(jù)序列分別存儲(chǔ)在該存儲(chǔ)裝置中；3)獲得輸出波形的指令，并讀入波形數(shù)據(jù)序列；4)獲得時(shí)鐘信號(hào)；5)將所讀入的波形數(shù)據(jù)序列依時(shí)鐘信號(hào)依次寫(xiě)到輸出裝置上，以產(chǎn)生波形輸出；6)檢查是否有終止信號(hào)，有則停止輸出；無(wú)則返回步驟4)。本發(fā)明同時(shí)公開(kāi)了使用該方法的裝置，包括控制器、存儲(chǔ)器和帶多路輸出的并行輸出口，存儲(chǔ)器用于存儲(chǔ)波形數(shù)據(jù)序列，控制器的輸入端分別輸入各控制指令以及來(lái)自存儲(chǔ)器的波形數(shù)據(jù)序列，其輸出端輸出波形數(shù)據(jù)至所述并行輸出口。
文檔編號(hào)G06F17/00GK1744072SQ20041007405
公開(kāi)日2006年3月8日 申請(qǐng)日期2004年9月2日 優(yōu)先權(quán)日2004年9月2日
發(fā)明者曹玉弟 申請(qǐng)人:北京中星微電子有限公司