專利名稱：片上系統與應用于其中的測試/除錯方法
技術領域：
本發明涉及一種片上系統與應用于其中的測試和/或除錯方法，特別涉及具有內建測試/除錯電路的片上系統和一種可執行內存直接存取測試和/或除錯的片上系統測試方法。
背景技術：
就目前的技術而言，片上系統(System-on-a-Chip，簡稱SoC)或系統級集成(System-Level Integration，簡稱SLI)芯片已成為一種重要的產品設計趨勢。這類芯片的主要設計概念是將芯片中的電路微型化和模塊化，通過在單顆集成電路(integrated circuit，簡稱IC)中集成所有功能的方式，使得所生產的產品外型更輕巧并且便于攜帶，從而符合目前電子產品的個人化需求。然而，由于電路系統的復雜性和需要較長實現時間的緣故，可能會影響片上系統或系統級集成芯片的進一步發展；舉例來說，一般IC設計公司從產品設計、驗證(verification)到產生掩模繪圖文件(例如GDSII)，再到晶片廠投產至少需經過8至12個月，換句話說，一個片上系統或系統級集成芯片從初期的開發到最后可能的獲利，時間可能會超過一年以上。就電路系統來說，要在單顆集成電路中集成許多各種不同的電路，技術上本身就會遇到許多問題，例如在高速數字電路和模擬電路之間可能會發生噪聲干擾。另外，各硅智財(Intellectual Properties，簡稱IPs)間供電電壓的不同將產生復雜的電源管理線路以及功率浪費等問題，然而如果還要考慮嵌入式內存的集成與驗證的話，對于IC廠商要進行產品的設計、生產制造到完成，可能又需要耗上大概半年左右的時間，因此，要加快產品的測試、除錯與驗證的速度以縮短產品完成的時間，成為各家IC廠商的改進目標之一。
請參閱圖1，圖1是公知的片上系統(SoC)的功能方框示意圖。由圖所示，中央處理單元10、嵌入式內存11以及內存控制器13集成在片上系統1中，而該中央處理單元10和該內存控制器13通過內部總線12與該嵌入式內存11進行信號連接，因此，該中央處理單元10通過該內存控制器13來控制該嵌入式內存11進行數據讀取與寫入的內部傳輸。在該設計結構下，該片上系統1中的嵌入式內存11不具有額外的外部接腳，從而使該片上系統1之外的電路可以對其中的該嵌入式內存11進行數據的存取，因此要從外部直接對該嵌入式內存11進行數據讀取與寫入是有困難的，這樣對產品設計制造過程中所進行的除錯(debug)程序及軟件開發都有相當程度的不便。
另外，一般的測試機器無法提供現階段片上系統所需要的快速測試信號與大量測試圖樣(Test Patterns)的儲存記憶空間信號，因此為了滿足這項需求，就需要使用高速、高容量但卻是高價位的測試儀器來進行測試，然而如果使用較低價位的測試儀器作測試，則可能不會滿足實時性測試(At-Speed Test)結果的需求。此外，由于嵌入式內存的緊密結構特征，使得片上系統容易受制于各種不利的缺陷因素而影響其性能，此外由于內存數組的運行模式基本上是模擬的，因此其容錯能力較差，所以，上述的這些設計特點都使得內存數組更容易受到錯綜復雜的制造缺陷的影響。而在存在缺陷的情況下緊密的內存數組封裝造成相鄰單元的狀態可能會產生誤操作，而且某些缺陷可能只在特定的數據模式下才會暴露。此外，這些缺陷類型很多是具有時間相關性的，因此只有在正常工作頻率下才會被發現。
為了解決這一問題，內建自我測試(built-in-self-test，簡稱BIST)的技術被采用，它以合理的電路面積來對嵌入式內存進行徹底的測試，其測試包括將測試圖樣(test patterns)寫入內存中并且接著將其讀回，以檢測其所產生的測試圖樣是否符合預期，這樣我們就可以大量地節省其測試時間，而且使得一般的測試儀器也可以用來作實時性測試(At-Speed Test)。
請參閱圖2，圖2是具有自我測試功能的另一公知片上系統的功能方框示意圖。該圖所示的設計結構利用內建自我測試控制器(BIST Controller)21、圖樣產生器(Pattern Generator)22與反應分析器(Response Analyzer)23來對待測試電路20進行測試，通過輸入外部的Bist_on信號，該內建自我測試控制器21在控制該圖樣產生器22產生出測試圖樣與基本的控制信號之后，進入BIST模式；利用多任務器24來對該圖樣產生器22所產生的測試圖樣進行選擇，經過特定時間，輸出信號被傳送至該反應分析器23中進行分析，最后，該內建自我測試控制器21發出Bist_done信號，用來表示測試程序已經完成。而根據Pass/Fail輸出信號的輸出，可以判斷出該待測試電路20的測試是運行正常還是無法被測定。
然而，上述的內建自我測試(BIST)技術仍然限制了片上系統中的嵌入式內存通過外部電路來進行數據存取以達到除錯和驗證的目的；為了解決這一問題，目前在某些芯片上提供了額外的接腳，從而可以對特殊的測試模式進行操作，因此，通過這些額外的接腳以及目前已有的數據/地址接腳就可以對該嵌入式內存進行數據存取，但是，這些額外接腳的設置不可避免地將會增加芯片的封裝體積以及制作成本；而如何能在不需要增加生產成本與制造額外接腳的情形下，使得外部電路能對片上系統中的嵌入式內存進行數據存取以達到測試、除錯和驗證的目的成為需要解決的主要問題。

發明內容
鑒于上述問題，提出本發明，本發明提供片上系統，其中的嵌入式內存可以和外部裝置進行直接存取，從而達到測試與除錯的目的而無需增設額外的接腳。
本發明也提供了片上系統的測試與除錯方法，可通過芯片上已有的接腳來執行該測試與除錯的操作，而不需要特別地設計出執行的接腳。
本發明一種內建測試/除錯電路的片上系統，包含有嵌入式內存；JTAG控制器，其包含存取測試端口以與外部裝置進行信號連接，用以接收來自該外部裝置在測試/除錯模式下所發出的測試/除錯信號，并響應該測試/除錯信號而發出控制信號；以及寄存器裝置，其與該嵌入式內存進行信號連接，用以儲存該測試/除錯信號所載有的存取該嵌入式內存所需的信息，并響應該控制信號使與該信息相關的數據通過該存取測試端口在該嵌入式內存與該外部裝置之間轉移。
根據上述方案，其中該寄存器裝置包含有與該嵌入式內存信號連接的內存存取數據寄存器，以及與該JTAG控制器信號連接的JTAG可存取移位寄存器，并且該內存存取數據寄存器與該JTAG可存取移位寄存器之間互相連接。
根據上述方案，其中該片上系統還包含有內建自我測試電路，用以執行內建自我測試模式，該內建自我測試電路還包含有內建自我測試控制器；第一多任務器，其與該內存存取數據寄存器以及該內建自我測試電路進行信號連接，用以響應該內建自我測試控制器所發出的控制信號，而選擇該內建自我測試電路所輸出的信號或者該內存存取數據寄存器所輸出的信號，并傳送至該嵌入式內存中；中央處理單元；以及第二多任務器，其與該第一多任務器以及該中央處理單元信號連接，響應由該JTAG控制器所發出的控制信號，選擇該第一多任務器所輸出的信號或者該中央處理單元所輸出的信號，并傳送至該嵌入式內存中。
根據上述方案，其中該測試/除錯信號所載有的該信息，包含在讀取操作中要從該嵌入式內存中讀取的與數據相關的地址信息，以及在寫入操作中要寫入到該嵌入式內存中的地址信息與數據。
根據上述方案，其中該外部裝置經由該寄存器裝置和該存取測試端口將測試數據寫入到該嵌入式內存中，并在后續經由該寄存器裝置和該存取測試端口從該嵌入式內存中讀取出該測試數據，以確定該嵌入式內存在測試模式下是否工作正常。另外，該外部裝置在測試模式下分析經由該寄存器裝置和該存取測試端口從該嵌入式內存中所讀取出的數據，以確定該數據是否為錯誤數據，或者在除錯模式下經由該寄存器裝置和該存取測試端口將數據寫入到該嵌入式內存中，以覆蓋該錯誤數據。
本發明另一方案是一種片上系統的測試方法，該方法包含下列步驟從外部裝置經由片上系統中的JTAG控制器中的存取測試端口，將第一測試信號輸入到該片上系統；響應該第一測試信號，該JTAG控制器發出第一控制信號；響應該第一控制信號并且根據該第一測試信號所載有的地址信息而執行數據寫入操作，以將數據寫入到該片上系統中的嵌入式內存中；根據該地址信息而執行讀取該嵌入式內存的數據讀取操作，并經由該存取測試端口將從該嵌入式內存中所讀取出的數據輸出到該外部裝置中；以及利用該外部裝置對從該嵌入式內存中所讀取出的數據進行分析。
本發明所述的方法，其中響應第二測試信號發出的第二控制信號，該聯合測試行動組控制器執行該數據讀取操作。
本發明所述的方法，其中該第一測試信號載有該數據寫入操作所需的測試數據與該測試數據的地址信息，并且該第二測試信號載有該數據讀取操作所需的該測試數據的地址信息。
本發明所述的方法還至少包含下列步驟的其中之一將該測試數據和該地址信息儲存到該片上系統中的聯合測試行動組可存取移位寄存器中，接著將該測試數據和該地址信息轉移至該片上系統的內存存取數據寄存器中，用以進行該數據寫入操作；將該地址信息儲存到該聯合測試行動組可存取移位寄存器中，接著將該地址信息轉移到該內存存取數據寄存器中，用以進行該數據讀取操作；在該數據讀取操作中將從該嵌入式內存中所讀取出的數據從該內存存取數據寄存器轉移到該聯合測試行動組可存取移位寄存器中，并接著將該數據轉移到該存取測試端口中用以輸出；通過選擇該片上系統中的內建自我測試電路所輸出的信號與該內存存取數據寄存器所輸出的信號的其中之一作為測試模式輸出到該嵌入式內存中，從而在內建自我測試模式和外部測試模式之間進行切換；以及通過選擇該測試模式的輸出信號與該片上系統中的中央處理單元的輸出信號的其中之一傳送到該嵌入式內存中，從而在測試模式與正常模式之間進行切換。
本發明另一方案是一種片上系統的內存直接存取測試方法，該方法包含下列步驟從外部裝置經由該片上系統中JTAG控制器中的存取測試端口，將測試信號輸入到該片上系統中；響應該測試信號從該JTAG控制器發出控制信號，該測試信號包含有地址信息；將該測試信號所載有的該地址信息儲存到寄存器裝置中；根據儲存于該寄存器裝置中的該地址信息并響應該控制信號，對該片上系統中的嵌入式內存進行數據讀取操作；經由該存取測試端口與該寄存器裝置將從該嵌入式內存中所讀取出的數據輸出到該外部裝置中；以及利用該外部裝置對從該嵌入式內存中所讀取出的數據進行分析。其中在數據輸出的步驟中，從該嵌入式內存中提取出該數據并儲存于該寄存器裝置中的內存存取數據寄存器中，接著將該數據從該內存存取數據寄存器轉移至該寄存器裝置的JTAG可存取移位寄存器中，并接著將該數據從該JTAG可存取移位寄存器輸出到該外部裝置。
本發明另一方案是一種片上系統的內存直接存取除錯方法，該方法包含下列步驟從外部裝置經由該片上系統中JTAG控制器中的存取測試端口，將除錯信號輸入到該片上系統中，該除錯信號包含有地址信息和第一數據；響應該除錯信號從該JTAG控制器發出控制信號；將該除錯信號所載有的該地址信息與該第一數據儲存到寄存器裝置中；以及響應該控制信號執行數據寫入操作，根據該地址信息將儲存在該寄存器裝置中的該第一數據覆寫到儲存于該片上系統的嵌入式內存中的第二數據。其中自該外部裝置接收該第一數據并儲存于該寄存器裝置中的JTAG可存取移位寄存器中，接著將該第一數據從該JTAG可存取移位寄存器轉移至該寄存器裝置的內存存取數據寄存器中，接著將該第一數據從該內存存取數據寄存器轉移至該嵌入式內存中。
本發明在該片上系統中運用了多任務器，使得使用者或設計人員可通過JTAG端口而對該片上系統中的該嵌入式內存進行讀取和寫入，因此，有效地減少了對芯片進行除錯的時間以及軟件開發的時間，進而可減少產品制造的時間。而在多個內存中已具有多個內建自我測試電路模塊，因此利用本發明在其中內存組成元件的數據/地址/控制路徑上設計出多個多任務器，使得設計人員只要運用最少的硅材料成本耗費，就可在不影響其電路設計的性能的情況下得到上述額外的內存除錯操作特性。


本發明通過下列附圖及說明，進行更深入的了解圖1為公知的片上系統的功能方框示意圖。
圖2為具有自我測試功能的另一公知片上系統的功能方框示意圖。
圖3為本發明改進公知技術所開發出的片上系統優選實施例的功能方框示意圖。
其中，附圖標記說明如下1片上系統 10中央處理單元 11嵌入式內存12內部總線 13內存控制器20待測試電路21內建自我測試控制器22圖樣產生器23反應分析器24多任務器 3片上系統 30中央處理單元301系統時鐘控制 302內存存取控制 31嵌入式內存33內建自我測試電路 331內建自我測試控制器34第一多任務器 35JTAG控制器350存取測試端口351時鐘控制器 36內存存取數據寄存器38第二多任務器
37JTAG可存取移位寄存器 39測試/除錯裝置信號接腳TDI、TDO具體實施方式
請參閱圖3，圖3是本發明改進公知技術所開發出片上系統(SoC)3的優選實施例功能方框示意圖。由圖所示，該片上系統3包含有中央處理單元30、嵌入式內存31、內建自我測試電路33、內建自我測試控制器331、第一多任務器34和JTAG(Joint Test Action Group，聯合測試行動組)控制器35，并以公知方法將這些元件集成；在該中央處理單元30中包含有系統時鐘控制301，其對該嵌入式內存31進行系統時鐘控制；以及內存存取控制302，其對該嵌入式內存31進行內存存取控制。“JTAG”是指由JTAG組織(Joint TestAction Group)制訂、正式名稱為IEEE 1149.1的芯片設計規范，其目的在于通過制定指令集與通訊協議而建立出基本芯片測試的架構。該JTAG控制器35主要包含有存取測試端口(Test Access Port，簡稱TAP)350和時鐘控制器351，其中“TAP”是指由JTAG組織所規范的一種測試接口，由數據輸入測試(Test Data In，簡稱TDI)、數據輸出測試(Test Data Out，簡稱TDO)、時鐘測試(Test Clock，簡稱TCK)、測試模式選擇(Test Mode Select，簡稱TMS)和測試復位(Test Reset，簡稱TRST)等信號所組成，為了表示簡潔，在圖3中只顯示出本發明提到的該TDI信號接腳和該TDO信號接腳。此外，該存取測試端口350的功能是用來解譯其JTAG指令，而該時鐘控制器351則用來提供時鐘給其它元件以進行操作。
而本發明在使用了目前已有的JTAG控制器的技術與硬件架構之外，在片上系統中又加入內存存取數據寄存器(memory access data register)36、JTAG(Joint Test Action Group，聯合測試行動組)可存取移位寄存器37以及第二多任務器38，用以對該嵌入式內存執行測試和除錯的運行程序，因此，通過該方案在裝置設計上就不需要再增加額外的接腳；而該內存存取數據寄存器36包含有內存必要的控制信號、地址信息和數據信息。其中該JTAG可存取移位寄存器37基本上和該內存存取數據寄存器36具有相同的空間大小，并且用以加載或卸載其儲存于該內存存取數據寄存器36中的信息。對根據本發明提供的圖3中的該片上系統3對外部的測試和除錯的實施方法進行描述。
在測試模式下，測試/除錯裝置39通過原來就存在于存取測試端口350中的TDI信號接腳對該片上系統3中的該存取測試端口350輸出測試信號，而該測試信號還包含了要被寫入的數據和其地址信息，接著該測試信號被傳送到其中的該JTAG可存取移位寄存器37中。根據該地址信息以及響應在該測試模式下控制系統時鐘的該時鐘控制器351所產生的時鐘信號，該JTAG控制器35進一步地發出(asserts)控制信號以將數據寫入到該嵌入式內存31中；而在完成寫入測試之后，將寫入到該嵌入式內存31中的數據讀取出并作隨后的分析。另外，包含地址信息的另一測試信號通過該存取測試端口350輸入到該片上系統3中，接著該信號被傳送到該JTAG可存取移位寄存器37中，該JTAG控制器35發出控制信號，并將該JTAG可存取移位寄存器37中的地址信息加載到該內存存取數據寄存器36中。根據該地址信息以及響應在該測試模式下控制系統時鐘的該時鐘控制器351所產生的時鐘信號，該JTAG控制器35進一步地發出控制信號以提取該嵌入式內存31中的數據，并儲存到該內存存取數據寄存器36中。接著，該數據進一步從該內存存取數據寄存器36被轉移到該JTAG可存取移位寄存器37中，并隨后從該存取測試端口350輸出到該測試/除錯裝置39中(例如計算機系統)；同時下一個存取操作被載入到該JTAG可存取移位寄存器37中。
在該實施例中，因為目前的測試模式可以與內建自我測試(BIST)模式共存，所以該第二多任務器38用來對該內建自我測試模式或本發明所述的內存直接存取測試模式(direct memory access test mode)作選擇。響應該內建自我測試控制器331產生的控制信號，選擇出該內建自我測試電路33所輸出的信號或該內存存取數據寄存器36所輸出的信號的其中之一，經由該第二多任務器38傳送到該第一多任務器34中。該第一多任務器34可以響應由該JTAG控制器35所發出的控制信號，從而選擇內建自我測試模式/內存直接存取測試模式、或者正常工作模式等。
從如上所述的實施過程可知，這種測試模式通過將附加的測試數據寫入到該嵌入式內存中并且隨后讀取出，用以檢查讀取出的數據是否與寫入的數據一致；或者，測試模式可以在該中央處理單元的運行期間，讀取出運行時的數據并且檢查是否有錯誤出現。這種內存直接存取測試模式可概述如下通過該片上系統中的該JTAG控制器中的存取測試端口，將包含有地址信息的測試信號從外部裝置，例如該測試/除錯裝置39，輸入到該片上系統中，響應該測試信號，該JTAG控制器發出控制信號，同時，該測試信號所載有的該地址信息被儲存到寄存器裝置中，例如該內存存取數據寄存器36以及該JTAG可存取移位寄存器37，從而根據儲存于該寄存器裝置中的該地址信息并響應該控制信號，執行該片上系統中的該嵌入式內存的數據讀取操作(data-reading operation)，接著，從該嵌入式內存中讀取出的數據經由該存取測試端口傳送到該外部裝置中，并由該外部裝置進行分析。
而在該測試模式之后，如果測試發現其中具有錯誤數據，則執行除錯模式，舉例來說，正確的數據被寫入到該嵌入式內存中用以取代并移除錯誤的數據。這種內存直接存取除錯模式概述如下首先，通過該片上系統中的該JTAG控制器中的存取測試端口，除錯信號從外部裝置，例如該測試/除錯裝置39，輸入到該片上系統中，其中該除錯信號包含有地址信息以及正確的數據，，該JTAG控制器發出控制信號以響應該除錯信號，此外，該除錯信號所載有的該地址信息與該正確的數據被儲存到寄存器裝置中，例如該內存存取數據寄存器36以及該JTAG可存取移位寄存器37，接著，響應該控制信號，執行數據寫入操作(data-writing operation)，根據該地址信息將儲存于該寄存器裝置中的正確數據覆寫到儲存在該片上系統中的該嵌入式內存中的錯誤數據，因此達到除錯的目的。
如上所述的內存直接存取測試所使用的電路包括在片上系統中目前所使用的的元件中，只要使用最少的硅材料成本耗費，就可在不影響其電路設計的性能的情況下得到上述額外的內存除錯運行特性。而測試人員在芯片產品設計的最后程序可以利用這種測試裝置，來對芯片產品中個別的內存狀態進行測試或修正(interrogate/modify)的除錯程序，而對于軟件開發的設計者來說，本發明也會改善在其開發的產品中相關的除錯作業程序，即嵌入式內存的直接存取方式將可以有效地減少軟件本身在進行除錯過程中所需要的時間；此外，對于負責產品測試的測試人員來說，可以利用該技術的特性對內存組成元件進行測試，用來改善產品的生產或是有助于其發生錯誤時的分析。
本發明以最實際和最佳的方式對實施例進行描述與說明，然而可以了解到本發明并不局限于其實施例的描述所公開的方案，相反的，本發明適用于各種不同的變形和相似的設計，并且以最廣泛的解釋而得到的所有變形與相似的結構，都符合所附的權利要求書所包含的精神與范圍內。
權利要求
1.一種內建測試/除錯電路的片上系統，包含有嵌入式內存；聯合測試行動組控制器，包含存取測試端口以與外部裝置進行信號連接，用以接收來自該外部裝置在測試/除錯模式下所發出的測試/除錯信號，并響應該測試/除錯信號而發出控制信號；以及寄存器裝置，與該嵌入式內存進行信號連接，用以儲存該測試/除錯信號所載有的存取該嵌入式內存所需的信息，并響應該控制信號使與該信息相關的數據通過該存取測試端口在該嵌入式內存與該外部裝置之間轉移。
2.如權利要求1所述的片上系統，其中該寄存器裝置包含有內存存取數據寄存器，其與該嵌入式內存進行信號連接；以及聯合測試行動組可存取移位寄存器，其與該聯合測試行動組控制器進行信號連接；并且該內存存取數據寄存器與該聯合測試行動組可存取移位寄存器之間互相連接。
3.如權利要求2所述的片上系統還包含有內建自我測試電路，用以執行內建自我測試模式，該內建自我測試電路還包含有內建自我測試控制器；第一多任務器，其與該內存存取數據寄存器以及該內建自我測試電路信號連接，用以響應由該內建自我測試控制器所發出的控制信號，選擇該內建自我測試電路所輸出的信號或者該內存存取數據寄存器所輸出的信號，并傳送到該嵌入式內存中；中央處理單元；以及第二多任務器，其與該第一多任務器以及該中央處理單元進行信號連接，響應該聯合測試行動組控制器所發出的控制信號，選擇該第一多任務器所輸出的信號或者該中央處理單元所輸出的信號，并傳送到該嵌入式內存中。
4.如權利要求1所述的片上系統，其中該測試/除錯信號所載有的該信息，包含在讀取操作中要從該嵌入式內存中讀取的與數據相關的地址信息，以及在寫入操作中要寫入到該嵌入式內存中的地址信息與數據。
5.如權利要求1所述的片上系統，其中該外部裝置經由該寄存器裝置和該存取測試端口將測試數據寫入到該嵌入式內存中，并隨后經由該寄存器裝置和該存取測試端口從該嵌入式內存中讀取出該測試數據，以確定該嵌入式內存在測試模式下是否工作正常。
6.如權利要求1所述的片上系統，其中該外部裝置在測試模式下分析經由該寄存器裝置和該存取測試端口而從該嵌入式內存中所讀取出的數據，以確定該數據是否為錯誤數據，或者在除錯模式下經由該寄存器裝置和該存取測試端口將數據寫入到該嵌入式內存中，以覆蓋該錯誤數據。
7.一種片上系統的測試方法，該方法包含下列步驟從外部裝置經由片上系統中的聯合測試行動組控制器中的存取測試端口，將第一測試信號輸入到該片上系統；響應該第一測試信號，該聯合測試行動組控制器發出第一控制信號；響應該第一控制信號并且根據該第一測試信號所載有的地址信息而執行數據寫入操作，以將數據寫入到該片上系統中的嵌入式內存中；根據該地址信息而執行讀取該嵌入式內存的數據讀取操作，并經由該存取測試端口將從該嵌入式內存中所讀取出的數據輸出到該外部裝置中；以及利用該外部裝置對從該嵌入式內存中所讀取出的數據進行分析。
8.如權利要求7所述的方法，其中響應第二測試信號發出的第二控制信號，該聯合測試行動組控制器執行該數據讀取操作。
9.如權利要求8所述的方法，其中該第一測試信號載有該數據寫入操作所需的測試數據與該測試數據的地址信息，并且該第二測試信號載有該數據讀取操作所需的該測試數據的地址信息。
10.如權利要求9所述的方法還至少包含下列步驟的其中之一將該測試數據和該地址信息儲存到該片上系統中的聯合測試行動組可存取移位寄存器中，接著將該測試數據和該地址信息轉移至該片上系統的內存存取數據寄存器中，用以進行該數據寫入操作；將該地址信息儲存到該聯合測試行動組可存取移位寄存器中，接著將該地址信息轉移到該內存存取數據寄存器中，用以進行該數據讀取操作；在該數據讀取操作中將從該嵌入式內存中所讀取出的數據從該內存存取數據寄存器轉移到該聯合測試行動組可存取移位寄存器中，并接著將該數據轉移到該存取測試端口中用以輸出；通過選擇該片上系統中的內建自我測試電路所輸出的信號與該內存存取數據寄存器所輸出的信號的其中之一作為測試模式輸出到該嵌入式內存中，從而在內建自我測試模式和外部測試模式之間進行切換；以及通過選擇該測試模式的輸出信號與該片上系統中的中央處理單元的輸出信號的其中之一傳送到該嵌入式內存中，從而在測試模式與正常模式之間進行切換。
11.一種片上系統的內存直接存取測試方法，該方法包含下列步驟從外部裝置經由該片上系統中的聯合測試行動組控制器中的存取測試端口，將測試信號輸入到該片上系統中；響應該測試信號，該聯合測試行動組控制器發出控制信號，該測試信號包含有地址信息；將該測試信號所載有的該地址信息儲存到寄存器裝置中；根據儲存在該寄存器裝置中的該地址信息并響應該控制信號，對該片上系統中的嵌入式內存進行數據讀取操作；經由該存取測試端口與該寄存器裝置將從該嵌入式內存中所讀取出的數據輸出到該外部裝置中；以及利用該外部裝置對從該嵌入式內存中所讀取出的數據進行分析。
12.如權利要求11所述的內存直接存取測試方法，其中在數據輸出的步驟中，從該嵌入式內存中提取出該數據并儲存在該寄存器裝置中的內存存取數據寄存器中，接著將該數據從該內存存取數據寄存器轉移到該寄存器裝置的聯合測試行動組可存取移位寄存器中，并接著將該數據從該聯合測試行動組可存取移位寄存器輸出到該外部裝置。
13.一種片上系統的內存直接存取除錯方法，該方法包含下列步驟從外部裝置經由該片上系統中的聯合測試行動組控制器中的存取測試端口，將除錯信號輸入到該片上系統中，該除錯信號包含有地址信息和第一數據；響應該除錯信號，該聯合測試行動組控制器發出控制信號；將該除錯信號所載有的該地址信息與該第一數據儲存到寄存器裝置中；以及響應該控制信號而執行數據寫入操作，根據該地址信息將儲存在該寄存器裝置中的該第一數據覆寫到儲存于該片上系統的嵌入式內存中的第二數據。
14.如權利要求13所述的內存直接存取除錯方法，其中自該外部裝置接收該第一數據并儲存于該寄存器裝置中的聯合測試行動組可存取移位寄存器中，接著將該第一數據從該聯合測試行動組可存取移位寄存器轉移至該寄存器裝置的內存存取數據寄存器中，接著將該第一數據從該內存存取數據寄存器轉移至該嵌入式內存中。
全文摘要
本發明公開一種片上系統與應用于其中的測試/除錯方法。該片上系統包含JTAG控制器，通過存取測試端口與外部裝置進行信號連接，用以接收測試/除錯信號，并響應測試/除錯信號而發出控制信號；以及寄存器裝置，在該JTAG控制器與嵌入式內存之間信號連接，用以儲存測試/除錯信號所載有的存取嵌入式內存所需的信息。從該嵌入式內存中所讀取出的數據，經由該存取測試端口從該寄存器裝置傳送至該外部裝置中進行分析。正確的數據經由該存取測試端口從該外部裝置寫入到該寄存器裝置中，接著從該寄存器裝置轉移至該嵌入式內存中，用以復原錯誤數據。本發明有效地減少對芯片進行除錯的時間以及軟件開發的時間，進而減少產品制造的時間。
文檔編號G06F11/36GK1828553SQ20061007362
公開日2006年9月6日 申請日期2006年4月13日 優先權日2005年4月13日
發明者史蒂夫·吉亞賴爾 申請人:威盛電子股份有限公司