專利名稱：具有混合并行/串行總線接口的用戶設備的制作方法
技術領域：
本發明是關于總線數據傳送。特別是，本發明是為減少傳送總線數據的線路。
背景技術：
圖1所示者即為用于傳送數據的總線其一范例。圖1是一用于無線通信系統的接收與傳送增益控制器(GC)30、32，及一GC控制器38說明圖。一通信臺，像是基站或用戶設備，會傳送(TX)及接收(RX)信號。為控制這些信號增益，落屬于其它接收/傳送組件的運作范圍之間，GC 30、32會調整RX及TX信號上的增益度。
為控制GC 30、32的增益參數，會利用一GC控制器38。即如圖1所示，該GC控制器38會利用一功率控制總線，像是16條線路總線34、36來送出TX 36及RX 34信號的增益值，比如其中的每一個為八條線路。功率控制總線線路34、36雖可供允快速數據傳送，然這會要求該GC 30、32及該GC控制器38上許多接腳，或是像一專用集成電路(ASIC)的集成電路(IC)上GC 30、32及GC控制器38間的許多連接。增加接腳數會要求額外電路板空間與連接。增加IC連接會占用珍貴的IC空間。大量的接腳或連接或會依實現方式而定提高總線成本。
從而，希望是可具有其它的數據傳送方式。

發明內容
根據本發明的第一方面，提供了一種混合并行/串行總線接口，該總線接口包含一數據區塊解多路復用裝置，具有一輸入，經配置設定以接收一數據區塊，并將該數據區塊解多路復用成兩組i細塊(nibble)，各個細塊具有多個位；i偶數及一奇數組的并行至串行轉換器，各組的i細塊被發送至一別組的并行至串行轉換器同步于第二時鐘信號的時鐘信號速率，并以轉換各細塊成一串行數據；一第一組i多路復用器，于i條線路上，在該第二時鐘信號的正邊緣處串行傳送該偶數組的并行至串行轉換器，并且于i條線路上，在該第二時鐘信號的負邊緣處自該奇數組的并行至串行轉換器串行傳送數據；一第二組i解多路復用器，以接收偶數及奇數的串行數據，并將所接收的偶數串行數據送出至一偶數緩沖器，而將奇數串行數據送出至一奇數緩沖器；偶數及奇數緩沖器；i偶數及一奇數組的串行至并行轉換器，該偶數組的串行至并行轉換器為將所接收的偶數串行數據轉換成偶數并行數據，并按同步于該第二時鐘信號而輸出該偶數并行數據；以及該i奇數組的串行至并行轉換器，以將所接收的奇數串行數據轉換成奇數并行數據，并按同步于該第二時鐘信號而輸出該奇數并行數據，以及一數據區塊重建裝置，以將該偶數及奇數并行數據合并為該數據區塊。
根據本發明的第二方面，提供了一種包括上述第一方面的混合并行/串行總線接口的基站。
根據本發明的第三方面，提供了一種包括上述第一方面的混合并行/串行總線接口的用戶設備。


圖1是RX與TX GC和GC控制器圖式說明。
圖2是一混合并行/串行總線接口框圖。
圖3是利用混合并行/串行總線接口的數據區塊傳送作業流程圖。
圖4說明將一區塊轉成最顯著及最小顯著細塊的解多路復用作業。
圖5說明利用數據交錯處理對一區塊進行解多路復用作業。
圖6是一雙向混合并行/串行總線接口的框圖。
圖7是一雙向線路實現圖式。
圖8是開始位的時序圖。
圖9是一函數可控制性的混合并行/串行總線接口的框圖。
圖10是一函數可控制性的混合并行/串行總線接口的開始位時序圖。
圖11是表示各項函數的開始位實現列表。
圖12是目的地控制混合并行/串行總線接口的框圖。
圖13是表示各項目的地的開始位實現列表。
圖14是表示各項目的地/函數的開始位實現列表。
圖15是目的地/函數控制混合并行/串行總線接口的框圖。
圖16是表示各項目的地/函數的開始位流程圖。
圖17是正及負時鐘信號邊緣的混合并行/串行總線接口框圖。
圖18是正及負時鐘信號邊緣的混合并行/串行總線接口時序圖。
圖19是一2線式GC/GC控制器總線框圖。
圖20是一3線式GC/GC控制器總線框圖。
具體實施例方式
圖2所示者是一混合并行/串行總線接口框圖，而圖3為一混合并行/串行總線接口數據傳送作業流程圖。一數據區塊會被跨于該接口而從節點150傳送到節點252(54)。一數據區塊解多路復用裝置40接收該區塊，并將其解多路復用成為i個細塊，以利于i條數據傳送線路44上傳送(56)。該數值i是根據連接數目與傳送速度之間的取舍而定。一種決定i值的方式是首先決定一傳送該數據區塊所得承允的最大延遲。按照此最大延遲，可決定出傳送該區塊所需要的最小線路數目。利用最小數量的線路，用以傳送數據的線路會被選定為至少該最小值量。線路44可為接腳，以及其在電路板上或于一IC連接上的相關連接。一種解多路復用成細塊的方式是將區塊切割成一最顯著到一最小顯著細塊。為如圖4說明，于兩條線路上傳送一八位區塊，該區塊會被解多路復用成一四位最顯著細塊及一四位最小顯著細塊。
另一種方式則是將該區塊交錯跨于i個細塊。該區塊之前i個位會變成各i個細塊的第一位。其次的i個位會變成各i個細塊的第二位，如此下去一直到該最后i個位。為說明如圖5所示的在兩條連接上的一八位區塊，第一個位會被映射到細塊1的第一位。第二個位會被映射到細塊2的第一位。第三個位會被映射到細塊1的第二位，如此繼續下去，一直到將最后一個位映射到細塊2的最后位。
各個細塊會被送到i個并行轉串行(P/S)轉換器42的相對應者(58)，從并行位轉換成串行位，并于線路上串行循序地傳送(60)。在各條線路的相對側會是一串行轉并行(S/P)轉換器46。各個S/P轉換器46會將所傳串行數據轉換成其原始細塊(62)。第i個經復原細塊會被一數據區塊重建裝置48處理，以重建該原始數據區塊(64)。
另一方面，雙向方式，會利用i條連接以按雙向方式傳送數據，即如圖6。可按雙向傳送信息數據，或是可按單一方向傳送信息而朝另一方向送返確認信號。在此，一數據區塊解多路復用及重建裝置66會接收從節點150傳送到節點252的數據區塊。該解多路復用及重建裝置66會將該區塊解多路復用成i個細塊。i個P/S轉換器68會將各個細塊轉換成串行數據。一組多路復用器(MUX)/DEMUX 71將各個P/S轉換器68耦接到i條線路44的相對應者。在節點252處，另一組的多路復用器MUX/DEMUX 75將線路44連接到一組S/P轉換器72。該組S/P轉換器72會將各細塊的所收串行數據轉換成為原始傳送的細塊。所收細塊會被一數據區塊解多路復用及重建裝置76重建成原始數據區塊，并輸出為所接收的數據區塊。
對于從節點252傳送到節點150的各區塊，該數據區塊解多路復用及重建裝置76會接收一數據區塊。該區塊會被解多路復用成為各細塊，并將各細塊傳送到一組P/S轉換器74。該P/S轉換器74會將各細塊轉換成串行格式，以供跨于i條線路44傳送。節點2組的MUX/DEMUX 75會將所述P/S轉換器74耦接到i條線路44，而節點1組的MUX/DEMUX 71會將線路44耦接到i個S/P轉換器70。所述S/P轉換器70將所傳數據轉換成其原始細塊。該數據區塊解多路復用及重建裝置66從所收細塊重建出數據區塊，以輸出所接收的數據區塊。既然一次只會在單一方向上傳送數據，這種實現可按半雙工方式運作。
圖7是一雙向切換電路的實現簡圖。該節點1P/S轉換器68的串行輸出會被輸入到一三態式緩沖器78。該緩沖器78具有另一輸入，這會被耦接到一表示高狀態的電壓。該緩沖器78的輸出是串行數據，透過線路85被傳送到一節點2三態式緩沖器84。電阻86會被耦接于線路85與接地之間。該節點2緩沖器84傳通該串行數據給一節點2S/P轉換器74。類似地，來自該節點2P/S轉換器74的串行輸出會被輸入到一三態式緩沖器72。該緩沖器72也具有另一耦接于一高電壓的輸入。該緩沖器82的串行輸出會透過線路85而傳送到節點1三態式緩沖器80。該節點1緩沖器80會將該串行數據傳通至一節點1S/P轉換器70。
在另種實現里，部分的i條線路44可在一方向上傳送數據，而其它的i條線路44可在另一方向上傳送數據。在節點150，會收到一數據區塊以供傳送到節點252。根據該區塊所需的數據吞吐速率以及另一方向上的話務需求而定，在此會利用j條連接來傳送該區塊，其中該j值為1到i之間。該區塊會被分成j個細塊，并利用i個P/S轉換器68中的j個來轉換成j組串行數據。相對應的j個節點2S/P轉換器72，與節點2數據區塊區別及重建裝置76會復原該數據區塊。在相反方向上，會利用達i-j或k條線路以傳送該數據區塊。
在一用于增益控制總線的雙向式總線較佳實現中，會在一方向上送出一增益控制值，并送返一確認信號。或另者，在一方向上送出一增益控制值，而在另一方向上送出一增益控制裝置狀態信號。
一種混合并行/串行接口實現是于一同步系統內，且可參如圖8所說明者。在此，會利用一同步時鐘信號以同步各式組件的計時。為表述該數據區塊傳送作業的起點，會送出一開始位。即如圖8所示，各線路會在其正常零水準。然后會送出一表示開始區塊傳送作業的開始位。在本例中，所有線路會送出一開始位，然實僅需在一條線路上送出開始位。如在任一條線路上送出開始位，像是一1值，則接收節點會明了開始該區塊數據傳送作業。在此，會透過其相對應線路送出各個串行細塊。在傳送各細塊后，線路會回返至它們的正常狀態，比如皆為低者。
在其它實現里，也會利用開始位做為待予執行的函數的表示器。這種實現方式可如圖9說明。而如圖10所示者，如任一連接的第一位為1值，該接收節點會了解待予傳送區塊數據。即如圖11的GC控制器實現的表格所列，利用三種開始字節合01、10及11。00表示尚未送出開始位。各個組合代表一種函數。在本例中，01表示應執行一相對減少函數，像是將該數據區塊值減少1值。10表示應執行一相對增加函數，像是將該數據區塊值增加1值。11表示應執行一絕對值函數，此時該區塊會維持相同數值。為增加可用函數的數目，可利用額外位，例如，可將每條線路2個開始位映射到達七(7)項函數，或是將i條線路的n個開始位映射到達in+1-1種函數。處理裝置86會依開始位所述，對所收的數據區塊執行函數。
在如圖12所示的另款實現里，開始位表示一目的地裝置。即如圖13所示，此為兩個目的地裝置/兩條線路實現，開始位的組合會關聯到對所傳數據區塊的目的地裝置88-92。01表示裝置1；10表示裝置2；而11表示裝置3。在收到該數據區塊重建裝置48的開始位后，所重建的區塊會被送到相對應裝置88-92。為增加潛在目的地裝置的數目，可利用額外的開始位。對于在各i條線路上的n個開始位，可選定達in+1-1個裝置。
即如圖14所示，可利用開始位來表示函數及目的地裝置兩者。圖14顯示一具有像是RX及TX GC兩個裝置的三條連接系統。在各條線路上利用開始位，圖中繪出兩個裝置的三種函數。在本例中，線路1的開始位代表該標的裝置，「0」為裝置1，而「1」為裝置2。連接2及3的位代表所執行函數。「11」代表絕對值函數；「10」代表相對增加函數；而「01」代表相對減少函數。所有三個開始位為零，意即「000」，會是正常非數據傳送狀態，而在此并未使用「001」。可利用額外的位以增加更多的函數或裝置。對于在各i條線路上的n個開始位，可選定達in+1-1個函數/裝置組合。
圖15是一實現表示函數及目的地裝置兩者的開始位的系統框圖。經復原的細塊會由該數據區塊重建裝置48所接收。根據所收到的開始位，該處理裝置86會執行所述函數，而將所處理區塊送到所述的目的地裝置88-92。
即如圖16流程圖所示，會將表示該函數/目的地的開始位增入各個細塊內(94)。在此，會透過這i條線路送出這些細塊(96)。利用開始位，會在數據區塊上執行適當函數，數據區塊會被送到適當目的地或兩者(98)。
為增加同步系統內的吞吐量，會利用時鐘信號的正(雙)及負(單)邊緣兩者來傳送區塊數據。其一實現可如圖17所示。數據區塊解多路復用裝置100收到數據區塊，并將其解多路復用成兩個(雙及單)組i個細塊。在此，會將i個細塊的各組數據送到個別各組的i個P/S裝置102、104。即如圖17所示，一組的單P/S裝置102會具有i個P/S裝置，這會擁有其經反置器118所反置的時鐘信號信號。因此，經反置的時鐘信號信號會是經相對于該系統時鐘信號而延遲的半個時鐘信號周期。一組i個MUX 106會在該組雙P/S裝置104與該組單P/S裝置102之間，按兩倍于該時鐘信號速率而進行選定。在各連接上傳送的產獲數據會是兩倍的時鐘信號速率。在各連接的另一端是一相對應的DEMUX 108。這些DEMUX 108會循序地按兩倍時鐘信號速率，將各條線路44耦接到一雙112與單110緩沖器。各個緩沖器112、110接收一相對應的雙與單位元，并握持該數值一個完整時鐘信號周期。一雙116與單114組的S/P裝置會復原所述雙與單細塊。一數據區塊重建裝置122會從各個所傳細塊重建該數據區塊。
圖18說明利用該正及負時鐘信號邊緣，在一系統線路上進行的數據傳送作業。圖標者是待予于線路1上傳送的雙數據與單數據。斜楔部分表示合并信號內的負時鐘信號邊緣，而無斜楔部分則表示正者。即如圖標，數據傳送速率會增加一倍。
圖19是一用于一GC控制器38及一GC 124之間的混合并行/串行接口較佳實現。一數據區塊，像是16位的GC控制數據(8位RX和8位TX)，會被從該GC控制器38傳送給一數據區塊解多路復用裝置40。該數據區塊會被解多路復用成為兩個細塊，像是兩個8位細塊。會對各個細塊增附一開始位，像是令為每個細塊9位。在此，會利用兩個P/S轉換器42于兩條線路上傳送這兩個細塊。當S/P轉換器46偵測到開始位時就會將所接收細塊轉換為并行格式。該數據區塊重建裝置會重建原始16位以控制GC 124的增益。如開始位表述出一函數，即如圖11所示，該AGC 124會在調整增益之前，先對所收區塊執行該項函數。
圖20是于一混合并行/串行總線轉換器另一較佳實現，此是位于GC控制器38及一RX GC 30與TX GC 32間，并利用三(3)條線路。該GC控制器38會按適當RX及TX增益值與開始位，即如圖14所示，送出一數據區塊給該GC 30、32。如確采用按圖14的開始位，裝置1為RX GC 30而裝置2為TX GC 32。該數據區塊解多路復用裝置40會將該數據區塊解多路復用成為三個細塊，以供透過這三條線路而傳送。利用三個P/S轉換器42及三個S/P轉換46，各細塊會被串行地在各線路上傳送，并轉換成原始細塊。該數據區塊重建裝置48會重建原始數據區塊，并執行如開始位所述的函數，像是相對增加、相對減少及絕對值。所獲數據會被送到如開始位所述的RX或TX GC 30、32。
權利要求
1.一種包含用于同步系統內的混合并行/串行總線接口的基站，該同步系統具有一相關第一時鐘信號，該總線接口包含一數據區域解多路復用裝置，具有一輸入以接收一數據區塊，并將該數據區塊解多路復用成兩組i個細塊，各個細塊具有多個位；一偶數組及一奇數組并行至串行轉換器，其各具有i個并行至串行轉換器，各組的i個細塊被發送至同步于一第二時鐘信號的時鐘信號速率的一組相應的并行至串行轉換器，以將所接收的i個細塊轉換成一串行數據，其中該第二時鐘信號是該第一時鐘信號的一延遲時鐘信號；一第一組i個多路復用器，于i條線路上，在該第二時鐘信號的正邊緣處串行傳送該偶數組并行至串行轉換器，并且于i條線路上，在該第二時鐘信號的負邊緣處串行傳送來自該奇數組并行至串行轉換器的數據；一第二組i個解多路復用器，以接收該偶數及奇數串行數據，并將所接收的偶數串行數據送出至一偶數緩沖器，而將奇數串行數據送出至一奇數緩沖器；一偶數組及一奇數組串行至并行轉換器，其各具有i個串行至并行轉換器，該偶數組的i個串行至并行轉換器將所接收的偶數串行數據轉換成偶數并行數據，并輸出同步于該第二時鐘信號的該偶數并行數據；以及該奇數組的i個串行至并行轉換器將該所接收的奇數串行數據轉換成奇數并行數據，并輸出同步于該第二時鐘信號的該奇數并行數據，以及一數據區塊重建裝置，以將該偶數及奇數并行數據合并為該數據區塊。
2.如權利要求1所述的基站，其特征在于，各個數據區塊具有N個位，且1<i<N2.]]>
3.如權利要求1所述的基站接口，其特征在于，該偶數及奇數緩沖器個別緩沖該偶數及奇數組的串行/并行轉換器，以令該偶數及奇數組的串行/并行轉換器接收同步于該第二時鐘信號的偶數及奇數所接收的串行數據。
4.一種包含用于同步系統內的混合并行/串行總線接口的用戶設備，該同步系統具有一相關第一時鐘信號，該總線接口包含一數據區域解多路復用裝置，具有一輸入以接收一數據區塊，并將該數據區塊解多路復用成兩組i個細塊，各個細塊具有多個位；一偶數組及一奇數組并行至串行轉換器，其各具有i個并行至串行轉換器，各組的i個細塊被發送至同步于一第二時鐘信號的時鐘信號速率的一組相應的并行至串行轉換器，以將所接收的i個細塊轉換成一串行數據，其中該第二時鐘信號是該第一時鐘信號的一延遲時鐘信號；一第一組i個多路復用器，于i條線路上，在該第二時鐘信號的正邊緣處串行傳送該偶數組并行至串行轉換器，并且于i條線路上，在該第二時鐘信號的負邊緣處串行傳送來自該奇數組并行至串行轉換器的數據；一第二組i個解多路復用器，以接收該偶數及奇數串行數據，并將所接收的偶數串行數據送出至一偶數緩沖器，而將奇數串行數據送出至一奇數緩沖器；一偶數組及一奇數組串行至并行轉換器，其各具有i個串行至并行轉換器，該偶數組的i個串行至并行轉換器將所接收的偶數串行數據轉換成偶數并行數據，并輸出同步于該第二時鐘信號的該偶數并行數據；以及該奇數組的i個串行至并行轉換器將該所接收的奇數串行數據轉換成奇數并行數據，并輸出同步于該第二時鐘信號的該奇數并行數據，以及一數據區塊重建裝置，以將該偶數及奇數并行數據合并為該數據區塊。
5.如權利要求4所述的用戶設備接口，其特征在于，各個數據區塊具有N個位，且1<i<N2.]]>
6.如權利要求4所述的用戶設備接口，其特征在于，該偶數及奇數緩沖器個別緩沖該偶數及奇數組的串行/并行轉換器，以令該偶數及奇數組的串行/并行轉換器接收同步于該第二時鐘信號的偶數及奇數所接收的串行數據。
全文摘要
一種用于一用戶設備(UE)的混合并行/串行總線接口，包括一數據區塊解多路復用裝置，具有一輸入，接收一數據區塊并解多路復用成兩組i細塊；i偶數及一奇數組的并行至串行轉換器，接收各組的i細塊并轉換各細塊成一串行數據；一第一組i多路復用器；一第二組i解多路復用器，以接收偶數及奇數的串行數據并分別送出至一偶數緩沖器和一奇數緩沖器；i偶數組的串行至并行轉換器，將所接收的偶數串行數據轉換成偶數并行數據并輸出該偶數并行數據；i奇數組的串行至并行轉換器，將所接收的奇數串行數據轉換成奇數并行數據并輸出該奇數并行數據，一數據區塊重建裝置，將該偶數及奇數并行數據合并為該數據區塊。
文檔編號G06F13/14GK101079855SQ20071012749
公開日2007年11月28日 申請日期2002年11月18日 優先權日2001年11月21日
發明者約瑟·葛瑞丹, 艾佛瑞·史達福利, 堤摩西·A·亞瑟尼司 申請人:美商內數位科技公司