專利名稱：一種用于soc的動態(tài)多時鐘低功耗ahb總線的設計方法
技術領域：
本發(fā)明涉及一種電子電路設計技術領域，具體地說是一種主要針對AHB總線 的用于S0C的動態(tài)多時鐘低功耗AHB總線的設計方法。
背景技術：
隨著微電子技術的發(fā)展，系統(tǒng)的復雜度越來越高，同時半導體工藝的尺寸越來 越小，達到納米級，在單位面積上集成的晶體管數量越來越多，所以對應的功耗 也越來越大，如何降低系統(tǒng)的功耗就成了當今IC設計中一個非常重要的課題。
在CM0S電路中，功耗主要包括靜態(tài)功耗跟動態(tài)功耗兩部分，其中靜態(tài)功耗主 要是由反偏PN結的漏電流跟晶體管的亞閾值電流引起的，主要形式是漏電損失。 而動態(tài)功耗主要是由對晶體管寄生電容的充放電造成的。在數字電路中，動態(tài)功 耗是最重要的功耗，占了系統(tǒng)功耗的80%以上。
現有技術屮，定量的描述CMOS電路的動態(tài)功耗，可用下式表示
其中C為負載電容、f;為電源電壓、"為翻轉幾率、/為時鐘頻率。為了降 低系統(tǒng)的動態(tài)功耗，我們可以從這幾個方面來做工作降低晶體管的負載電容、 降低電源電壓、減小節(jié)點的翻轉幾率，或者降低系統(tǒng)的吋鐘頻率。我們所采用的 就是通過降低時鐘頻率來達到降低系統(tǒng)的動態(tài)功耗。

發(fā)明內容
本發(fā)明的目的是克服上述缺點，提供-種用于SOC的動態(tài)多時鐘低功耗AHB總線 的設計方法。
本發(fā)明的技術方案是按以下方式實現的，包括本專利是一種降低采用AHB總線 的S0C系統(tǒng)功耗的設計，通過加入多時鐘門控寄存器來實現對各個模塊時鐘信號 的控制，當需要某模塊工作的時候打開相應的門控信號，使其正常工作，否則關 閉門控信號，時鐘不工作，減少了其邏輯門的動態(tài)翻轉，從而達到了降低系統(tǒng)動 態(tài)功耗的目的。另外我們引入AHB-AHB橋，可以采用多個AHB總線，將高速和低 速的設備接到不同的AHB總線上，AHB總線間通過AHB-AHB橋連接，可以降低某些 模塊的時鐘頻率，從而降低動態(tài)功耗。
本發(fā)明的有益效果是能有效降低電路功耗。


3附圖1是雙AHB總線的系統(tǒng)結構圖。
具體實施例方式
下面結合附圖對本發(fā)明的一種用于SOC的動態(tài)多時鐘低功耗AHB總線的設計方 法作以下詳細說明。
如附圖所示，本發(fā)明的一種用于SOC的動態(tài)多時鐘低功耗AHB總線的設計方法， 其結構本專利是一種基于AHB總線的采用動態(tài)多時鐘以及多AHB總線來降低系統(tǒng) 動態(tài)功耗的設計。
電路工作過程是如下首先我們通過APB總線對多時鐘門控寄存器進行寫入操 作，來控制相應的門控時鐘信號，打開需要工作的模塊的門控時鐘，關閉不需要 工作模塊的門控時鐘，避免不工作模塊的邏輯門的翻轉，降低了系統(tǒng)的動態(tài)功耗。 這個過程是動態(tài)的，我們可以通過APB總線隨時對多時鐘門控寄存器進行操作。
另外多AHB總線結構中把高速器件連接到高速AHB總線上，低速器件連接到低 速AHB總線上，中間通過AHB-AHB橋進行連接。
實施例
其主要有以下兩種工作狀態(tài)
1. 當高速AHB總線上的主機訪問高速AHB總線的從機的時候，AHB-AHB橋不 工作，此時低速AHB總線上的主機也可以同時訪問低速AHB總線上的從機。高速 AHB總線跟低速AHB總線同時工作，提高系統(tǒng)的工作效率
2. 當高速AHB總線上的主機訪問低速AHB總線上的從機的時候，我們需要通 過AHB-AHB橋來進行數據傳送。首先高速AHB總線的主機把AHB-AHB橋做為一個 從機來訪問，將傳送的數據存放在AHB-AHB橋中的寄存器中；然后AHB-AHB橋作 為低速AHB總線的一個主機對其總線上的從機進行訪問。因為低速AHB總線上設 備的處理速度慢，當AHB-AHB橋作為低速總線的主機進行操作時，發(fā)出一個信號 對高速AHB總線上進行操作的主機進行屏蔽，并釋放高速AHB總線，此時高速AHB 總線上的其他主機可以得到高速AHB總線的控制權，對高速總線上的從機進行操 作，從而提高了總線的利用效率。當AHB-AHB橋處理完低速AHB總線上的訪問后， 其相應的主機得到高速AHB總線的控制權，進行相應的數據處理。
權利要求
1、一種用于SOC的動態(tài)多時鐘低功耗AHB總線的設計方法，其特征在于在系統(tǒng)中加入一個多時鐘門控寄存器，實現對相應的各個模塊的時鐘的控制，當需要某個模塊工作時，打開相應的門控時鐘控制信號，模塊正常工作；當不需要其工作時，關閉相應的門控時鐘控制信號，時鐘信號將一直被拉高或拉低，避免其模塊對應的邏輯門翻轉，從而降低了系統(tǒng)的動態(tài)功耗，具體步驟引入多個AHB總線，將對工作頻率要求不同的外設連接到不同的AHB總線上，對時鐘頻率不同的各個AHB總線通過AHB-AHB橋相連，以降低某些低速外設的時鐘頻率，從而降低其動態(tài)功耗；通過APB總線動態(tài)對多時鐘門控寄存器進行讀寫，控制相應的門控時鐘信號，打開需要工作的模塊的門控時鐘，關閉不需要工作模塊的門控時鐘。
全文摘要
本發(fā)明涉及一種用于SOC的動態(tài)多時鐘低功耗AHB總線的設計方法，該方法是通過加入多時鐘門控寄存器來實現對各個模塊時鐘信號的控制，當需要某模塊工作的時候打開相應的門控信號，使其正常工作，否則關閉門控信號，時鐘不工作，減少了其邏輯門的動態(tài)翻轉，從而達到了降低系統(tǒng)動態(tài)功耗的目的。另外我們引入AHB-AHB橋，可以采用多個AHB總線，將高速和低速的設備接到不同的AHB總線上，AHB總線間通過AHB-AHB橋連接，可以降低某些模塊的時鐘頻率，達到降低動態(tài)功耗的目的。
文檔編號G06F1/06GK101493717SQ20091001426
公開日2009年7月29日 申請日期2009年2月19日 優(yōu)先權日2009年2月19日
發(fā)明者于治樓, 峰 李 申請人:浪潮電子信息產業(yè)股份有限公司