專利名稱：一種帶事件捕獲功能的通用目的輸入輸出電路的制作方法
技術領域：
本發明涉及電子技術領域，特別涉及一種帶事件捕獲功能的通用目的輸入輸出 (GPIO，General-Purpose Input Output)電路。
背景技術：
在嵌入式系統中常常有數量眾多，但是結構卻相對簡單的外部設備和電路，對這 些設備，有的需要CPU輸出控制信號，有的需要被用作CPU的輸入信號。并且，這些設備和 電路往往結構和功能都比較簡單，不需要使用復雜的輸入輸出接口規范，例如，外部的數碼 管，指示燈，以及輸入按鍵等設備，一般只需要一位或幾位控制信號，因此在微控制芯片上 一般都會提供數量不等的通用目的輸入輸出(GPIO)端口。如圖1所示，為現有技術中基本GPIO端口電路的結構圖。該GPIO端口包括方向 寄存器110、設置數據寄存器120、清除數據寄存器130、輸入數據寄存器140、輸出數據寄存 器150、第一輸入同步觸發器170、第二輸入同步觸發器160和三態緩沖器180。用戶可以通 過寫0或1到方向寄存器110來決定該GPIO端口被用做輸入或輸出端口。如果將端口配 置為輸出，則用戶可以通過寫輸出寄存器150來控制該端口的輸出驅動值；如果將端口配 置為輸入，則用戶可以讀輸入寄存器140來查看輸入數據的值。GPIO端口由方向寄存器110控制其輸入輸出方向，方向寄存器110的值控制三態 緩沖器180，如果方向寄存器110的值為0，則三態緩沖器180使能，輸出數據，此時GPIO端 口用做輸出端口 ；如果方向寄存器110的值為1，則三態緩沖器180關閉，輸出高阻狀態，此 時GPIO端口用做輸入端口。如果將GPIO端口設置為輸出端口，則用戶可以寫設置數據寄存器120和清除數據 寄存器130來控制GPIO端口輸出的狀態；用戶寫1到設置數據寄存器120則將輸出數據 寄存器150的值置為1，輸出狀態被驅動為高電平，用戶寫1到清除數據寄存器130則將輸 出數據寄存器150的值置為0，輸出狀態被驅動為低電平。如果將GPIO端口設置為輸入端 口，外部輸入的數據首先將經過兩個同步觸發器(第一輸入同步觸發器170和第二輸入同 步觸發器160)進行同步，這兩個同步觸發器均由D觸發器構成；輸入數據被同步后寫入到 輸入數據寄存器140，用戶可以讀輸入數據寄存器140來查看當前GPIO端口的輸入值。值 得注意的是，當GPIO端口設置為輸出端口時，從三態緩沖器180輸出的數據也將會經過兩 個同步觸發器被寫入到輸入數據寄存器140，此時輸入數據寄存器140的值并不代表輸入數 據，而只是當前輸出寄存器經過兩個同步觸發器延時后的數值；當GPIO端口被設置為輸入端 口時，因為三態緩沖器180的隔離作用，輸出數據寄存器150的值不會對輸入數據產生影響。現有技術存在的缺點是，目前基本GPIO端口的功能有限，不具備事件捕獲的功 能。

發明內容
本發明的目的旨在解決上述技術缺陷，提出了帶事件捕獲功能的通用目的輸入輸出電路。為達到上述目的，本發明一方面提出了一種帶事件捕獲功能的通用目的輸入輸出 GPIO電路，包括GPI0基本電路模塊；和與所述GPIO基本電路模塊相連的事件捕獲模塊， 所述事件捕獲模塊接收通過所述GPIO基本電路模塊輸入的輸入數據，并接收用戶指令， 以及根據所述用戶指令對所述輸入數據的邊沿進行檢測，并根據所述檢測結果輸出中斷信號。本發明擴展了基本GPIO端口的功能，使之具有事件捕獲的功能，并且能夠檢測出 GPIO端口上更復雜的信號變化行為。另外，在本發明的優選實施例中，本發明的第一事件捕 獲模式模塊和第二事件捕獲模式模塊實現了對GPIO信號的復雜處理，相比基本的GPIO電 路，可以根據用戶的需求進行靈活的配置，檢測更復雜的外部信號的變化，產生中斷從而使 CPU響應外部事件。本發明附加的方面和優點將在下面的描述中部分給出，部分將從下面的描述中變 得明顯，或通過本發明的實踐了解到。


本發明上述的和/或附加的方面和優點從下面結合附圖對實施例的描述中將變 得明顯和容易理解，其中圖1為現有技術中基本GPIO端口電路的結構圖；圖2為本發明實施例一的帶事件捕獲功能的GPIO電路結構圖；圖3為本發明實施例二的事件捕獲模塊結構圖；圖4為本發明實施例三的事件捕獲模塊結構圖；和圖5為本發明實施例的帶事件捕獲功能的GPIO電路結構圖。
具體實施例方式下面詳細描述本發明的實施例，所述實施例的示例在附圖中示出，其中自始至終 相同或類似的標號表示相同或類似的元件或具有相同或類似功能的元件。下面通過參考附 圖描述的實施例是示例性的，僅用于解釋本發明，而不能解釋為對本發明的限制。實施例一，如圖2所示，為本發明實施例一的帶事件捕獲功能的GPIO電路結構圖。該帶事件 捕獲功能的GPIO電路包括GPIO基本電路模塊200，和與GPIO基本電路模塊200相連的事 件捕獲模塊300，事件捕獲模塊300接收通過GPIO基本電路模塊輸入的輸入數據，并接收用 戶指令，以及根據用戶指令對輸入數據的邊沿進行檢測，并根據所述檢測結果輸出中斷信號。以下對GPIO基本電路模塊200中的各個模塊的功能及GPIO基本電路模塊200的
工作過程進行簡單介紹。其中GPIO信號端口 1，GPI0信號與外部電路的輸入輸出端口，此端口為雙向端口，當方 向寄存器2為0時用做輸出端口，方向寄存器2為1時用做輸入端口 ；方向寄存器2，位寬為1位，用戶可以對其寫入0或1，輸出為dir，dir的值等于用 戶寫入的方向寄存器2的值，用來控制GPIO端口用做輸出或輸入端口 ；
設置數據寄存器3，位寬為1位，輸出為Set_data，用戶可以對設置數據寄存器3 寫數據，如果用戶對設置數據寄存器3寫入1，則輸出Set_data將會產生一個時鐘周期的高 電平，用戶寫0到設置數據寄存器3不會產生任何影響；清除數據寄存器4，位寬為1位，輸出為clr_dara，用戶可以對清除數據寄存器4 寫數據，如果用戶對清除數據寄存器4寫入1，則輸出Clr_data將會產生一個時鐘周期的高 電平，用戶寫0到設置數據寄存器4不會產生任何影響；輸出數據寄存器5，位寬為1位，輸入為set_data和Clr_data，輸出為data，如果 輸入一個高電平脈沖的set_data，則輸出數據寄存器5的值被修改為1，如果輸入一個高電 平脈沖的clr_data，則輸出數據寄存器5的值被修改為0，輸出data為輸出數據寄存器5 的值；三態輸出緩沖7，輸入為data和dir，輸出為gpio_data，dir控制三態輸出緩沖7 的輸出值，如果dir為1，則輸出gpio_data為高阻狀態，此時GPIO端口被用做輸入端口，輸 出輸出數據寄存器5的值data不會影響GPIO端口上的信號值，如果dir為0，則輸出gpio_ data的值等于data，此時GPIO端口被用做輸出端口 ；第一輸入同步觸發器8，輸入為gpi0_data，輸出為synl，第一輸入同步觸發器8由 一個D觸發器構成，操作為在每個時鐘上升沿采樣輸入數據gpio_data，然后輸出到synl ；第二輸入同步觸發器9，輸入為synl，輸出為syn2，第二輸入同步觸發器9由一個 D觸發器構成，操作為在每個時鐘上升沿采樣輸入數據synl，然后輸出到syn2 ；輸入數據寄存器6，位寬為1位，輸入為syn2，輸入數據寄存器6用來保存syn2輸 入的值，用戶可以讀輸入數據寄存器6來查看當前GPIO端口輸入數據的值。GPIO基本電路模塊200的工作過程如下方向寄存器2和三態輸出緩沖7控制GPIO信號端口 1的輸入輸出；如果方向寄存 器2為1，則三態輸出緩沖7輸出高阻狀態，此時GPIO被用做輸入端口，輸入信號經過兩個 同步觸發器之后被寫入到輸入數據寄存器6，用戶可以讀輸入數據寄存器6查看此時輸入 信號的值；如果方向寄存器2為0，則三態輸出緩沖7將輸出輸出數據寄存器5的值，GPIO 被用做輸出端口；設置數據寄存器3、清除數據寄存器4和輸出數據寄存器5被用來控制輸出數據的 值，當GPIO端口被用做輸出端口時，輸出的值等于輸出數據寄存器5的值，用戶不能直接對 輸出數據寄存器5進行操作，而是通過寫入1到設置數據寄存器3或清除數據寄存器4來 控制輸出數據的值；寫1到設置數據寄存器3，則設置數據寄存器3會發送一個高電平脈沖 給輸出數據寄存器5，從而將輸出數據寄存器5的值設置為1 ；寫1到清除數據寄存器4，則 清除數據寄存器4會發送一個高電平脈沖給輸出數據寄存器5，從而將輸出數據寄存器5的 值設置為0 ；對設置數據寄存器3和清除數據寄存器4寫0不會改變輸出數據寄存器5的 值；GPIO信號端口 1上的信號經過第一同步觸發器8和第二同步觸發器9之后，便與 GPIO的內部時鐘保持同步，此同步信號被送到輸入數據寄存器6，同時也送入給事件捕獲 模塊300。實施例二，如圖3所示，為本發明實施例二的事件捕獲模塊結構圖。但是需要說明的是，本領域技術人員能夠根據實施例一中事件捕獲模塊的功能，采用多種結構實現，因此實施例二 的事件捕獲模塊的結構僅為本發明的一種方案，其他結構也應包含在本發明的保護范圍之 內。如圖3所示，事件捕獲模塊300包括接收GPIO基本電路模塊200的輸入數據的邊 沿檢測邏輯模塊14，分別與邊沿檢測邏輯模塊14相連的設置上升沿觸發寄存器10、清除上 升沿觸發寄存器11、設置下降沿觸發寄存器12和清除下降沿觸發寄存器13，和與邊沿檢測 邏輯模塊14相連的脈沖生成器27。其中，設置上升沿觸發寄存器10、清除上升沿觸發寄存 器11、設置下降沿觸發寄存器12和清除下降沿觸發寄存器13由用戶進行配置，如下表所 示，為本發明實施例的邊沿檢測的功能配置表。
邊沿檢測邏輯設置上升沿觸發 寄療器清除上升沿觸發 寄存器設置F降沿觸發 寄存器清除下降沿觸發 寄存器檢測信號上升沿1υ01檢測信號下降沿0110檢測信號上升下降沿1010不檢測信號的邊沿變化0101在本發明的一個實施例中，還包括與脈沖生成器27相連的中斷狀態寄存器28，用 于記錄當前中斷狀態。邊沿檢測邏輯模塊14根據設置上升沿觸發寄存器10、清除上升沿觸發寄存器11、 設置下降沿觸發寄存器12和清除下降沿觸發寄存器13的配置情況對輸入數據進行檢測， 并將產生的事件觸發脈沖evt_plUS發送至脈沖生成器27，脈沖生成器27生成相對的中斷 信號into其中，設置上升沿觸發寄存器10，位寬為1位，輸出為Set_riS，用戶可以對設置上 升沿觸發寄存器10寫入數據，用戶對設置上升沿觸發寄存器10寫入1，將使其輸出一個時 鐘周期的高電平set_ris，其他情況下輸出set_ris為低電平；清除上升沿觸發寄存器11，位寬為1位，輸出為clr_ris，用戶可以對清除上升沿 觸發寄存器11寫入數據，用戶對清除上升沿觸發寄存器11寫入1，將使其輸出一個時鐘周 期的高電平clr_ris，其他情況下輸出clr_ris為低電平；設置下降沿觸發寄存器12，位寬為1位，輸出為set_fal，用戶可以對設置下降沿 觸發寄存器12寫入數據，用戶對設置下降沿觸發寄存器12寫入1，將使其輸出一個時鐘周 期的高電平set_fal，其他情況下輸出set_fal為低電平；清除下降沿觸發寄存器13，位寬為1位，輸出為clr_fal，用戶可以對清除下降沿 觸發寄存器13寫入數據，用戶對清除下降沿觸發寄存器13寫入1，將使其輸出一個時鐘周 期的高電平clr_fal，其他情況下輸出clr_fal為低電平；邊沿檢測邏輯模塊14，輸入為 syn2，set_ris, clr_ris, set_fal, clr_fal，輸出為 事件觸發脈沖evt_plus，邊沿檢測邏輯模塊14可以根據set_ris，clr_ris, set_fal, clr_ fal的不同配置對輸入信號syn2進行檢測，可以檢測syn2的上升沿或下降沿變化，當檢測 到符合條件的觸發事件時，輸出一個時鐘周期的高電平脈沖evt_plUS，其他情況輸出evt_plus保持低電平；脈沖生成器 27，輸入為 mode_sel，evt_plus, cmp_plus，輸出為 int_state, int, m0de_sel選擇最終生成的中斷脈沖是來自事件捕獲模式一模塊還是事件捕獲模式二模塊， 如果選擇事件捕獲模式一，則將evt_plUS的值輸出作為中斷信號；如果選擇事件捕獲模式 二，則將cmp_pluS的值輸出作為中斷信號，中斷信號instate同時輸出到中斷狀態寄存 器28 ；中斷狀態寄存器28，輸入為int_state，該寄存器用來記錄GPIO產生中斷的狀態， 用戶可以讀中斷狀態寄存器來查看當前中斷狀態，如果為1，則表示已經發生一個中斷，如 果為0，則表示無中斷發生。實施例三，在本發明的實施例中，事件捕獲模塊300還可包括第一事件捕獲模式模塊和/或 第二事件捕獲模式模塊，其中，在本發明的較為優選的實施例中，事件捕獲模塊300包括第 一事件捕獲模式模塊和第二事件捕獲模式模塊，因此以下實施例以同時包括第一事件捕獲 模式模塊和第二事件捕獲模式模塊為例進行描述，但是本領域技術人員應該明白的是，在 本發明的其他實施例中可以僅包括第一事件捕獲模式模塊或第二事件捕獲模式模塊。如圖4所示，為本發明實施例三的事件捕獲模塊結構圖。如圖5所示，為本發明實 施例的帶事件捕獲功能的GPIO電路結構圖。如圖所示，事件捕獲模塊300還包括第一事件 捕獲模式模塊15和第二事件捕獲模式模塊16。第一事件捕獲模式模塊15用于記錄觸發事 件發生的時間，第二事件捕獲模式模塊16用于根據邊沿檢測邏輯模塊14產生的事件觸發 脈沖和第二預設值向脈沖生成器27輸出中斷脈沖。事件捕獲模塊300還包括與脈沖生成器27相連的事件捕獲模式選擇寄存器26，用 于根據用戶的配置選擇第一事件捕獲模式或第二事件捕獲模式。其中，事件捕獲模式選擇寄存器26，位寬為1位，輸出為m0de_Sel，用戶可以寫數 據到該寄存器，用來選擇所使用的事件捕獲模式，事件捕獲模式選擇寄存器26的值輸出到 mode_selο在本發明的一個實施例中，第一事件捕獲模式模塊15，輸入為evt_plUS，此模塊 包括一個計數使能寄存器17，標尺計數器18，標尺寄存器19，第一比較器20，32位計數器 21和一個定時寄存器22，當GPIO工作于第一事件捕獲模式時，第一事件捕獲模式模塊15 用來記錄輸入觸發事件發生的時間，用戶可以更清楚的了解到GPIO端口上信號的變化情 況。其中，計數使能寄存器17，位寬為1位，輸出為COimt_en，用戶可以寫數據到計數 使能寄存器17，如果用戶寫1到計數使能寄存器17，則輸出COimt_en變為高電平；標尺計數器18，輸入為count_en，輸出為scale_cnt，當輸入count_en為高電平 時，標尺計數器18加計數，每個時鐘周期計數值加1，輸出SCale_Cnt反映當前標尺計數器 18的計數值；標尺寄存器19輸出為sCale_reg，用戶可以寫此寄存器，其值輸出到SCale_reg，第一比較器20，輸入為scale_cnt和scale_reg，輸出為cmp_plus，比較器對兩個 輸入的值進行比較，當兩者相等時，輸出一個高電平cmp_pluS;32位計數器21，輸入為evt_ plus,當輸入evt_plUS為一個高電平脈沖時，停止計數，此時32位計數器21的值被寫入到定時寄存器22，用戶可以讀定時寄存器22得到發生觸發事件的時間。第一事件捕獲模式模塊15的功能為，記錄第一個觸發事件到來的時間；整個計數 器包括一個標尺計數器18和一個32位計數器19，用戶寫1到計數使能寄存器17開始計 數，則每個時鐘周期標尺計數器18加1計數，每當標尺計數器18的計數值等于用戶所設置 的標尺寄存器19的值(第一預設值)時，第一比較器20就輸出一個高電平脈沖，32位計 數器21加1計數；當第一事件捕獲模式模塊15接收到邊沿檢測邏輯模塊14輸入的事件觸 發脈沖時，標尺計數器18和32位計數器21就停止計數，同時將32位計數器21的值寫入 到定時寄存器22。這樣，用戶就可以讀定時寄存器22來查看事件觸發的時間，定時寄存器 22的值乘上標尺寄存器18的值就可以得到計數使能到事件觸發所經過的時鐘周期數，再 乘上時鐘周期值就可以得到精確的事件觸發時間。在本發明的一個實施例中，第二事件捕獲模式模塊16，輸入為evt_plUS，輸出為 cmp_plus，此模塊可以對輸入的evt_pluS觸發事件進行計數，當到來的evt_pluS觸發事件 數量與用戶所規定的相等時，就輸出一個時鐘周期高電平的cmp_pluS，第二事件捕獲模式 二模塊16包括一個觸發事件計數器23，一個計數比較寄存器24和一個第二比較器25。其中，觸發事件計數器23，此計數器大小為32位計數器，輸入為evt_plUS，輸出為 evt_cnt,當用戶選擇第二事件捕獲模式時，觸發事件計數器23用來對輸入的evt_plUS進 行計數，每當到來一個高電平脈沖的evt_plUS時，觸發事件計數器23就加1計數，計數值 輸出至Ij evt_cnt ；計數比較寄存器24，位寬為32位，用戶可以寫數據到計數比較寄存器24，輸出為 此寄存器的值evt_cmp ； 第二比較器25，輸入為evt_cnt和evt_cmp，輸出為cmp_plus，第二比較器25比較 兩個32位的輸入，如果相等，則輸出一個時鐘周期高電平的cmp_pluS。第二事件捕獲模式模塊16的功能為記錄捕獲的事件數量，當捕獲事件數量等于 用戶所配置的計數比較寄存器24的值(第二預設值)時，發出中斷脈沖；第二事件捕獲模 式模塊16接收由邊沿檢測邏輯模塊14輸入的事件捕獲脈沖，每到來一個事件捕獲脈沖觸 發事件計數器23就加1計數，第二比較器25比較觸發事件計數器23和計數比較寄存器24 的值，當兩者相等時，輸出中斷脈沖到脈沖發生器27。在本發明的一個實施例中，事件捕獲模式選擇寄存器26和脈沖發生器27控制產 生最終輸出到CPU的中斷脈沖，當事件捕獲模式選擇寄存器26的值為0時，選擇第一事件 捕獲模式，脈沖發生器27直接輸出來自邊沿檢測邏輯模塊14的觸發事件脈沖；當事件捕獲 模式選擇寄存器26的值為1時，選擇第二事件捕獲模式，脈沖發生器27輸出來自第二事件 捕獲模式模塊16的觸發脈沖；除了輸出中斷脈沖到CPU之外，脈沖發生器27還將其寫入到 中斷狀態寄存器28，用來記錄中斷產生的狀態，CPU處理完中斷后，用戶需要寫1到中斷狀 態寄存器28來清除中斷狀態。本發明擴展了基本GPIO端口的功能，使之具有事件捕獲的功能，并且能夠檢測出 GPIO端口上更復雜的信號變化行為。本發明的第一事件捕獲模式模塊和第二事件捕獲模式 模塊實現了對GPIO信號的復雜處理，相比基本的GPIO電路，可以根據用戶的需求進行靈活 的配置，檢測更復雜的外部信號的變化，產生中斷從而使CPU響應外部事件。盡管已經示出和描述了本發明的實施例，對于本領域的普通技術人員而言，可以理解在不脫離本發明的原理和精神的情況下可以對這些實施例進行多種變化、修改、替換 和變型，本發明的范圍由所附權利要求及其等同限定。
權利要求
一種帶事件捕獲功能的通用目的輸入輸出GPIO電路，其特征在于，包括GPIO基本電路模塊；和與所述GPIO基本電路模塊相連的事件捕獲模塊，所述事件捕獲模塊接收通過所述GPIO基本電路模塊輸入的輸入數據，并接收用戶指令，以及根據所述用戶指令對所述輸入數據的邊沿進行檢測，并根據所述檢測結果輸出中斷信號。
2.如權利要求1所述的帶事件捕獲功能的GPIO電路，其特征在于，所述事件捕獲模塊 包括接收所述輸入數據的邊沿檢測邏輯模塊；分別與所述邊沿檢測邏輯模塊相連的設置上升沿觸發寄存器、清除上升沿觸發寄存 器、設置下降沿觸發寄存器和清除下降沿觸發寄存器；和與所述邊沿檢測邏輯模塊相連的脈沖生成器。
3.如權利要求2所述的帶事件捕獲功能的GPIO電路，其特征在于，所述邊沿檢測邏輯 模塊根據所述設置上升沿觸發寄存器、清除上升沿觸發寄存器、設置下降沿觸發寄存器和 清除下降沿觸發寄存器的配置情況對所述輸入數據進行檢測，并將產生的事件觸發脈沖發 送至所述脈沖生成器，所述脈沖生成器生成相對的中斷信號。
4.如權利要求3所述的帶事件捕獲功能的GPIO電路，其特征在于，所述設置上升沿觸 發寄存器、清除上升沿觸發寄存器、設置下降沿觸發寄存器和清除下降沿觸發寄存器由用 戶進行配置。
5.如權利要求1-4任一項所述的帶事件捕獲功能的GPIO電路，其特征在于，還包括與 所述邊沿檢測邏輯模塊相連的第一事件捕獲模式模塊，所述第一事件捕獲模式模塊用于記 錄觸發事件發生的時間。
6.如權利要求5所述的帶事件捕獲功能的GPIO電路，其特征在于，所述第一事件捕獲 模式模塊包括計數使能寄存器，用于根據用戶的設定開啟計數；標尺寄存器，用于保存第一預設值；與所述計數使能寄存器相連的標尺計數器，所述標尺計數器用于計數；分別與所述標尺寄存器和標尺計數器相連的第一比較器，所述第一比較器在所述標尺 計數器的計數值等于所述標尺寄存器的預設值時輸出高電平脈沖；與所述第一比較器相連的32位計數器，所述32位計數器根據所述比較器輸出的高電 平脈沖進行計數，并將計數結果寫入定時寄存器。
7.如權利要求5所述的帶事件捕獲功能的GPIO電路，其特征在于，還包括分別與所述 邊沿檢測邏輯模塊和所述脈沖生成器相連的第二事件捕獲模式模塊，所述第二事件捕獲模 式模塊用于根據所述邊沿檢測邏輯模塊產生的事件觸發脈沖和第二預設值向所述脈沖生 成器輸出中斷脈沖。
8.如權利要求7所述的帶事件捕獲功能的GPIO電路，其特征在于，所述第二事件捕獲 模式模塊包括接收所述邊沿檢測邏輯模塊生成的事件觸發脈沖的觸發事件計數器，所述觸發事件計 數器用于根據所述事件觸發脈沖進行計數；計數比較寄存器，用于保存所述第二預設值；和分別與所述觸發事件計數器和計數比較寄存器相連的第二比較器，當所述觸發事件計 數器的計數值達到所述第二預設值之后，所述第二比較器輸出所述中斷脈沖。
9.如權利要求7所述的帶事件捕獲功能的GPIO電路，其特征在于，還包括與所述脈沖 生成器相連的事件捕獲模式選擇寄存器，用于根據用戶的配置選擇第一事件捕獲模式或第 二事件捕獲模式。
10.如權利要求1所述的帶事件捕獲功能的GPIO電路，其特征在于，還包括與所述脈沖 生成器相連的中斷狀態寄存器，用于記錄當前中斷狀態。
全文摘要
本發明提出一種帶事件捕獲功能的通用目的輸入輸出GPIO電路，包括GPIO基本電路模塊；和與所述GPIO基本電路模塊相連的事件捕獲模塊，所述事件捕獲模塊接收通過所述GPIO基本電路模塊輸入的輸入數據，并接收用戶指令，以及根據所述用戶指令對所述輸入數據的邊沿進行檢測，并根據所述檢測結果輸出中斷信號。本發明擴展了基本GPIO端口的功能，使之具有事件捕獲的功能，并且能夠檢測出GPIO端口上更復雜的信號變化行為。
文檔編號G06F13/32GK101923525SQ201010250508
公開日2010年12月22日 申請日期2010年8月11日 優先權日2010年8月11日
發明者葉劍飛, 李兆麟, 李圣龍, 王芳, 鄭慶偉, 陳佳佳, 魏熾頻 申請人:清華大學