專利名稱：一種基于概率計(jì)算的正余弦信號的產(chǎn)生方法
一種基于概率計(jì)算的正余弦信號的產(chǎn)生方法技術(shù)領(lǐng)域
本發(fā)明屬于數(shù)字通信技術(shù)領(lǐng)域，具體涉及基于概率計(jì)算的正余弦信號在現(xiàn)場可編程邏輯門陣列(FPGA)上的產(chǎn)生方法。
背景技術(shù)：
傳統(tǒng)的信號處理方法大都基于精確數(shù)據(jù)的計(jì)算。隨著電路工藝的不斷發(fā)展，對于電路計(jì)算的精準(zhǔn)度要求越來越難以保證，而且隨著計(jì)算復(fù)雜度的提高，電路面積會不斷變大，功耗也隨之增大，將成為集成電路設(shè)計(jì)的瓶頸。如何提高電路計(jì)算的精準(zhǔn)度及電路的容錯(cuò)能力，以及如何減少電路面積及電路功耗，將是未來電路設(shè)計(jì)要面臨且亟待解決的問題。
目前在FPGA上產(chǎn)生正余弦信號的方法主要有《無線電工程協(xié)會-電子計(jì)算機(jī)期干丨J〉〉(IRE Transactions on Electronic Computers, vol. EC-8, pp. 330-334,1959)提出的基于坐標(biāo)旋轉(zhuǎn)數(shù)字計(jì)算(Coordinate Rotation Digital Computer，簡稱C0RDIC)算法的方法及《國際電子與電氣工程師協(xié)會-音頻和電聲期刊》(IEEE Transactions on Audio and Electroacoustics,vol. 19，pp. 48-57，1971)提出的數(shù)字直接頻率合成(DDS)方法。其中CORDIC算法是對正余弦函數(shù)的迭代計(jì)算方法，每次迭代都使其旋轉(zhuǎn)一個(gè)固定角度θ，這個(gè)固定角度θ的正切值tan θ取值為2_乂丨=0，1，2，…)，因而適合在FPGA上通過移位的方式實(shí)現(xiàn)計(jì)算，且可通過流水線的方式實(shí)現(xiàn)正余弦函數(shù)的計(jì)算，也只需較少的存儲器；而 DDS方法是將正余弦信號的函數(shù)值儲存在存儲器中，通過讀存儲器得到相應(yīng)的正余弦函數(shù)值。該方法雖然具有精度高、控制靈活的優(yōu)點(diǎn)，但其存儲器的開銷很大，需占用很大的存儲空間。上述兩類傳統(tǒng)的方法還均存在容錯(cuò)能力不足以及電路面積大的缺點(diǎn)。
概率計(jì)算理論基礎(chǔ)是用一組隨機(jī)編碼的脈沖序列來表示取值范圍在W，l]的數(shù)值，比如將高電平出現(xiàn)的概率看作是一個(gè)取值范圍在W，1]的數(shù)值，則隨機(jī)序列的信息就包含在高電平出現(xiàn)的概率之中，對高電平出現(xiàn)的次數(shù)做一個(gè)統(tǒng)計(jì)平均，就能得到相應(yīng)的信息值。隨著電路技術(shù)的發(fā)展及信號處理的需求，概率計(jì)算方法也開始應(yīng)用于信號處理及數(shù)學(xué)計(jì)算等精確計(jì)算領(lǐng)域，相比于傳統(tǒng)的計(jì)算方法，概率計(jì)算在容錯(cuò)能力、電路復(fù)雜度、電路面積等多方面具備更大的優(yōu)勢。發(fā)明內(nèi)容
本發(fā)明的目的是提出一種基于概率計(jì)算的正余弦信號在現(xiàn)場可編程邏輯門陣列 (FPGA)上的產(chǎn)生方法，以提高電路的容錯(cuò)能力，減小電路面積及復(fù)雜度。
本發(fā)明基于概率計(jì)算的正余弦信號在現(xiàn)場可編程邏輯門陣列上的產(chǎn)生方法，其特征在于整個(gè)系統(tǒng)的構(gòu)成方式為角度產(chǎn)生器的輸出及常量存儲器的輸出都和轉(zhuǎn)化器的輸入端相連接，轉(zhuǎn)化器的輸出和數(shù)據(jù)處理器的輸入端相連接，數(shù)據(jù)處理器的輸出和計(jì)數(shù)器的輸入端相連接，計(jì)數(shù)器輸出計(jì)算結(jié)果；其中
所述角度產(chǎn)生器，由頻率控制字的輸出和相位累加器的輸入端口相連接，相位累加器的輸出同時(shí)和自身輸入端以及相位相加器的輸入端相連接，相位控制字的輸出和所述相位相加器的另一個(gè)輸入端相連接，相位相加器的輸出接下一級運(yùn)樣配置連結(jié)所組成；每隔；個(gè)時(shí)鐘周期，相位累加器累加一次由頻率控制字輸入的值，然后送往相位相加器，相 K位相加器將相位累加器的值與相位控制字的值進(jìn)行相加，產(chǎn)生一個(gè)角度值，輸出給下一級； 其中N為每個(gè)數(shù)所用的概率序列長度，K為并行電路的個(gè)數(shù)；
所述常量存儲器存儲需要用到的概率值為去、去、去、去和去，共5個(gè)；2 6 12 20 30
所述轉(zhuǎn)化器，由角度產(chǎn)生器的輸出及常量存儲器的輸出分別和兩個(gè)寄存器的輸入端相連接，兩個(gè)寄存器的輸出分別和兩個(gè)比較器的輸入端相連接，線性反饋移位寄存器各個(gè)抽頭分別和去相關(guān)器的各相應(yīng)抽頭輸入端相連接，去相關(guān)器的輸出同時(shí)和所述兩個(gè)比較器的另一輸入端相連接，該兩個(gè)比較器的輸出端分別接下一級兩個(gè)去相關(guān)器的輸入端，這樣配置連結(jié)所組成；去相關(guān)器是對線性反饋移位寄存器進(jìn)行不同的抽頭，從而產(chǎn)生多個(gè)不相同的數(shù)據(jù)；比較器對寄存器的值及去相關(guān)器的值進(jìn)行比較，輸出0或1比特序列，與寄存角度值寄存器相連的比較器輸出一個(gè)比特序列，與寄存常量寄存器相連的比較器輸出五個(gè)比特序列；
所述數(shù)據(jù)處理器將上一級兩個(gè)比較器輸出的數(shù)據(jù)分別輸給兩組去相關(guān)器，該兩組去相關(guān)器的輸出和相互并聯(lián)的Sin函數(shù)運(yùn)算電路和COS函數(shù)運(yùn)算電路的共同輸入端相連接，它們的共同輸出端接一下級；sin函數(shù)運(yùn)算電路的連接方式為COs運(yùn)算器的輸出分別和去相關(guān)器的輸入端及乘法器的輸入端相連接，sin運(yùn)算器的輸出同時(shí)和另一個(gè)相關(guān)器的輸入端以及與cos運(yùn)算器輸出端相連的乘法器的另一輸入端相連接，兩個(gè)去相關(guān)器的輸出分別和另一個(gè)乘法器的兩個(gè)輸入端相連接，兩個(gè)乘法器的輸出分別接下一級；cos函數(shù)運(yùn)算電路的連接方式為cos運(yùn)算器的輸出和去相關(guān)器的輸入端以及乘法器的輸入端相連接，去相關(guān)器的輸出和乘法器的另一輸入端相連接，乘法器的輸出接下一級，sin運(yùn)算器的輸出和另一個(gè)去相關(guān)器的輸入端以及另一個(gè)乘法器的輸入端相連接，同sin運(yùn)算器相連接的去相關(guān)器的輸出和同sin運(yùn)算器相連接的乘法器的另一輸入端相連接，同sin運(yùn)算器相連接的乘法器輸出接下一級；與輸出一個(gè)比特序列比較器相連的去相關(guān)器由六個(gè)位寬為1 的緩沖器串聯(lián)組成，對每個(gè)緩沖器進(jìn)行一次抽頭，輸出六個(gè)不相關(guān)的比特值；與輸出五個(gè)比特序列比較器相連的去相關(guān)器由六個(gè)位寬為5的緩沖器串聯(lián)組成，對其中一個(gè)緩沖器進(jìn)行一次抽頭，輸出五個(gè)不相關(guān)的比特值；
由sin函數(shù)運(yùn)算電路完成公式sin θ = sintcostsintcost中sintcost的計(jì)算， 其中θ為角度值， = | ；
由cos函數(shù)運(yùn)算電路完成公式cos θ = cos2t-sin2t中cos2t以及sin2t的計(jì)算；
由sin運(yùn)算器完成公式sini = i[l-^2(l-^2)]的計(jì)算；6 20
由cos運(yùn)算器完成公式COSi = 1-去尸[1-合2(1-如2)]的計(jì)算；
sin運(yùn)算器的連接方式為第一級，取1的概率都為角度值大小的四個(gè)比特，按兩個(gè)一組分別接兩個(gè)與門的輸入，該兩個(gè)與門的輸出接第二級；第二級，取1的概率為的一個(gè)比特和第一級的一個(gè)與門輸出分別接一個(gè)與非門的輸入，取1的概率為i的一個(gè)比特和6第一級的另一個(gè)與門輸出分別接一個(gè)與門的輸入，第二級的與非門和與門輸出接下一級； 第三級，第二級的與非門和與門輸出分別接一個(gè)與非門的輸入，第三級的與非門輸出接下一級；第四級，第三級的與非門的輸出和取1的概率為角度值大小的一個(gè)比特分別接一個(gè)與門的輸入，第四級的與門進(jìn)行輸出；
cos運(yùn)算器的連接方式為第一級，取1的概率都為角度值大小的六個(gè)比特，按兩個(gè)一組分別接三個(gè)與門的輸入，該三個(gè)與門的輸出接第二級；第二級，取1的概率為▲的一個(gè)比特和第一級的一個(gè)與門輸出分別接一個(gè)與非門的輸入，取1的概率為+的一個(gè)比特和第一級的第二個(gè)與門輸出分別接一個(gè)與門的輸入，取1的概率為i的一個(gè)比特和第一級的第三個(gè)與門輸出分別接第二個(gè)與門的輸入，第二級的一個(gè)與非門、兩個(gè)與門的輸出接下一級；第三級第二級的與非門和第一個(gè)與門輸出分別接一個(gè)與非門的輸入，第三級的與非門的輸出接下一級；第四級，第三級的與非門和第二級的第二個(gè)與門輸出分別接一個(gè)與非門的輸入，第四級的與非門進(jìn)行輸出；
所述計(jì)數(shù)器，將上一級輸出的數(shù)據(jù)輸給象限判斷，象限判斷的輸出和加減法器的輸入端相連接，加減法器將結(jié)果輸出給其他系統(tǒng)使用；這樣配置連結(jié)所組成；在計(jì)算sin函數(shù)時(shí)，如果角度值處于第一及第二象限，則對sin θ執(zhí)行sintcost+sintcost操作，如果角度值處于第三及第四象限，則對sin θ執(zhí)行-sintcost-sintcost操作；在計(jì)算cos函數(shù)時(shí)， 如果角度值處于第一及第四象限，則對cos θ執(zhí)行C0S2t-Sin2t操作，如果角度值處于第二及第三象限，則對cos θ執(zhí)行sin2t-COS2t操作；每個(gè)時(shí)鐘周期，先對計(jì)算的角度值進(jìn)行象限#判斷，然后經(jīng)過加減法器進(jìn)行數(shù)據(jù)統(tǒng)計(jì)，每隔7個(gè)時(shí)鐘周期，加減法器將正余弦函數(shù)值輸K出到系統(tǒng)輸出端口 ；其他系統(tǒng)只要接入該系統(tǒng)輸出端口就能得到正余弦信號。
本發(fā)明基于概率計(jì)算的正余弦信號在現(xiàn)場可編程邏輯門陣列上的產(chǎn)生方法，是一種利用基本邏輯門的輸入輸出特性來表征概率域上的乘法、相減操作，從而實(shí)現(xiàn)正余弦信號的產(chǎn)生方法。有別于傳統(tǒng)的精確數(shù)據(jù)處理方法，由于本發(fā)明方法中所有數(shù)據(jù)都在概率域上，沒有傳統(tǒng)數(shù)據(jù)中權(quán)值的影響，因而具有更強(qiáng)的容錯(cuò)能力。
與DDS及CORDIC算法產(chǎn)生的正余弦信號相比，本發(fā)明基于概率計(jì)算的正余弦信號在現(xiàn)場可編程邏輯門陣列上的產(chǎn)生方法中所采用的核心電路的低復(fù)雜性，使電路所需邏輯門個(gè)數(shù)大大減少；基于概率計(jì)算的時(shí)間獨(dú)立性，可以靈活的在計(jì)算時(shí)間和計(jì)算精準(zhǔn)度上做出權(quán)衡；基于概率計(jì)算的統(tǒng)計(jì)獨(dú)立性，可以靈活的在計(jì)算時(shí)間和電路復(fù)雜度上做出權(quán)衡。


圖1為數(shù)字電路中的邏輯與門；
圖2為數(shù)字電路中的邏輯非門；
圖3為數(shù)字電路中的邏輯與非門。
圖4為本發(fā)明中采用的sin函數(shù)值的概率計(jì)算電路圖；6
圖5為本發(fā)明中采用的cos函數(shù)值的概率計(jì)算電路圖。
圖6為采用本發(fā)明方法實(shí)現(xiàn)正余弦信號產(chǎn)生的總體框圖。
圖7為本發(fā)明中采用sin函數(shù)運(yùn)算電路D3計(jì)算sintcost的電路框圖8為本發(fā)明中采用cos函數(shù)運(yùn)算電路D4計(jì)算cos2t以及sin2t的電路框圖。
圖9為K條并行電路流水線框圖。
圖10為采用本發(fā)明方法所產(chǎn)生的正弦信號曲線；
圖11為采用本發(fā)明方法所產(chǎn)生的余弦信號曲線。
具體實(shí)施方式
下面結(jié)合附圖通過具體實(shí)施例對本發(fā)明做進(jìn)一步的詳細(xì)描述。
實(shí)施例1
圖1、圖2、圖3分別給出了概率計(jì)算的邏輯與門Li、非門L2和與非門L3 ；與門Ll 的概率計(jì)算原理為Pix1 = ^) = Px }
1 Piy = ^ = PxiPx2，P(X2=I) = Px^
其中ρ表示概率值，ρ (X1 = 1)及A1表示X1 = 1的概率，ρ (x2 = 1)及凡2表示& = 1的概率，P(y = 1)表示y = 1的概率；經(jīng)過與門Ll相當(dāng)于進(jìn)行相乘操作；非門L2的概率計(jì)算原理為
P(Xj =1) = P^ ^Piy = ！) = 17 PxlJ1
經(jīng)過非門L2相當(dāng)于進(jìn)行相減操作；與非門L3的概率計(jì)算原理為 Pix1 = ^) = Px }
1 P(y = ^) = ^-PxiPx2 ；P(X2=I) = Px^
經(jīng)過與非門L3相當(dāng)于進(jìn)行乘減操作；基于概率的計(jì)算都是以這些邏輯門電路為基本單元完成的。
基于概率計(jì)算的正余弦函數(shù)計(jì)算原理為對正余弦函數(shù)進(jìn)行映射在第一象限， sine的取值范圍為W，1]，而Θ角的變化范圍為0，i ，|>1，將θ角映射到概率域上， 利用半角公式Q QQ QQ Q
權(quán)利要求
1. 一種基于概率計(jì)算的正余弦信號在現(xiàn)場可編程邏輯門陣列上的產(chǎn)生方法，其特征在于整個(gè)系統(tǒng)的構(gòu)成方式為角度產(chǎn)生器的輸出及常量存儲器的輸出都和轉(zhuǎn)化器的輸入端相連接，轉(zhuǎn)化器的輸出和數(shù)據(jù)處理器的輸入端相連接，數(shù)據(jù)處理器的輸出和計(jì)數(shù)器的輸入端相連接，計(jì)數(shù)器輸出計(jì)算結(jié)果；其中所述角度產(chǎn)生器，由頻率控制字的輸出和相位累加器的輸入端口相連接，相位累加器的輸出同時(shí)和自身輸入端以及相位相加器的輸入端相連接，相位控制字的輸出和所述相位相加器的另一個(gè)輸入端相連接，相位相加器的輸出接下一級，這樣配置連結(jié)所組成；每隔7K個(gè)時(shí)鐘周期，相位累加器累加一次由頻率控制字輸入的值，然后送往相位相加器，相位相加器將相位累加器的值與相位控制字的值進(jìn)行相加，產(chǎn)生一個(gè)角度值，輸出給下一級；其中N 為每個(gè)數(shù)所用的概率序列長度，K為并行電路的個(gè)數(shù)；所述常量存儲器存儲需要用到的概率值為丄、丄、丄、丄和丄共5個(gè)； 2 6 12 20 30所述轉(zhuǎn)化器，由角度產(chǎn)生器的輸出及常量存儲器的輸出分別和兩個(gè)寄存器的輸入端相連接，兩個(gè)寄存器的輸出分別和兩個(gè)比較器的輸入端相連接，線性反饋移位寄存器各個(gè)抽頭分別和去相關(guān)器的各相應(yīng)抽頭輸入端相連接，去相關(guān)器的輸出同時(shí)和所述兩個(gè)比較器的另一輸入端相連接，該兩個(gè)比較器的輸出端分別接下一級兩個(gè)去相關(guān)器的輸入端，這樣配置連結(jié)所組成；去相關(guān)器是對線性反饋移位寄存器進(jìn)行不同的抽頭，從而產(chǎn)生多個(gè)不相同的數(shù)據(jù)；比較器對寄存器的值及去相關(guān)器的值進(jìn)行比較，輸出0或1比特序列，與寄存角度值寄存器相連的比較器輸出一個(gè)比特序列，與寄存常量寄存器相連的比較器輸出五個(gè)比特序列；所述數(shù)據(jù)處理器將上一級兩個(gè)比較器輸出的數(shù)據(jù)分別輸給兩組去相關(guān)器，該兩組去相關(guān)器的輸出和相互并聯(lián)的sin函數(shù)運(yùn)算電路和cos函數(shù)運(yùn)算電路的共同輸入端相連接， 它們的共同輸出端接一下級；sin函數(shù)運(yùn)算電路的連接方式為COs運(yùn)算器的輸出分別和去相關(guān)器的輸入端及乘法器的輸入端相連接，sin運(yùn)算器的輸出同時(shí)和另一個(gè)相關(guān)器的輸入端以及與cos運(yùn)算器輸出端相連的乘法器的另一輸入端相連接，兩個(gè)去相關(guān)器的輸出分別和另一個(gè)乘法器的兩個(gè)輸入端相連接，兩個(gè)乘法器的輸出分別接下一級；cos函數(shù)運(yùn)算電路的連接方式為cos運(yùn)算器的輸出和去相關(guān)器的輸入端以及乘法器的輸入端相連接，去相關(guān)器的輸出和乘法器的另一輸入端相連接，乘法器的輸出接下一級，sin運(yùn)算器的輸出和另一個(gè)去相關(guān)器的輸入端以及另一個(gè)乘法器的輸入端相連接，同sin運(yùn)算器相連接的去相關(guān)器的輸出和同sin運(yùn)算器相連接的乘法器的另一輸入端相連接，同sin運(yùn)算器相連接的乘法器輸出接下一級；與輸出一個(gè)比特序列比較器相連的去相關(guān)器由六個(gè)位寬為1的緩沖器串聯(lián)組成，對每個(gè)緩沖器進(jìn)行一次抽頭，輸出六個(gè)不相關(guān)的比特值；與輸出五個(gè)比特序列比較器相連的去相關(guān)器由六個(gè)位寬為5的緩沖器串聯(lián)組成，對其中一個(gè)緩沖器進(jìn)行一次抽頭，輸出五個(gè)不相關(guān)的比特值；由sin函數(shù)運(yùn)算電路完成公式sin θ = sintcost+sintcost中sintcost的計(jì)算，其中θ為角度值夕；由cos函數(shù)運(yùn)算電路完成公式cos θ = cos2t-sin2t中cos2t以及sin2t的計(jì)算；由sin運(yùn)算器完成公式sini = i[l-^2(l-^2)]的計(jì)算；
全文摘要
本發(fā)明公開了一種基于概率計(jì)算的正余弦信號在現(xiàn)場可編程邏輯門陣列上的產(chǎn)生方法，特征是將輸入輸出的信號值都轉(zhuǎn)化到概率域上，然后利用概率的計(jì)算方法對信號進(jìn)行處理，最后對得到的概率域上的序列進(jìn)行統(tǒng)計(jì)平均，得到最終的輸出信號值；主要操作步驟是角度產(chǎn)生器產(chǎn)生需要計(jì)算的角度，轉(zhuǎn)化器將角度值及常量從實(shí)數(shù)域轉(zhuǎn)化到概率域，運(yùn)算電路在概率域上進(jìn)行運(yùn)算，計(jì)數(shù)器將概率域上的數(shù)據(jù)轉(zhuǎn)化為實(shí)域上的數(shù)據(jù)。本發(fā)明產(chǎn)生正余弦信號的方法比傳統(tǒng)的方法具有如下優(yōu)勢容錯(cuò)能力更強(qiáng)，計(jì)算硬件復(fù)雜度更低，靈活性更大。
文檔編號G06F17/16GK102541815SQ20111036257
公開日2012年7月4日 申請日期2011年11月16日 優(yōu)先權(quán)日2011年11月16日
發(fā)明者周武旸, 尚生瓏, 戴旭初, 秦曉衛(wèi) 申請人:中國科學(xué)技術(shù)大學(xué)