專利名稱：設置在i2c從機印刷電路板的asic芯片和印刷電路板的制作方法
技術領域：
本發明實施例涉及電子技術，尤其涉及一種設置在I2C從機印刷電路板的ASIC芯片和印刷電路板。
背景技術：
內部整合電路(英文全稱為Inter — Integrated Circuit,簡稱為I2C)是一種兩線式串行總線，用于連接微控制器及其外圍設備，是微電子通信控制領域廣泛采用的一種總線標準。按照標準的I2C協議，每個I2C設備都有一個唯一的用于訪問該設備的I2C地址。主機通過該地址識別其他I2C設備。上述主機是指初始化I2C總線的設備，其他被主機尋址的I2C設備稱為從機。主機的I2C控制模塊通常被稱為Master I2C控制模塊，從機的I2C控制模塊通常 被稱為Slave I2C控制模塊。從機的印刷電路板上有多個Slave I2C控制模塊時，MasterI2C模塊通過I2C地址訪問Slave I2C控制模塊。Master I2C控制模塊可以是中央處理單元(英文全稱為Center Processor Unit,簡稱為CPU),也可以是其它邏輯處理器件。為了用一個特定用途集成電路(英文全稱為Application Specific IntegratedCircuit，簡稱為ASIC)芯片替代多個I2C芯片，可將包含這些I2C芯片功能的模塊集成到一個ASIC芯片上。然而，由于一個I2C芯片只有一個I2C地址，ASIC芯片也只有一個I2C地址，因此需要對Master I2C控制模塊的軟件進行改進，使得Master I2C控制模塊能訪問ASIC芯片上集成的多個不同模塊。這增加了軟件升級維護成本，從而增加了使用ASIC芯片的成本和復雜度。

發明內容
本發明實施例提供一種設置在I2C從機印刷電路板的ASIC芯片和印刷電路板，能夠在不需要改進Master I2C模塊軟件的情況下，識別集成在I2C從機印刷電路板上的ASIC芯片中的不同I2C控制模塊，降低了使用ASIC芯片的成本和復雜度。本發明的第一方面提供一種設置在I2C從機印刷電路板的ASIC芯片,該ASIC芯片包括至少兩個功能模塊、與所述功能模塊的個數相同的Slave I2C控制模塊和一個存儲模塊；其中，所述功能模塊與對應的Slave I2C控制模塊連接；所述Slave I2C控制模塊通過I2C總線與Master I2C控制模塊連接，所述Slave I2C控制模塊還與所述存儲模塊連接。在本發明的第一方面中，第一種可能的實現為所述Slave I2C控制模塊用于接收Master I2C控制模塊廣播的I2C地址，將所述Master I2C控制模塊廣播的I2C地址與所述Slave I2C控制模塊的I2C地址進行匹配,如果確定所述Slave I2C控制模塊是MasterI2C控制模塊的訪問對象，所述Slave I2C控制模塊進一步用于與所述Master I2C控制模塊進行信息交互。本發明的第一方面中，或者，本發明第一方面的第一種可能實現中，第二種可能的實現為所述ASIC芯片還包括一條或多條模式控制線，用于將選通信號傳輸到所述ASIC芯片上，以使接收到所述選通信號的所述ASIC芯片中的Slave I2C控制模塊接收所述MasterI2C控制模塊發送的I2C地址。本發明的第二方面提供一種I2C從機的印刷電路板，包括至少一個ASIC芯片，其中，至少有一個為本發明的第一方面、或者本發明第一方面的第一種可能實現，或者本發明第一方方面的第二中可能實現，或者本發明第一方面的第一種可能實現中的第二種可能實現描述的ASIC芯片。
本實施例提供的ASIC芯片集成了至少兩個功能模塊、每個功能模塊連接有不同的Slave I2C控制模塊，因此Master I2C控制模塊可以通過不同的I2C地址訪問ASIC芯片內部不同的Slave I2C控制模塊，進而通過不同的SlaveI2C控制模塊訪問不同的功能模塊。因此，不需要對Master I2C控制模塊進行改進，降低了 ASIC芯片的使用成本和復雜度。


圖I為本發明實施例提供的一種ASIC芯片結構不意圖；圖2為本發明實施例提供的一種印刷電路板結構示意圖；圖3為本發明實施例提供的另一種印刷電路板結構示意圖。
具體實施例方式圖I為本發明實施例提供的一種設置在I2C從機印刷電路板的ASIC芯片結構示意圖。本實施例提供的具有I2C總線的ASIC芯片包括至少兩個功能模塊、與上述功能模塊的個數相同的Slave I2C控制模塊和一個存儲模塊。如圖I所示，ASIC芯片包括N個Slave I2C控制模塊和N個功能模塊，其中，N為大于I的自然數。功能模塊21、功能模塊22，……，功能模塊2N分別為功能互不相同的N個I2C芯片中的功能模塊。Slave I2C控制模塊11、Slave I2C控制模塊12，……，SlaveI2C控制模塊IN分別為上述N個I2C芯片中的Slave I2C控制模塊。每個功能模塊分別連接一個Slave I2C控制模塊,不同的功能模塊由不同的SlaveI2C控制模塊控制。如圖I所示，功能模塊21受控于Slave I2C控制模塊11，功能模塊22受控于Slave I2C控制模塊12，以此類推，功能模塊2N受控于Slave I2C控制模塊IN。Slave I2C控制模塊通過I2C總線與Master I2C控制模塊連接。Slave I2C控制模塊還與存儲模塊連接。存儲模塊包括每個Slave I2C控制模塊訪問的專用存儲模塊。如圖I所示，存儲模塊31包括Slave I2C控制模塊11訪問的專用存儲模塊、Slave I2C控制模塊12訪問的專用存儲模塊，……，Slave I2C控制模塊IN訪問的專用存儲模塊。示例性的，在本發明的實施例中，上述存儲模塊可以為多個寄存器組成的一個寄存器組，也可以是指一個寄存器。Slave I2C控制模塊對功能模塊進行控制，將數據存儲在存儲模塊中與該SlaveI2C控制模塊相連的專用存儲模塊中，也通過該數據對功能模塊進行控制。Master I2C控制模塊向該ASIC芯片的每個Slave I2C控制模塊廣播要訪問的Slave I2C控制模塊的I2C地址。該ASIC芯片內的每個Slave I2C控制模塊將廣播的I2C地址與自己的I2C地址進行匹配,如果確定自己是Master I2C控制模塊的訪問對象,則與Master I2C控制模塊進行信息交互，因而Master I2C控制模塊可訪問到ASIC芯片中不同的Slave I2C控制模塊。例如，Master I2C控制模塊向ASIC芯片中的Slave I2C控制模塊廣播I2C地址，Slave I2C控制模塊11或Slave I2C控制模塊12接收到后，與自己的I2C地址進行匹配，確定是否自己是否為Master I2C控制模塊的訪問對象。如果廣播的信息中目的地址是SlaveI2C控制模塊11的I2C地址，Slave I2C控制模塊11可以與Master I2C控制模塊進行信息交互。例如，可以根據Master I2C控制模塊的指示，訪問功能模塊11和存儲模塊中的專用存儲模塊，將獲得的數據發送給Master I2C控制模塊，從而實現Master I2C控制模塊與ASIC芯片中Slave I2C控制模塊的信息交互。可選地，在上述方案中ASIC芯片上還可以設置一條或多條模式控制線。當上述I2C從機的印刷電路板上包括一個以上的ASIC的芯片時，通過模式控制線將選通信號傳輸到所述印刷電路板上的一個ASIC芯片上，以使接收到選通信號的ASIC芯片中的Slave I2C控制模塊接收Master I2C控制模塊發送的地址信息。
例如，印刷電路板上電源的輸入端連接上拉電阻，印刷電路板上電后，電源通過上拉電阻向模式控制線輸入高電平信號，此高電平信號即為選通信號。模式控制線的條數可以根據實際需要設定。如果模式控制線的條數為n，則η條模式控制線最多能夠選通2η個ASIC芯片。例如，如果有兩條模式控制線，則可以通過調整高低電平信號，使得這兩條模式控制線最多可以輸出4種信號(00，01，10，11)，因此，這兩條模式控制線最多能夠選通4個芯片。本實施例提供的ASIC芯片集成了至少兩個功能模塊、每個功能模塊連接有不同的Slave I2C控制模塊，因此Master I2C控制模塊可以通過不同的I2C地址訪問ASIC芯片內部不同的Slave I2C控制模塊，進而通過不同的Slave I2C控制模塊訪問不同的功能模塊。因此，不需要對Master I2C控制模塊進行改進，降低了 ASIC芯片的使用成本和復雜度。本發明實施例還提供的一種I2C從機的印刷電路板，該印刷電路板包括至少一個ASIC芯片。所述ASIC芯片中至少有一個ASIC芯片為圖I所示的ASIC芯片。為便于說明，圖2所示的印刷電路板包括ASIC芯片41和ASIC芯片42。其中，ASIC芯片41為圖I所示的ASIC芯片，ASIC芯片42包括一個功能模塊，一個Slave I2C控制模塊以及一個存儲模塊。如圖2所示，所述I2C從機的印刷電路板上還包括模式控制線，用于將選通信號傳輸到ASIC芯片41或ASIC芯片42上，使ASIC芯片41或ASIC芯片42中Slave I2C控制模塊接收到Master I2C控制模塊廣播的地址信息。為更詳細的介紹本發明的實施例，以圖3所示的印刷電路板為例，進行進一步的說明。圖3所示的印刷電路板包括四個ASIC芯片ASIC芯片51、ASIC芯片52、ASIC芯片53和ASIC芯片54。其中，ASIC芯片51、ASIC芯片52、ASIC芯片53內部分別包括一個功能模塊，一個Slave I2C控制模塊以及一個存儲模塊，ASIC芯片54為圖I所示的ASIC芯片。ASIC芯片51上Slave I2C控制模塊的I2C地址為1001000，ASIC芯片52上SlaveI2C控制模塊的I2C地址為1001001，ASIC芯片53上Slave I2C控制模塊的I2C地址為1001011，ASIC芯片54上Slave I2C控制模塊543的I2C地址為1001010，ASIC芯片54上Slave I2C控制模塊544的I2C地址為0100000。功能模塊542受控于Slave I2C控制模塊544，功能模塊541受控于Slave I2C控制模塊543。圖3中設置有兩條模式控制線，模式控制線的高低電平值與選通的ASIC芯片的映射關系如表I所不。表I
第一條模式第二條模式選通的ASIC芯片
控制線控制線· OOASIC 芯片 51
0IASIC 芯片 52 O ASIC 芯片 53
1IASiC 芯片 54本實施例提供的印刷電路板上，至少一個ASIC芯片集成了至少兩個功能不相同的功能模塊、每個功能模塊連接有不同的Slave I2C控制模塊，因此Master I2C控制模塊可以通過不同的I2C地址訪問ASIC芯片內部不同的Slave I2C控制模塊，進而通過不同的Slave I2C控制模塊訪問不同的功能模塊。因此，不需要對Master I2C控制模塊進行改進，降低了 ASIC芯片的使用成本和復雜度。最后應說明的是以上實施例僅用以說明本發明的技術方案，而非對其限制；盡管參照前述實施例對本發明進行了詳細的說明，本領域的普通技術人員應當理解其依然可以對前述各實施例所記載的技術方案進行修改，或者對其中部分技術特征進行等同替換；而這些修改或者替換，并不使相應技術方案的本質脫離本發明各實施例技術方案的范圍。
權利要求
1.一種設置在內部整合電路I2C從機印刷電路板的特定用途集成電路ASIC芯片，其特征在于，包括至少兩個功能模塊、與所述功能模塊的個數相同的Slave I2C控制模塊和一個存儲模塊；其中， 所述功能模塊與對應的Slave I2C控制模塊連接；所述Slave I2C控制模塊通過I2C總線與Master I2C控制模塊連接，所述Slave I2C控制模塊還與所述存儲模塊連接。
2.根據權利要求I所述的ASIC芯片，其特征在于， 所述Slave I2C控制模塊用于接收Master I2C控制模塊廣播的I2C地址，將所述Master I2C控制模塊廣播的I2C地址與所述Slave I2C控制模塊的I2C地址進行匹配，如果確定所述Slave I2C控制模塊是Master I2C控制模塊的訪問對象，所述Slave I2C控制模塊進一步用于與所述Master I2C控制模塊進行信息交互。
3.根據權利要求I或2所述的ASIC芯片，其特征在于，所述ASIC芯片還包括一條或多條模式控制線，用于將選通信號傳輸到所述ASIC芯片上，以使接收到所述選通信號的所述ASIC芯片中的Slave I2C控制模塊接收所述Master I2C控制模塊發送的I2C地址。
4.一種內部整合電路I2C從機的印刷電路板，其特征在于，包括至少一個ASIC芯片；其中，所述ASIC芯片中至少有一個為權利要求1-3中任一項所述的ASIC芯片。
全文摘要
本發明提供一種設置在I2C從機印刷電路板的ASIC芯片和印刷電路板。該ASIC芯片包括至少兩個功能模塊、與功能模塊的個數相同的Slave I2C控制模塊和一個存儲模塊；其中，功能模塊與對應的Slave I2C控制模塊連接；Slave I2C控制模塊通過I2C總線與Master I2C控制模塊連接，Slave I2C控制模塊還與存儲模塊連接。本發明實施例提供的ASIC芯片具有多個I2C芯片的功能，不需要對Master I2C控制模塊進行改進即能夠對所述AISC芯片進行訪問。
文檔編號G06F13/20GK102902647SQ20121036108
公開日2013年1月30日 申請日期2012年9月25日 優先權日2012年9月25日
發明者呂杰 申請人:華為技術有限公司