專利名稱：選擇時鐘的方法和電路板的制作方法
技術領域：
本發明涉及計算機技術領域，特別涉及一種選擇時鐘的方法和電路板。
背景技術：
隨著計算機技術的發展,對計算機的計算能力的要求也越來越高,通過多個CPU(Central Processing Unit,中央處理器)系統的級聯實現計算機計算能力的提高，已經成為提高計算機計算能力的主流方法。目前，主要是將2個CPU系統級聯為I個新CPU系統，在將2個CPU系統級聯時，可以是將I個單CPU系統(該系統中只包括I個CPU)與I個單CPU系統級聯、將I個單CPU系統與I個多CPU系統(該系統中包括多個CPU)級聯、將I個多CPU系統與I個多CPU系統級聯。不管是單CPU系統還是多CPU系統，每個CPU系統中都有I個時鐘，在將2個CPU系統級聯為I個新CPU系統時，為了保證新CPU系統的同步，需要在2個時鐘中選擇I個時鐘作為新CPU系統的時鐘，為新CPU系統提供時鐘信號。 目前，在為2個CPU系統級聯的新CPU系統選擇時鐘時，采用下面的方法在每個CPU系統中設置I個MUX (Mu 11 ip I exer，多路選擇器)功能緩沖器(BUFFER )和CPLD( Comp I exProgrammable Logic Device,復雜可編程邏輯器件)控制器,將MUX功能緩沖器的一個輸入連接到其所在的CPU系統中的時鐘上，將MUX功能緩沖器的另一個輸入連接到另一個CPU系統中的時鐘上，在新CPU系統啟動時，通過CPLD控制器判斷組成新CPU系統的2個CPU系統中哪個CPU系統先啟動，哪個CPU系統先啟動，則CPLD控制器控制MUX功能緩沖器選擇使用哪個系統的時鐘作為新CPU系統的時鐘，為新CPU系統提供時鐘信號。然而，在實現本發明的過程中，發明人發現現有技術至少存在以下問題兩個MUX功能緩沖器之間會存在差異性，會弓丨入不同的附加抖動和干擾，而CPU對于時鐘質量要求非常高，附加抖動可能會導致CPU工作不穩定。需要使用MUX功能緩沖器和CPLD控制器，增加了系統成本。MUX功能緩沖器只能實現二選一，不能實現多個CPU系統級聯為一個新CPU系統。

發明內容
為了解決現有技術的問題，本發明實施例提供了一種選擇時鐘的方法和電路板。所述技術方案如下一種選擇時鐘的方法，將N個CPU系統級聯為I個新CPU系統時，其中，N為大于等于2的自然數，所述方法包括從所述N個CPU系統中選出I個CPU系統，選出的CPU系統用于為所述新CPU系統提供時鐘；將選出的CPU系統的時鐘，分別連接到所述N個CPU系統中每個CPU系統的CPU上。一種選擇時鐘的電路板，所述電路板包括第一槽位和N個第二槽位，其中，N為大于等于2的自然數；
所述第一槽位，用于接入從N個CPU系統中選出的CPU系統的時鐘，并將接入的時鐘，分別連接到與所述N個CPU系統中每個CPU系統分別對應的第二槽位中，其中，選出的CPU系統用于為由所述N個CPU系統級聯為的新CPU系統提供時鐘；所述N個第二槽位，用于分別連接到與所述N個第二槽位中每個第二槽位分別對應的每個CPU系統的CPU上。本發明實施例提供的技術方案的有益效果是通過將從N個CPU系統中選出的CPU系統的時鐘，分別連接到N個CPU系統中每個CPU系統的CPU上，即可實現為新CPU系統中每個CPU系統的CPU提供統一的時鐘，不需要設置MUX功能緩沖器，消除了 MUX功能緩沖器帶來的附加抖動和干擾，優化了時鐘質量，使得CPU工作穩定；去除了使用MUX功能緩沖器和CPLD控制器帶來的成本，可以降低成本；
可以為多個CPU系統級聯為的新CPU系統選擇時鐘，解決了 MUX功能緩沖器只能二選一的限制，提高了系統擴展性能。


圖I是本發明實施例I提供的一種選擇時鐘的方法流程圖；圖2是本發明實施例2提供的一種選擇時鐘的示例圖；圖3是本發明實施例2提供的一種選擇時鐘的方法流程圖；圖4是本發明實施例3提供的一種選擇時鐘的示例圖；圖5是本發明實施例3提供的一種選擇時鐘的方法流程圖；圖6是本發明實施例4提供的一種選擇時鐘的電路板結構示意圖；圖7是本發明實施例4提供的另一種選擇時鐘的電路板結構示意圖。
具體實施例方式為使本發明的目的、技術方案和優點更加清楚，下面將結合附圖對本發明實施方式作進一步地詳細描述。實施例I參見圖1，本發明實施例提供了一種選擇時鐘的方法，將N個CPU系統級聯為I個新CPU系統時，其中，N為大于等于2的自然數，該方法包括101 :從N個CPU系統中選出I個CPU系統，選出的CPU系統用于為新CPU系統提供時鐘。102 :將選出的CPU系統的時鐘，分別連接到N個CPU系統中每個CPU系統的CPU上。進一步地，將選出的CPU系統的時鐘，分別連接到N個CPU系統中每個CPU系統的CPU上為將選出的CPU系統的時鐘，通過電路板分別連接到N個CPU系統中每個CPU系統的CPU上。進一步地，將選出的CPU系統的時鐘，通過電路板分別連接到N個CPU系統中每個CPU系統的CPU上，包括將N個CPU系統中每個CPU系統的時鐘，分別接入電路板上與每個CPU系統對應的接入槽位中；將選出的CPU系統的時鐘對應的接入槽位，分別連接到電路板上與每個CPU系統對應的輸出槽位中；將與每個CPU系統對應的輸出槽位，分別連接到每個CPU系統的CPU上。進一步地，電路板為背板或扣板。進一步地，從N個CPU系統中選出I個CPU系統，包括從N個CPU系統中隨機選出I個CPU系統；或根據CPU系統的CPU性能指標，從N個CPU系統中選出I個CPU性能指標滿足預設的性能指標條件的CPU系統。
本發明實施例所述的選擇時鐘的方法，通過將從N個CPU系統中選出的CPU系統的時鐘，分別連接到N個CPU系統中每個CPU系統的CPU上，即可實現為新CPU系統中每個CPU系統的CPU提供統一的時鐘，不需要設置MUX功能緩沖器，消除了 MUX功能緩沖器帶來的附加抖動和干擾，優化了時鐘質量，使得CPU工作穩定；去除了使用MUX功能緩沖器和CPLD控制器帶來的成本，可以降低成本；可以為多個CPU系統級聯為的新CPU系統選擇時鐘，解決了 MUX功能緩沖器只能二選一的限制，提高了系統擴展性能。本發明實施例所述的選擇時鐘的方法，可以應用于將N個CPU系統組成I個新CPU系統時，其中N為大于等于2的自然數，為了便于說明，下面以將該方法應用于為2個CPU系統級聯為的新CPU系統選擇時鐘時為例進行說明。實施例2本發明實施例提供了一種選擇時鐘的方法，設置在單板(Board)A上的第一 CPU系統和設置在單板B上的第二 CPU系統是2個獨立的CPU系統，分別有各自的時鐘。當第一CPU系統和第二 CPU系統級聯為I個新CPU系統時，參見圖2和圖3，該方法包括201 :從第一 CPU系統和第二 CPU系統中隨機選出第一 CPU系統，第一 CPU系統用于為第一 CPU系統和第二 CPU系統級聯為的新CPU系統提供時鐘。具體地，實際應用中如果第一 CPU系統和第二 CPU系統是相同的系統，則可以從2個系統中隨機選擇I個系統。如果第一 CPU系統和第二 CPU系統是不相同的系統，則可以根據CPU系統的CPU性能指標進行選擇。202 :將設置在單板A上的第一 CPU系統的時鐘連接到背板X的Al槽位上，將設置在單板B上的第二 CPU系統的時鐘連接到背板X的BI槽位上。具體地，在將設置在單板A上的第一 CPU系統的時鐘連接到背板X的Al槽位上時，是通過連接單板A和背板X的連接器實現的，從連接器的PIN (引腳)中選擇幾個PIN用于傳輸時鐘信號即實現了將第一 CPU系統的時鐘連接到背板X的Al槽位上。將設置在單板B上的第二 CPU系統的時鐘連接到背板X的BI槽位上與上述方法類似，不再一一贅述。需要說明的是，背板X上設置有多個槽位，并且各個槽位的功能一樣，并沒有區分為Al槽位、BI槽位等，為了便于說明，本發明實施例中將第一 CPU系統的時鐘連接到背板X時對應的槽位稱為Al槽位，將第二 CPU系統的時鐘連接到背板X時對應的槽位稱為BI槽位。文中其他涉及槽位的地方與此處類似，不再一一贅述。203 :將背板X的Al槽位分別連接到背板X的A2槽位和B2槽位；將A2槽位連接到第一 CPU系統的CPU，從而向第一 CPU系統的CPU提供時鐘；將B2槽位連接到第二 CPU系統的CPU，從而向第二 CPU系統的CPU提供時鐘。由于本發明實施例中選擇第一 CPU系統為第一 CPU系統和第二 CPU系統級聯為的新CPU系統提供時鐘，不需要使用第二 CPU系統的時鐘，所以對連接到BI槽位的時鐘不作處理。并且，也可以選擇第二 CPU系統為第一 CPU系統和第二 CPU系統級聯為的新CPU系統提供時鐘，當選擇第二 CPU系統為第一 CPU系統和第二 CPU系統級聯為的新CPU系統提供時鐘，對連接到BI槽位的時鐘按照上述對Al槽位的時鐘的處理方法進行類似的處理，對連接到Al槽位的時鐘不作處理，具體實現過程與上述類似，不再贅述。需要說明的是，當單板A獨立工作時，只需要斷開背板X與單板B的連接(即將背板X的BI槽位和B2槽位，與單板B之間的連接斷開)即可。需要說明的是，其中，第一 CPU系統可以是單CPU系統或多CPU系統；第二 CPU系統可以是單CPU系統或多CPU系統。 并且，需要說明的是，實際應用中需要根據具體級聯的CPU系統的個數來選擇可以提供足夠槽位的背板X。而且，背板X也可以通過扣板實現。扣板比背板上的器件少，實現起來更加靈活。本發明實施例所述的選擇時鐘的方法，通過將從N個CPU系統中選出的CPU系統的時鐘，分別連接到N個CPU系統中每個CPU系統的CPU上，即可實現為新CPU系統中每個CPU系統的CPU提供統一的時鐘，不需要設置MUX功能緩沖器，消除了 MUX功能緩沖器帶來的附加抖動和干擾，優化了時鐘質量，使得CPU工作穩定；去除了使用MUX功能緩沖器和CPLD控制器帶來的成本，可以降低成本；可以為多個CPU系統級聯為的新CPU系統選擇時鐘，解決了 MUX功能緩沖器只能二選一的限制，提高了系統擴展性能。本發明實施例所述的選擇時鐘的方法，可以應用于將N個CPU系統組成I個新CPU系統時，其中N為大于等于2的自然數，為了便于說明，下面以將該方法應用于為3個CPU系統級聯為的新CPU系統選擇時鐘時為例進行說明。實施例3本發明實施例提供了一種選擇時鐘的方法，設置在單板A上的第一 CPU系統、設置在單板B上的第二 CPU系統和設置在單板C上的第三CPU系統是3個獨立的CPU系統，分別有各自的時鐘，當第一 CPU系統、第二 CPU系統和第三CPU系統級聯為I個新CPU系統時，參見圖4和圖5，該方法包括301 :根據CPU系統的CPU性能指標，從N個CPU系統中選出CPU性能指標滿足預設的性能指標條件的第一 CPU系統，選出的第一 CPU系統用于為新CPU系統提供時鐘。其中，預設的性能指標條件包括時鐘頻率、內存總線速度和/或擴展總線速度等，可以根據實際應用狀況進行靈活設置，對此不做限定。302 :將設置在單板A上的第一 CPU系統的時鐘連接到背板X的Al槽位上，將設置在單板B上的第二 CPU系統的時鐘連接到背板X的BI槽位上，將設置在單板C上的第三CPU系統的時鐘連接到背板X的Cl槽位上。與步驟202類似，此處不再贅述。303 :將背板X的Al槽位分別連接到背板X的A2槽位、B2槽位和C2槽位；將A2槽位連接到第一 CPU系統的CPU，從而向第一 CPU系統的CPU提供時鐘；將B2槽位連接到第二 CPU系統的CPU，從而向第二 CPU系統的CPU提供時鐘；將C2槽位連接到第三CPU系統的CPU，從而向第三CPU系統的CPU提供時鐘。與步驟303類似，此處不再贅述。其中，第一 CPU系統可以是單CPU系統或多CPU系統；第二 CPU系統可以是單CPU系統或多CPU系統；第三CPU系統可以是單CPU系統或多CPU系統。并且，需要說明的是，實際應用中需要根據具體級聯的CPU系統的個數來選擇可以提供足夠槽位的背板X。而且，背板X也可以通過扣板實現。扣板比背板上的器件少，實現起來更加靈活。本發明實施例所述的選擇時鐘的方法，通過將從N個CPU系統中選出的CPU系統的時鐘，分別連接到N個CPU系統中每個CPU系統的CPU上，即可實現為新CPU系統中每個CPU系統的CPU提供統一的時鐘，不需要設置MUX功能緩沖器，消除了 MUX功能緩沖器帶 來的附加抖動和干擾，優化了時鐘質量，使得CPU工作穩定；去除了使用MUX功能緩沖器和CPLD控制器帶來的成本，可以降低成本；可以為多個CPU系統級聯為的新CPU系統選擇時鐘，解決了 MUX功能緩沖器只能二選一的限制，提高了系統擴展性能。實施例4本發明實施例提供了一種選擇時鐘的電路板，參見圖6，該電路板40包括第一槽位401和N個第二槽位402，其中，N為大于等于2的自然數；第一槽位401，用于接入從N個CPU系統中選出的CPU系統的時鐘，并將接入的時鐘，分別連接到與N個CPU系統中每個CPU系統分別對應的第二槽位402中，其中，選出的CPU系統用于為由N個CPU系統級聯為的新CPU系統提供時鐘；N個第二槽位402，用于分別連接到與N個第二槽位402中每個第二槽位402分別對應的每個CPU系統的CPU上。進一步地，參見圖7，該電路板40還包括N-I個第三槽位403，用于分別接入N個CPU系統中除選出的CPU系統之外的N_1個CPU系統的時鐘。進一步地，電路板為背板或扣板。本發明實施例所述的選擇時鐘的電路板，通過將從N個CPU系統中選出的CPU系統的時鐘，分別連接到N個CPU系統中每個CPU系統的CPU上，即可實現為新CPU系統中每個CPU系統的CPU提供統一的時鐘，不需要設置MUX功能緩沖器，消除了 MUX功能緩沖器帶來的附加抖動和干擾，優化了時鐘質量，使得CPU工作穩定；去除了使用MUX功能緩沖器和CPLD控制器帶來的成本，可以降低成本；可以為多個CPU系統級聯為的新CPU系統選擇時鐘，解決了 MUX功能緩沖器只能二選一的限制，提高了系統擴展性能。以上實施例提供的技術方案中的全部或部分內容可以通過軟件編程實現，其軟件程序存儲在可讀取的存儲介質中，存儲介質例如計算機中的硬盤、光盤或軟盤。以上所述僅為本發明的較佳實施例，并不用以限制本發明，凡在本發明的精神和原則之內，所作的任何修改、等同替換、改進等，均應包含在本發明的保護范圍之內。
權利要求
1.一種選擇時鐘的方法，其特征在于，將N個CPU系統級聯為I個新CPU系統時，其中，N為大于等于2的自然數，所述方法包括 從所述N個CPU系統中選出I個CPU系統，選出的CPU系統用于為所述新CPU系統提供時鐘； 將選出的CPU系統的時鐘，分別連接到所述N個CPU系統中每個CPU系統的CPU上。
2.根據權利要求I所述的方法，其特征在于，將選出的CPU系統的時鐘，分別連接到所述N個CPU系統中每個CPU系統的CPU上為 將選出的CPU系統的時鐘，通過電路板分別連接到所述N個CPU系統中每個CPU系統的CPU上。
3.根據權利要求2所述的方法，其特征在于，將選出的CPU系統的時鐘，通過電路板分別連接到所述N個CPU系統中每個CPU系統的CPU上，包括 將所述N個CPU系統中每個CPU系統的時鐘，分別接入所述電路板上與所述每個CPU系統對應的接入槽位中； 將選出的CPU系統的時鐘對應的接入槽位，分別連接到所述電路板上與所述每個CPU系統對應的輸出槽位中； 將與所述每個CPU系統對應的輸出槽位，分別連接到所述每個CPU系統的CPU上。
4.根據權利要求3所述的方法，其特征在于，所述電路板為背板或扣板。
5.根據權利要求1-4任意一項權利要求所述的方法，其特征在于，從所述N個CPU系統中選出I個CPU系統，包括 從所述N個CPU系統中隨機選出I個CPU系統；或 根據CPU系統的CPU性能指標，從所述N個CPU系統中選出I個CPU性能指標滿足預設的性能指標條件的CPU系統。
6.一種選擇時鐘的電路板，其特征在于，所述電路板包括第一槽位和N個第二槽位，其中，N為大于等于2的自然數； 所述第一槽位，用于接入從N個CPU系統中選出的CPU系統的時鐘，并將接入的時鐘，分別連接到與所述N個CPU系統中每個CPU系統分別對應的第二槽位中，其中，選出的CPU系統用于為由所述N個CPU系統級聯為的新CPU系統提供時鐘； 所述N個第二槽位，用于分別連接到與所述N個第二槽位中每個第二槽位分別對應的每個CPU系統的CPU上。
7.根據權利要求6所述的電路板，其特征在于，所述電路板還包括 N-I個第三槽位，用于分別接入所述N個CPU系統中除選出的CPU系統之外的N-I個CPU系統的時鐘。
8.根據權利要求6或7所述的電路板，其特征在于，所述電路板為背板或扣板。
全文摘要
本發明公開了一種選擇時鐘的方法和電路板，屬于計算機技術領域。所述方法包括從所述N個CPU系統中選出1個CPU系統，選出的CPU系統用于為所述新CPU系統提供時鐘；將選出的CPU系統的時鐘，分別連接到所述N個CPU系統中每個CPU系統的CPU上。所述電路板包括第一槽位和N個第二槽位。本發明通過將從N個CPU系統中選出的CPU系統的時鐘，分別連接到N個CPU系統中每個CPU系統的CPU上，即可實現為新CPU系統中每個CPU系統的CPU提供統一的時鐘，優化了時鐘質量、使得CPU工作穩定；可以降低成本；提高了系統擴展性能。
文檔編號G06F1/04GK102902299SQ20121036138
公開日2013年1月30日 申請日期2012年9月25日 優先權日2012年9月25日
發明者戎易弓 申請人:華為技術有限公司