專利名稱：一種cpu模塊地址和數據總線的故障檢測方法
一種CPU模塊地址和數據總線的故障檢測方法
術領域本發明涉及一種CPU模塊地址和數據總線的故障檢測方法，屬于電子產品制造技術領域。
背景技術：
隨著自動化水平的提高，各種基于嵌入式計算機技術的自動化設備應用越來越廣泛。為了提高研發效率和節約生產成本，自動化設備的控制核心通常會被模塊化，形成通用的主控單元部件，即CPU模塊，用于各種功能不同的自動化設備中。CPU模塊是運算核心，其它應用、驅動、接口等功能再由外圍功能擴展電路板來實現。CPU模塊硬件最基本的部分包括處理器和基于總線擴展的片外存儲器，此外還有引到模塊接口上的IO 口線。復用的IO 口線既可做為IO輸入輸出信號線，也可通過CPU配置為串口、USB、模數轉換等功能信號線， 其具體應用功能由外圍功能擴展電路板和程序軟件決定。如圖I所示，CPU模塊將處理器和片外存儲器和必要的電源、時鐘電路設計在一塊硬件電路板上并通過接插件引出CPU的 IO 口線等各種外設資源。
在CPU模塊的大批量生產過程中，需要快速的對新模塊進行生產測試，主要目的是為了檢測出在制板、焊 接過程中發生的短路、斷路等硬件問題。特別是BGA封裝的CPU形式，總線排序沒有規律，其焊接問題也難以通過肉眼觀察發現。以往通過相鄰地址和數據信號線通斷關系的測試，難以適應這種無序的布線方式。同時，依據前述對CPU模塊結構的介紹，模塊測試最核心的是IO 口線、地址和數據總線的故障檢測。目前已有文獻和資料，沒有一個通用的、能快速和可靠的檢測地址和數據總線質量問題的方法。發明內容
本發明的目的是提供一種CPU模塊地址總線和數據總線的故障檢測方法，以解決目前通過相鄰地址和數據總線通斷關系的檢測方法無法對布線無序的CPU模塊地址和數據總線進行檢測的問題。
本發明為解決上述技術問題而提供一種CPU模塊地址和數據總線的故障檢測方法，該檢測方法的步驟如下1).將CPU的IO口線全部設置為低電平輸出狀態；2).向CPU片外擴展RAM的連續地址范圍依次置高每一根數據線寫入數據，CPU從片外擴展的RAM的上述連續地址中讀取寫入的數據，判斷讀取的數據和寫入的數據是否相同， 如果全部都相同，則進入步驟3)，如果不全部相同則說明在CPU模塊的訪問控制線、數據總線、IO 口線中存在短路斷路故障；3).依次置高CPU片外擴展的RAM的每一根地址線，向其寫入低位不同且其余高位為 O的不同數據，并進行讀回驗證，如果讀取的數據與寫入的數據全部相同，則進入步驟4)， 如果不全相同，則說明在CPU模塊的地址總線、IO 口線中存在短路斷路故障；4).依次置高CPU片外擴展的RAM的每一根地址線，向其寫入高位不同且其余低位為O的不同數據，并進行讀回驗證，如果讀取的數據與寫入的數據不全相同，則說明在CPU模塊的地址總線、IO 口線中存在短路斷路故障。
所述步驟2)中連續地址范圍是指地址為O至(Nd-I)，Nd為CPU數據總線寬度。
所述的步驟3)中寫入的數據是低(ND/2)位不同且其余高位為O的不同數據，其中 Na為CPU模塊地址總線寬度。
所述的步驟4)中寫入的數據是高(ND/2)位不同且其余低位為O的不同數據，其中 Nd為CPU模塊數據總線寬度。
所述步驟I)中將CPU的IO 口線全部設置為低電平的輸出狀態是為了將短路的數據和地址線電平固定為低電平，使與IO 口線搭連的地址和數據線被拉低，從而識別出數據寫入和讀取時出現的錯誤。
所述步驟3)和步驟4)之間的順序是可以調換的。
本發明的有益效果是本發明通過向RAM的連續地址范圍依次置高一根數據線寫入數據再讀回驗證，用于檢測CPU的數據總線短路和斷路情況；依次置高一根地址線向 RAM寫入低位不同且其余高位為O的不同數據，讀回驗證；然后換成高位不同且其余低位為O的數據做相同測試，用于檢測CPU的地址總線短路斷路情況以及地址總線與數據總線之間的短路情況。此方法能夠快速和可靠的檢測CPU模塊在大規模生產過程可能出現的制板和焊接問題。


圖I是CPU模塊的基本結構框圖；圖2是本發明的CPU模塊生產測試系統的示意圖；圖3是本發明的CPU模塊地址和數據總線的故障檢測方法的電路示意圖。
具體實施方式
下面結合附圖對本發明的具體實施方式
作進一步的說明。
目前嵌入式系統使用的CPU具有很多管腳，這些管腳除了電源、固定的調試接口之外，主要包括地址總線、數據總線、以及IO 口線，它們在芯片管腳上通常會交錯排列，管腳和布線距離都很近。目前，各種CPU的IO 口線通常在默認情況下，都是做為邏輯電平信號的輸入和輸出接口。如果通過程序配置，可以再啟動某些IO的特殊功能，比如串口、SPI 口、CAN接口、AD輸入等。當然，本發明僅著重說明地址和數據總線的測試，沒有將IO線的測試。但是，地址和數據總線測試第一步，先需要設置這些IO線。
I).將CPU的IO 口線全部設置為低電平輸出狀態，用于將短路的數據地址線電平固定為低電平，使與IO 口線答連的地址和數據線被拉低，從而使數據寫入和讀取出現可識別的錯誤，最終檢測出CPU模塊的故障。
2).在CPU通過地址和數據總線向片外擴展的RAM的地址O至(ND_1)內依次寫入 Nd個數據，寫入的數據分別為Dwl(k)=2k，其中Nd為CPU數據總線寬度，k=0、l、2···、(Nd-I)；3). CPU從片外擴展RAM的地址O至(Nd-I)中讀取數據Dki (k)，判斷讀取數據Dki (k)和寫入數據Dwi (k)是否相同，如果都相同，說明CPU模塊的數據總線正常，沒有出現故障，則執行步驟4)，如果存在k使讀取數據Dki (k)和寫入數據Dwi (k)不同，則檢測結束，并輸出測試信息為測試失敗，并指示以下兩種情況的模塊故障第一種情況，CPU的訪問控制線和數據總線存在短路或斷路；第二種情況，CPU的IO 口線與數據總線存在短路。
4). CPU通過地址和數據總線向片外擴展的RAM的地址A1GO依次寫入(NA+1)個數據，其中Na為CPU地址總線寬度，當k=0時，A1GO=O,寫入數據DW2(k)=0，ik=l、2···、Na 時，寫入數據Dw2(k)為低(Nd/2)位不同且其余高位為O的不同數據，然后再從片外擴展的 RAM的地址A1GO讀取數據DK2(k)，判斷讀取數據DK2(k)和寫入數據Dw2GO是否相同，如果都相同，則說明CPU模塊的地址總線沒有出現故障，如果不完全相同，則說明在CPU模塊的地址總線、IO 口線中存在短路斷路故障。實施例
本發明實施例的生產測試系統如圖2所示，計算機通過USB與測試工裝相連，被測 CPU模塊通過頂針與測試工裝建立電氣連接，被測CPU模塊可在USB主機的控制下執行特定的程序，并實現IO 口線設置、地址和數據總線訪問功能。被測CPU模塊上的電路關系如圖3所示，CPU與RAM間共有24根地址線、32根數據線和若干控制線相連，CPU還有IO 口線等通過對外接插件引出。本實施例中的CPU模塊地址和數據總線的故障檢測方法的具體步驟如下I.將CPU的IO 口線全部設置為低電平輸出狀態，用于當IO 口線與數據地址線短路時， 可以將短路的數據地址線電平 固定為低電平，從而使與IO 口線答連的地址和數據線被拉低，從而時數據寫入和讀取出現可識別的錯誤，最終檢測出CPU模塊的故障。
2. CPU向片外擴展的RAM的地址O至(Nd-I)內依次寫入Nd個數據，寫入數據分別為Dwl(k)=2k，其中Nd為CPU數據總線寬度32，k=0，I, 2，…，31，即依次置高每一根數據線，然后CPU再從片外擴展的RAM的O至(Nd-I)讀取數據Dki (k)，最后如果寫入數據Dwi (k) 和讀取數據Dki (k)都相同，則繼續下一步處理；否則，如果存在k使Dwi (k)和DK1(k)不同， 生產測試結束,并輸出測試信息為測試失敗。
3. CPU向片外擴展的RAM的地址A1 (k)依次寫入(NA+1)個數據，其中Na為CPU地址總線寬度 24，當 k=0 時，△100=0，寫入數據0 200=0，當1^=1，2，…，24 時，A1GO =2(H)， 寫入數據DW2(k)=k，顯然DW2(k)滿足低16位不同且其余高位為O的不同數據，然后再從片外擴展的RAM的地址A1 (k)讀取數據Dk2 (k)，最后如果寫入數據Dw2 (k)和讀取數據Dk2 (k)都相同，則繼續下一步處理；否則，如果存在k使DW2(k)和DK2(k)不同，生產測試結束，并輸出測試信息為測試失敗。
4. CPU向片外擴展的RAM的地址A1GO依次寫入(NA+1)個數據，其中Na為CPU地址總線寬度 24，當 k=0 時，△100=0，寫入數據0 200=0，當1^=1，2，…，24 時，A1GO =2(H)，寫入數據Dw2GO= kX216，顯然DW2(k)滿足高16位不同且其余低位為O的不同數據，然后再從片外擴展的RAM的地址A1 (k)讀取數據Dk2 (k)，最后如果寫入數據Dw2 (k)和讀取數據Dk2 (k) 都相同，則說明高CPU模塊的地址總線沒有出現故障；否則，如果存在k使DW2(k)和DK2(k) 不同，生產測試結束,并輸出測試信息為測試失敗。
理論上，2、3、4都可以調換測試順序，只要出現數據寫入和讀取不符，則發現故障，也不必要求先確認數據總線沒問題，再測試地址總線。但是，如果數據總線測試放在地址總線測試之前，更容易定位故障，以便做后續的CPU模塊維修工作。即，步驟2發現故障，則先維修檢查數據總線；步驟2確認數據總線正常后，再進行步驟3、4，如果步驟3和4故障，只需要檢查地址總線，步驟3和4的順序是可以互換的。
權利要求
1.一種CPU模塊地址和數據總線的故障檢測方法，其特征在于該測試方法的步驟如下 1).將CPU的IO口線全部設置為低電平輸出狀態； 2).向CPU片外擴展RAM的連續地址范圍依次置高每一根數據線寫入數據，CPU從片外擴展的RAM的上述連續地址中讀取寫入的數據，判斷讀取的數據和寫入的數據是否相同，如果全部都相同，則進入步驟3)，如果不全部相同則說明在CPU模塊的訪問控制線、數據總線、IO 口線中存在短路斷路故障； 3).依次置高CPU片外擴展的RAM的每一根地址線，向其寫入低位不同且其余高位為O的不同數據，并進行讀回驗證，如果讀取的數據與寫入的數據全部相同，則進入步驟4)，如果不全相同，則說明在CPU模塊的地址總線、IO 口線中存在短路斷路故障； 4).依次置高CPU片外擴展的RAM的每一根地址線，向其寫入高位不同且其余低位為O的不同數據，并進行讀回驗證，如果讀取的數據與寫入的數據不全相同，則說明在CPU模塊的地址總線、IO 口線中存在短路斷路故障。
2.根據權利要求I所述的CPU模塊地址和數據總線的故障檢測方法，其特征在于所述步驟2)中連續地址范圍是指地址為O至(Nd-I)，Nd為CPU數據總線寬度。
3.根據權利要求I所述的CPU模塊地址和數據總線的故障檢測方法，其特征在于所述的步驟3)中寫入的數據是低(Nd/2)位不同且其余高位為O的不同數據，其中Na為CPU模塊地址總線寬度。
4.根據權利要求I所述的CPU模塊地址和數據總線的故障檢測方法，其特征在于所述的步驟4)中寫入的數據是高(Nd/2)位不同且其余低位為O的不同數據，其中Nd為CPU模塊數據總線寬度。
5.根據權利要求I所述的CPU模塊地址和數據總線的故障檢測方法，其特征在于所述步驟I)中將CPU的IO 口線全部設置為低電平的輸出狀態是為了將短路的數據和地址線電平固定為低電平，使與IO 口線搭連的地址和數據線被拉低，從而識別出數據寫入和讀取時出現的錯誤。
6.根據權利要求I所述的CPU模塊地址和數據總線的故障檢測方法，其特征在于所述步驟3)和步驟4)之間的順序是可以調換的。
全文摘要
本發明涉及一種CPU模塊地址和數據總線的故障檢測方法，屬于電子產品制造技術領域。本發明通過首先在操作RAM之前將CPU的IO口線全部設置為低電平輸出狀態；再向RAM的連續地址范圍依次置高一根數據線寫入數據再讀回驗證，用于檢測CPU的數據總線短路和斷路情況；然后依次置高一根地址線向RAM寫入低位不同且其余高位為0的不同數據，讀回驗證；最后換成高位不同且其余低位為0的數據做相同測試，用于檢測CPU的地址總線短路斷路情況以及地址總線與數據總線之間的短路情況。本發明能夠快速和可靠的檢測CPU模塊在大規模生產過程因為制板和焊接所導致的地址和數據總線出現故障的問題。
文檔編號G06F11/26GK102929755SQ20121036631
公開日2013年2月13日 申請日期2012年9月27日 優先權日2012年9月27日
發明者萬鴻俊, 龐浩, 林向陽, 都正周, 馬永武, 孫超亮, 歹志陽, 王林, 張斌斌, 張書同 申請人:許繼集團有限公司, 河南許繼儀表有限公司, 國家電網公司