一種工作處理器的控制電路和電子設備的制作方法
【專利摘要】本發明公開了一種工作處理器的控制電路和電子設備，該電路包括：用于寄存任務負載指令的寄存單元，輸入端分別與寄存單元的不同寄存地址接口相連的多個第一級電壓輸出單元；第一級電壓輸出單元用于依據寄存地址接口輸出的信號輸出第一電壓；輸入端與多個第一級電壓輸出單元的輸出端相連的第二級電壓輸出單元；第二級電壓輸出單元用于依據多個第一級電壓輸出單元輸出的第一電壓輸出第二電壓；控制端與第二級電壓輸出單元的輸出端相連的頻率發生單元；頻率發生單元用于輸出與第二級電壓輸出單元輸出的第二電壓相對應的頻率，使得處于工作狀態的工作處理器的工作頻率能夠以與任務負載所需的頻率對應，減少電子設備的功耗，節約資源。
【專利說明】一種工作處理器的控制電路和電子設備

【技術領域】
[0001] 本發明涉及自動控制【技術領域】，更具體的說是涉及一種工作處理器的控制電路和 電子設備。

【背景技術】
[0002] 現有的電子設備一般均為多核電子設備，即包括多個工作處理器，而多個工作處 理器的工作頻率由電子設備的管理處理器依據電子設備的任務負載進行控制。
[0003] 其中，該管理處理器能夠控制處理任務負載的工作處理器以預設的幾種固定頻率 工作，但是，當管理處理器確定任務負載所需的工作頻率處于兩種固定頻率之間時，管理處 理器僅能夠控制處理任務負載的工作處理器以這兩種固定頻率中較高的固定頻率進行工 作。因此，造成了供大于求的現象，增加了電子設備的功耗，浪費了資源。


【發明內容】

[0004] 有鑒于此，本發明提供了一種工作處理器的控制電路和電子設備，以減少電子設 備的功耗，解決資源。
[0005] 為實現上述目的，本發明提供如下技術方案：
[0006] 一種工作處理器的控制電路，應用于電子設備中，該電路包括：
[0007] 用于寄存所述電子設備的任務負載指令的寄存單元；所述寄存單元具有多個寄存 地址接口；
[0008] 多個第一級電壓輸出單元，所述多個第一級電壓輸出單元的輸入端分別與所述寄 存單元的不同寄存地址接口相連；所述第一級電壓輸出單元用于依據所述寄存地址接口輸 出的信號輸出第一電壓；
[0009] 輸入端與所述多個第一級電壓輸出單元的輸出端相連的第二級電壓輸出單元；所 述第二級電壓輸出單元用于依據所述多個第一級電壓輸出單元輸出的第一電壓輸出第二 電壓；
[0010] 控制端與所述第二級電壓輸出單元的輸出端相連的頻率發生單元；所述頻率發生 單元用于輸出與所述第二級電壓輸出單元輸出的第二電壓相對應的頻率。
[0011] 優選的，所述頻率發生單元的輸出端用于與驅動單元的輸入端相連，所述驅動單 兀的輸出端用于與多個工作處理器相連；
[0012] 所述驅動單元用于驅動處于工作狀態的工作處理器以所述頻率發生單元所輸出 的頻率工作。
[0013] 優選的，所述寄存單元的不同寄存地址接口分別用于通過開關單元與不同的工作 處理器相連；
[0014] 所述不同寄存地址接口輸出的信號用于通過控制開關單元的導通與關斷來控制 所述多個處理器的工作狀態。
[0015] 優選的，所述第一級電壓輸出單元為第一級比較器，所述第二級電壓輸出單元為 第二級比較器。
[0016] 一種電子設備，包括如上任一項所述的工作處理器的控制電路。
[0017] 經由上述的技術方案可知，與現有技術相比，本發明實施例公開了一種工作處理 器的控制電路，在該電路中，寄存單元的寄存地址接口輸出的信號可以反映出與寄存地址 接口對應的寄存地址中是否寄存有任務負載指令，多個第一級電壓輸出單元的輸入端分別 與寄存單元的不同寄存地址接口相連，并能夠依據寄存地址接口輸出的信號來輸出第一電 壓，第二級電壓輸出單兀的輸入端與多個第一級電壓輸出單兀的輸出端相連，能夠依據多 個第一級電壓輸出單兀輸出的第一電壓來輸出第二電壓，因此，第二電壓與寄存單兀所寄 存的任務負載指令量相對應，通過第二電壓驅動頻率發生單元，能夠使頻率發生單元輸出 的頻率與任務負載所需的頻率對應；在本發明中，由于處于工作狀態下的工作處理器是以 頻率發生單元所輸出的頻率工作，因此，處于工作狀態的工作處理器的工作頻率與任務負 載所需的頻率對應，減少電子設備的功耗，節約資源。

【專利附圖】

【附圖說明】
[0018] 為了更清楚地說明本發明實施例或現有技術中的技術方案，下面將對實施例或現 有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本 發明的實施例，對于本領域普通技術人員來講，在不付出創造性勞動的前提下，還可以根據 提供的附圖獲得其他的附圖。
[0019] 圖1為本發明一個實施例公開的一種工作處理器的控制電路的結構不意圖；
[0020] 圖2為本發明另一實施例公開的一種工作處理器的控制電路的結構示意圖；
[0021] 圖3為本發明又一實施例公開的一種工作處理器的控制電路的結構示意圖。

【具體實施方式】
[0022] 下面將結合本發明實施例中的附圖，對本發明實施例中的技術方案進行清楚、完 整地描述，顯然，所描述的實施例僅僅是本發明一部分實施例，而不是全部的實施例。基于 本發明中的實施例，本領域普通技術人員在沒有做出創造性勞動前提下所獲得的所有其他 實施例，都屬于本發明保護的范圍。
[0023] 本發明實施例公開了一種工作處理器的控制電路和電子設備，在本發明實施例 中，寄存單元的寄存地址接口輸出的信號可以反映出與寄存地址接口對應的寄存地址中是 否寄存有任務負載指令，多個第一級電壓輸出單元的輸入端分別與寄存單元的不同寄存地 址接口相連，并能夠依據寄存地址接口輸出的信號來輸出第一電壓，第二級電壓輸出單元 的輸入端與多個第一級電壓輸出單兀的輸出端相連，能夠依據多個第一級電壓輸出單兀輸 出的第一電壓來輸出第二電壓，因此，第二電壓與寄存單元所寄存的任務負載指令量相對 應，通過第二電壓驅動頻率發生單元，能夠使頻率發生單元輸出的頻率與任務負載所需的 頻率對應；在本發明中，由于處于工作狀態下的工作處理器是以頻率發生單元所輸出的頻 率工作，因此，處于工作狀態的工作處理器的工作頻率與任務負載所需的頻率對應，減少電 子設備的功耗，節約資源。
[0024] 本發明一個實施例公開了一種工作處理器的控制電路，該電路可以應用于手機、 掌上電腦、平板電腦等電子設備中。
[0025] 如圖1所示，該電路可以包括寄存單元100、多個第一級電壓輸出單元200、第二級 電壓輸出單元300、頻率發生單元400 ;其中：
[0026] 寄存單元100用于寄存電子設備的任務負載指令，寄存單元具有多個寄存地址接 口，在本發明中，可以根據實際需求選取具有不同地址接口的寄存單元，圖1以寄存單元具 有8個寄存地址接口為例進行說明。
[0027] 在圖1中，寄存單元100包括寄存地址接口 A0、寄存地址接口 A1、寄存地址接口 A2、寄存地址接口 A3、寄存地址接口 A4、寄存地址接口 A5、基礎地址接口 A6、寄存地址接口 A7以及寄存地址接口 A8。
[0028] 需要說明的是，寄存單元的每一寄存地址接口均依據與該寄存地址接口對應的寄 存地址中是否寄存有任務負載指令來輸出信號；例如，當寄存單元的某一寄存地址接口對 應的寄存地址中寄存有任務負載指令時，該寄存地址接口可以輸出高電平，而當該寄存地 址接口對應的寄存地址為空時，該寄存地址接口則輸出低電平。當然作為另一種實現形式， 寄存地址接口也可以在其對應的寄存地址中寄存有任務負載指令時輸出低電平，在其對應 的寄存地址為空時，輸出高電平。具體的寄存地址接口輸出信號的方式可以根據實際情況 進行設定，本發明并沒有限定。
[0029] 多個第一級電壓輸出單元200的輸入端分別與寄存單元100的不同寄存地址接口 相連；
[0030] 第一級電壓輸出單兀用于依據寄存地址接口輸出的信號輸出第一電壓。
[0031] 需要說明的是，在本發明中，對第一級電壓輸出單元的個數并沒有具體限定，可以 根據電子設備的任務負載的情況來設定相應個數的第一級電壓輸出單兀。圖1以第一級電 壓輸出單元為5個為例；當然還可以為其他個數，如3個、8個、10個等，甚至更多。
[0032] 需要說明的是，多個第一級電壓輸出單元分別與寄存單元的哪一寄存地址接口相 連在本發明中并沒有具體限定，可以根據寄存單元寄存任務負載指令的多少來確定。
[0033] 以圖1為例，假設電子設備的任務負載指令寄存寄存單元時，一般僅占用到寄存 地址接口 A5所對應的寄存地址即可，那么，多個第一級電壓輸出單元可以分別與寄存單元 的寄存地址接口 A5以下（包括寄存地址接口 A5)的某一寄存地址接口相連即可。
[0034] 在圖1中，第一級電壓輸出單兀200包括第一級電壓輸出單兀201、第一級電壓輸 出單兀202、第一級電壓輸出單兀203、第一級電壓輸出單兀204、第一級電壓輸出單兀205 ; 具體的，第一級電壓輸出電壓201與寄存單元100的寄存地址接口 A0相連，第一級電壓輸 出單元202與寄存單元100的寄存地址接口 A2相連，第一級電壓輸出單元203與寄存單元 100的寄存地址接口 A4相連，第一級電壓輸出單元204與寄存單元100的寄存地址接口 A6 相連，第一級電壓輸出單元205與寄存單元100的寄存地址接口 A8相連。
[0035] 其中，第一級電壓輸出單兀用于依據寄存地址接口輸出的信號輸出第一電壓。如， 寄存單元的某一寄存地址中寄存有任務負載指令時，與該寄存地址對應的寄存地址接口輸 出高電平，而當寄存單元的某一寄存地址為空時，與該寄存地址對應的寄存地址接口輸出 低電平。那么，與之對應的，當與第一級電壓輸出單元相連的寄存地址接口輸出高電平時， 第一級電壓輸出單兀輸出第一電壓，當與第一級電壓輸出單兀相連的寄存單兀接口輸出低 電平時，第一級電壓輸出單兀不輸出第一電壓。
[0036] 再如，寄存單元的某一寄存地址中寄存有任務負載指令時，與該寄存地址對應的 寄存地址接口輸出低電平，而當寄存單元的某一寄存地址為空時，與該寄存地址對應的寄 存地址接口輸出高電平。那么，與之對應的，當與第一級電壓輸出單元相連的寄存地址接口 輸出低電平時，第一級電壓輸出單兀輸出第一電壓，當與第一級電壓輸出單兀相連的寄存 單兀接口輸出高電平時，第一級電壓輸出單兀不輸出第一電壓。
[0037] 由于任務負載指令是從寄存單元的棧底開始寄存的，相應的，第一級電壓輸出單 元通過輸出第一電壓能夠將寄存單元所寄存的任務負載指令以電壓的形式體現出來。如在 圖1中，假設與寄存單元的寄存地址接口 A4相連的第一級電壓輸出單元203輸出第一電 壓，而與寄存單兀的寄存地址接口 A6相連的第一級電壓輸出單兀204未輸出第一電壓。那 么可以確定，寄存單元的寄存地址接口 A6以上所對應的寄存地址為空，寄存地址接口 A6所 對應的寄存地址以下，寄存地址接口 A4所對應的寄存地址以上可能寄存有任務負載指令； 而在寄存地址接口 A4所對應的寄存地址以下（包括寄存地址接口 A4所對應的寄存地址） 寄存有任務負載指令。因此，第一級電壓輸出單元202和第一級電壓輸出單元201也均輸 出第一電壓。
[0038] 第二級電壓輸出單元300的輸入端與多個第一級電壓輸出單元200的輸出端相 連；即，第一級電壓輸出單兀201的輸出端、第一級電壓輸出單兀202的輸出端、第一級電壓 輸出單兀203的輸出端、第一級電壓輸出單兀204的輸出端、第一級電壓輸出單兀205的輸 出端均與第二級電壓輸出單元300的輸入端相連。
[0039] 其中，第二級電壓輸出單兀可以依據第一級電壓輸出單兀輸出的第一電壓輸出第 二電壓；由于第一級電壓輸出單兀的輸出端均與第二級電壓輸出單兀的輸入端相連，因此， 第二級電壓輸出單兀輸出的第二電壓與寄存單兀所寄存的任務負載指令量相對應。
[0040] 頻率發生單元400的控制端與第二級電壓輸出單元300的輸出端相連，用于輸出 與第二級電壓輸出單兀輸出的第二電壓相對應的頻率，該頻率即為寄存單兀所寄存的任務 負載所需的頻率。
[0041] 具體的，電子設備的工作處理器在處于工作狀態下的工作頻率與頻率發生單元所 輸出的頻率一致，因此，當頻率發送單元輸出與第二電壓相對應的頻率時，處于工作狀態的 工作處理器就可以以與任務負載所需的頻率來工作。
[0042] 需要說明的是，連接有第一級電壓輸出單元的的寄存地址接口的數量越多，第二 級電壓輸出單元所輸出的第二電壓越能夠精確的體現出寄存單元所寄存的任務負載指令 量，進而就能夠使得處于工作狀態的工作處理器的工作頻率越接近任務負載所需的頻率。 因此，作為一種最優的實現方式，寄存單元的每一寄存地址接口可以均連接一第一級電壓 輸出單元。
[0043] 在本發明實施例中，寄存單元的寄存地址接口輸出的信號可以反映出與寄存地址 接口對應的寄存地址中是否寄存有任務負載指令，多個第一級電壓輸出單元的輸入端分別 與寄存單元的不同寄存地址接口相連，并能夠依據寄存地址接口輸出的信號來輸出第一電 壓，第二級電壓輸出單兀的輸入端與多個第一級電壓輸出單兀的輸出端相連，能夠依據多 個第一級電壓輸出單兀輸出的第一電壓來輸出第二電壓，因此，第二電壓與寄存單兀所寄 存的任務負載指令量相對應，通過第二電壓驅動頻率發生單元，能夠使頻率發生單元輸出 的頻率與任務負載所需的頻率對應；在本發明中，由于處于工作狀態下的工作處理器是以 頻率發生單元所輸出的頻率工作，因此，處于工作狀態的工作處理器的工作頻率與任務負 載所需的頻率對應，減少電子設備的功耗，節約資源。
[0044] 本發明另一實施例還公開了一種工作處理器的控制電路，如圖2所示，該電路可 以包括：寄存單元1〇〇、第一級電壓輸出單元200、第二級電壓輸出單元300、頻率發生單元 400以及驅動單元500 ;其中：
[0045] 寄存單元100用于寄存電子設備的任務負載指令，寄存單元具有多個寄存地址接 Π ；
[0046] 在圖2中，寄存單元100包括寄存地址接口 A0、寄存地址接口 A1、寄存地址接口 A2、寄存地址接口 A3、寄存地址接口 A4、寄存地址接口 A5、基礎地址接口 A6、寄存地址接口 A7以及寄存地址接口 A8。
[0047] 多個第一級電壓輸出單元200的輸入端分別與寄存單元100的不同寄存地址接口 相連；
[0048] 第一級電壓輸出單兀用于依據寄存地址接口輸出的信號輸出第一電壓；
[0049] 在圖2中，第一級電壓輸出單兀200包括第一級電壓輸出單兀201、第一級電壓輸 出單兀202、第一級電壓輸出單兀203、第一級電壓輸出單兀204、第一級電壓輸出單兀205 ; 具體的，第一級電壓輸出電壓201與寄存單元100的寄存地址接口 A0相連，第一級電壓輸 出單元202與寄存單元100的寄存地址接口 A2相連，第一級電壓輸出單元203與寄存單元 100的寄存地址接口 A4相連，第一級電壓輸出單元204與寄存單元100的寄存地址接口 A6 相連，第一級電壓輸出單元205與寄存單元100的寄存地址接口 A8相連。
[0050] 第二級電壓輸出單元300的輸入端與多個第一級電壓輸出單元200的輸出端相 連；
[0051] 在圖2中，第一級電壓輸出單元201的輸出端、第一級電壓輸出單元202的輸出 端、第一級電壓輸出單兀203的輸出端、第一級電壓輸出單兀204的輸出端、第一級電壓輸 出單元205的輸出端均與第二級電壓輸出單元300的輸入端相連。
[0052] 頻率發生單元400的控制端與第二級電壓輸出單元300的輸出端相連，用于輸出 與第二級電壓輸出單兀輸出的第二電壓相對應的頻率，該頻率即為寄存單兀所寄存的任務 負載所需的頻率。
[0053] 驅動單元500的輸入端與頻率發生單元400的輸出端相連，驅動單元500的輸出 端與多個工作處理器600相連；具體的，驅動單元500的輸出端分別與工作處理器601、工 作處理器602、工作處理器603以及工作處理器604相連。
[0054] 需要說明的是，圖2是以電子設備具有4個工作處理器為例進行說明的，但是，在 本發明中，并不對電子設備所具有的工作處理器的數量進行限定，如電子設備還可以包括8 個工作處理器，那么，8個工作處理器均與驅動單元的輸出端相連。
[0055] 驅動單元接收頻率發生單元輸出的頻率，并驅動處于工作狀態的工作處理器以頻 率發生單元所輸出的頻率工作。
[0056] 需要說明的是，多個工作處理器在不同時刻或同一時刻下的狀態可能并不相同， 可能一部分工作處理器處于工作狀態，而另一部分工作處理器處于未工作狀態，或者所有 工作處理器均處于工作狀態。驅動單元僅驅動處于工作狀態下的工作處理器以頻率發生單 元所輸出的頻率工作，使得處于工作狀態下的工作處理器的工作頻率與寄存單元所寄存的 任務負載所需的頻率相對應。
[0057] 結合圖2,以一實例說明，假設當前時刻下，工作處理器601、工作處理器602處于 工作狀態，而工作處理器603和工作處理器604處于未工作狀態；那么，驅動單元僅驅動處 于工作狀態的工作處理器601和工作處理器602以頻率發生單元輸出的頻率工作。
[0058] 在本發明實施例中，寄存單元的寄存地址接口輸出的信號可以反映出與寄存地址 接口對應的寄存地址中是否寄存有任務負載指令，多個第一級電壓輸出單元的輸入端分別 與寄存單元的不同寄存地址接口相連，并能夠依據寄存地址接口輸出的信號來輸出第一電 壓，第二級電壓輸出單兀的輸入端與多個第一級電壓輸出單兀的輸出端相連，能夠依據多 個第一級電壓輸出單兀輸出的第一電壓來輸出第二電壓，因此，第二電壓與寄存單兀所寄 存的任務負載指令量相對應，通過第二電壓驅動頻率發生單元，能夠使頻率發生單元輸出 的頻率與任務負載所需的頻率對應；在本發明中，由于處于工作狀態下的工作處理器是以 頻率發生單元所輸出的頻率工作，因此，處于工作狀態的工作處理器的工作頻率與任務負 載所需的頻率對應，減少電子設備的功耗，節約資源。
[0059] 本發明又一實施例還公開了一種工作處理器的控制電路，如圖3所示，該電路可 以包括：寄存單元1〇〇、第一級電壓輸出單元200、第二級電壓輸出單元300、頻率發生單元 400、驅動單元500和開關單元700 ;其中：
[0060] 寄存單元100用于寄存電子設備的任務負載指令，寄存單元具有多個寄存地址接 Π ；
[0061] 在圖3中，寄存單元100包括寄存地址接口 A0、寄存地址接口 A1、寄存地址接口 A2、寄存地址接口 A3、寄存地址接口 A4、寄存地址接口 A5、基礎地址接口 A6、寄存地址接口 A7以及寄存地址接口 A8。
[0062] 多個第一級電壓輸出單元200的輸入端分別與寄存單元100的不同寄存地址接口 相連；
[0063] 第一級電壓輸出單兀用于依據寄存地址接口輸出的信號輸出第一電壓；
[0064] 在圖3中，第一級電壓輸出單兀200包括第一級電壓輸出單兀201、第一級電壓輸 出單兀202、第一級電壓輸出單兀203、第一級電壓輸出單兀204、第一級電壓輸出單兀205 ; 具體的，第一級電壓輸出電壓201與寄存單元100的寄存地址接口 A0相連，第一級電壓輸 出單元202與寄存單元100的寄存地址接口 A2相連，第一級電壓輸出單元203與寄存單元 100的寄存地址接口 A4相連，第一級電壓輸出單元204與寄存單元100的寄存地址接口 A6 相連，第一級電壓輸出單元205與寄存單元100的寄存地址接口 A8相連。
[0065] 第二級電壓輸出單元300的輸入端與多個第一級電壓輸出單元200的輸出端相 連；
[0066] 在圖3中，第一級電壓輸出單兀201的輸出端、第一級電壓輸出單兀202的輸出 端、第一級電壓輸出單兀203的輸出端、第一級電壓輸出單兀204的輸出端、第一級電壓輸 出單元205的輸出端均與第二級電壓輸出單元300的輸入端相連。
[0067] 其中，第一級電壓輸出單元可以為第一級比較器；
[0068] 第二級電壓輸出單元可以為第二級比較器。
[0069] 頻率發生單元400的控制端與第二級電壓輸出單元300的輸出端相連，用于輸出 與第二級電壓輸出單兀輸出的第二電壓相對應的頻率，該頻率即為寄存單兀所寄存的任務 負載所需的頻率。
[0070] 驅動單元500的輸入端與頻率發生單元400的輸出端相連，驅動單元500的輸出 端與多個工作處理器600相連；具體的，驅動單元500的輸出端分別與工作處理器601、工 作處理器602、工作處理器603以及工作處理器604相連。
[0071] 需注意的是，本實施例是以工作處理器的控制電路包括驅動單元為例進行說明 的，本實施例中的工作處理器的控制電路也可以不包括驅動單元。
[0072] 需要說明的是，圖3是以電子設備具有4個工作處理器為例進行說明的，但是，在 本發明中，并不對電子設備所具有的工作處理器的數量進行限定，如電子設備還可以包括8 個工作處理器，那么，8個工作處理器均與驅動單元的輸出端相連。
[0073] 驅動單元接收頻率發生單元輸出的頻率，并驅動處于工作狀態的工作處理器以頻 率發生單元所輸出的頻率工作。
[0074] 寄存單元100的不同寄存地址接口分別用于通過開關單元700與不同的工作處理 器相連；
[0075] 其中，開關單元與電子設備中所具有的工作處理器一一對應，即每一工作處理器 對應一個開關單元；在圖3中，開關單元701與工作處理器601相連，開關單元702與工作 處理器602相連，開關大院703與工作處理器603相連，開關單元704與工作處理器604相 連。
[0076] 需要說明的是，不同的工作處理器通過相應的開關單元分別與寄存單元的哪一寄 存地址接口相連在本發明中并沒有具體限定，具體可以根據工作處理器能夠處理的任務負 載量來決定。
[0077] 圖3示出了不同的工作處理器通過相應的開關單元與寄存單元的寄存地質接口 相連的一種實現方式，寄存單元1〇〇的寄存地址接口 A0通過開關單元701與工作處理器 601相連，寄存單元100的寄存地址接口 A3通過開關單元702與工作處理器602相連，寄存 單元100的寄存地址接口 A5通過開關單元703與工作處理器603相連，寄存單元100的寄 存地址接口 A8通過開關單元704與工作處理器604相連。
[0078] 其中，第一級電壓輸出單元和開關單元可以與寄存單元的同一寄存地址接口相 連，也可以與寄存單元的不同寄存地址接口相連，本發明并沒有限定。
[0079] 不同寄存地址接口輸出的信號用于通過控制開關單元700的導通與關斷來控制 多個處理器的工作狀態。例如，寄存單元的寄存地址接口可以在與該寄存地址接口對應的 寄存地址寄存有任務負載指令時，輸出高電平來控制與該寄存地址接口相連的開關單元導 通，使得相應的工作處理器處于工作狀態，進而能夠處理寄存單元中寄存的任務負載指令。 再例如，寄存單元的寄存地址接口可以在與該寄存地址接口對應的寄存地址寄存有任務負 載指令時，輸出低電平來控制與該寄存地址接口相連的開關單元導通，使得相應的工作處 理器處于工作狀態，進而能夠處理寄存單元中寄存的任務負載指令。
[0080] 需要說明的是，工作處理器處理寄存單元中寄存的任務負載指令并不是通過寄存 地址接口來實現的，而對于工作處理器如何處理寄存單元中的任務負載指令以及處理哪些 寄存地址中寄存的任務負載指令均為現有技術，本發明對此并不進行介紹。
[0081] 本發明實施例還公開了一種電子設備，可以包括如上任一實施例所描述的工作處 理器的控制電路。
[0082] 本說明書中各個實施例采用遞進的方式描述，每個實施例重點說明的都是與其他 實施例的不同之處，各個實施例之間相同相似部分互相參見即可。對于實施例公開的裝置 而言，由于其與實施例公開的方法相對應，所以描述的比較簡單，相關之處參見方法部分說 明即可。
[0083] 對所公開的實施例的上述說明，使本領域專業技術人員能夠實現或使用本發明。 對這些實施例的多種修改對本領域的專業技術人員來說將是顯而易見的，本文中所定義的 一般原理可以在不脫離本發明的精神或范圍的情況下，在其它實施例中實現。因此，本發明 將不會被限制于本文所示的這些實施例，而是要符合與本文所公開的原理和新穎特點相一 致的最寬的范圍。
【權利要求】
1. 一種工作處理器的控制電路，其特征在于，應用于電子設備中，該電路包括： 用于寄存所述電子設備的任務負載指令的寄存單元；所述寄存單元具有多個寄存地址 接口； 多個第一級電壓輸出單元，所述多個第一級電壓輸出單元的輸入端分別與所述寄存單 元的不同寄存地址接口相連；所述第一級電壓輸出單元用于依據所述寄存地址接口輸出的 信號輸出第一電壓； 輸入端與所述多個第一級電壓輸出單元的輸出端相連的第二級電壓輸出單元；所述 第二級電壓輸出單兀用于依據所述多個第一級電壓輸出單兀輸出的第一電壓輸出第二電 壓； 控制端與所述第二級電壓輸出單元的輸出端相連的頻率發生單元；所述頻率發生單元 用于輸出與所述第二級電壓輸出單兀輸出的第二電壓相對應的頻率。
2. 根據權利要求1所述的控制電路，其特征在于，所述頻率發生單元的輸出端用于與 驅動單元的輸入端相連，所述驅動單元的輸出端用于與多個工作處理器相連； 所述驅動單元用于驅動處于工作狀態的工作處理器以所述頻率發生單元所輸出的頻 率工作。
3. 根據權利要求1?2任一項所述的控制電路，其特征在于，所述寄存單元的不同寄存 地址接口分別用于通過開關單元與不同的工作處理器相連； 所述不同寄存地址接口輸出的信號用于通過控制開關單元的導通與關斷來控制所述 多個處理器的工作狀態。
4. 根據權利要求1所述的控制電路，其特征在于，所述第一級電壓輸出單元為第一級 比較器，所述第二級電壓輸出單元為第二級比較器。
5. -種電子設備，其特征在于，包括如權利要求1?4任一項所述的工作處理器的控制 電路。
【文檔編號】G06F15/16GK104102327SQ201410363721
【公開日】2014年10月15日 申請日期:2014年7月28日 優先權日:2014年7月28日
【發明者】石彬 申請人:聯想(北京)有限公司