技術(shù)總結(jié)
本發(fā)明提供一種低功耗、高數(shù)據(jù)吞吐量的SDR?SDRAM控制器，本發(fā)明利用FPGA芯片I/O邏輯的速率專(zhuān)換PHY(OSER/IDES)資源，通過(guò)增加數(shù)據(jù)位寬的辦法將I/O時(shí)鐘速率進(jìn)一步提高，而控制器工作時(shí)鐘僅為I/O時(shí)鐘速率的一半，既增加了讀寫(xiě)數(shù)據(jù)吞吐量，又降低了器件功耗和成本。

技術(shù)研發(fā)人員：葛慶國(guó)
受保護(hù)的技術(shù)使用者：山東高云半導(dǎo)體科技有限公司
文檔號(hào)碼：201611000248
技術(shù)研發(fā)日：2016.11.14
技術(shù)公布日：2017.05.10