具動態設定錯誤更正碼組態的結構的制作方法
【專利摘要】一種具動態設定錯誤更正碼組態的結構，其包含有一主機裝置；一與主機裝置連接的直接內存訪問單元；一與主機裝置連接的錯誤碼偵測單元；一與主機裝置連接的中央處理器；一與主機裝置連接的緩沖存儲器；一與緩沖存儲器連接的群組區分單元；以及一與主機裝置連接的閃存。藉此，可對閃存進行測試評估后分為若干群組，而各群組各有對應的優化錯誤更正碼組態與內存頁面，并依據組態選擇任一群組對應寫入數據，而達到增加閃存可靠度的功效。
【專利說明】
具動態設定錯誤更正碼組態的結構
技術領域
[0001]本實用新型是有關于一種具動態設定錯誤更正碼組態的結構，尤指一種可對閃存進行測試評估后分為若干群組，而各群組各有對應的優化錯誤更正碼組態與內存頁面，并依據組態選擇任一群組對應寫入數據，而達到增加閃存可靠度功效的結構。
【背景技術】
[0002]一般現有的內存錯誤更正結構，如中國臺灣專利公開第201447562號的“基于可用內存空間選擇冗余儲存組態”、公開第201015561號“具有錯誤修正碼容量設定單元之閃存控制器及其方法”、公開第201108239號的“內存裝置內錯誤更正的動態數據儲存系統及方法”、公開第201025346號的“閃存控制器、其錯誤更正碼控制器及其方法和系統”、公開第201108238號的“應用可變動錯誤更正碼容量的閃存控制方法”以及公開第200945024號的“決定非揮發性內存中錯誤更正碼區塊之位數的方法”。
[0003]然而，上述各公開專利案雖可達到對內存進行錯誤碼更正的效果，但是以各公開專利案而言，其皆是以固定大小的方式對內存進行錯誤碼更正處理，一旦有某一區塊損壞，該區塊便無法使用。
[0004]因此，為改善上述缺失，本案的創作人特潛心研究，開發本實用新型，以有效改善現有技術的缺點。
【實用新型內容】
[0005]本實用新型的主要目的在于，提供一種具動態設定錯誤更正碼組態的結構，可對閃存進行測試評估后分為若干群組，而各群組各有對應的優化錯誤更正碼組態與內存頁面，并依據組態選擇任一群組對應寫入數據，而達到增加閃存可靠度的功效。
[0006]為達上述目的，本實用新型所采用的技術方案是:一種具動態設定錯誤更正碼組態的結構，其特點是，其包括有一主機裝置、一直接內存訪問單元、一錯誤碼偵測單元、一中央處理器、一緩沖存儲器、一群組區分單元及閃存，該直接內存訪問單元、錯誤碼偵測單元、中央處理器、緩沖存儲器及閃存皆與主機裝置連接;該群組區分單元與該緩沖存儲器連接。
[0007]所述主機裝置、直接內存訪問單元、錯誤碼偵測單元、中央處理器、緩沖存儲器以及群組區分單元皆設于一殼體中，且該主機裝置更進一步連接有與閃存對接的連接器，該連接器設于殼體的一側。
[0008]所述直接內存訪問單元可讀取閃存的內存數據。
[0009]所述錯誤碼偵測單元可修正直接內存訪問單元于讀取閃存時所產生的錯誤。
[0010]所述中央處理器可供作為主機裝置、直接內存訪問單元、錯誤碼偵測單元、緩沖存儲器以及群組區分單元運作時的處理。
[0011 ]所述緩沖存儲器可存放直接內存訪問單元所讀取的內存數據。
[0012]所述群組區分單元可利用緩沖存儲器中的內存數據進行測試、分群、寫入數據及檢查。
【附圖說明】

[0013]圖1是本實用新型的外觀不意圖。
[0014]圖2是本實用新型的方塊示意圖。
[0015]標號對照:
[0016]主機裝置I
[0017]連接器11
[0018]直接內存訪問單元2
[0019]錯誤碼偵測單元3
[0020]中央處理器4[0021 ]緩沖存儲器5
[0022]群組區分單元6
[0023]閃存7
[0024]殼體8。
【具體實施方式】
[0025]請參閱圖1及圖2所示，分別為本實用新型的外觀示意圖及本實用新型的方塊示意圖。如圖所示:本實用新型為一種具動態設定錯誤更正碼組態的結構，其至少包含有一主機裝置1、一直接內存訪問單元2、一錯誤碼偵測單元3、一中央處理器4、一緩沖存儲器5、一群組區分單元6以及一閃存7所構成，而該主機裝置1、直接內存訪問單元2、錯誤碼偵測單元3、中央處理器4、緩沖存儲器5以及群組區分單元6皆設于一殼體8中。
[0026]上述所提的主機裝置I進一步連接有一連接器11，該連接器11設于殼體8的一側。
[0027]該直接內存訪問單元2與主機裝置I連接。
[0028]該錯誤碼偵測單元3與主機裝置I連接。
[0029]該中央處理器4與主機裝置I連接，而該中央處理器4可供作為主機裝置1、直接內存訪問單元2、錯誤碼偵測單元3、緩沖存儲器5以及群組區分單元6運作時的處理。
[0030]該緩沖存儲器5與主機裝置I連接。
[0031 ]該群組區分單元6與緩沖存儲器5連接。
[0032]該閃存7與主機裝置I的連接器11對接。如是，藉由上述結構構成一全新的具動態設定錯誤更正碼組態的結構。
[0033]當本實用新型于運用時，是以直接內存訪問單元2讀取閃存7的內存數據，且由錯誤碼偵測單元3依所需修正直接內存訪問單元2于讀取閃存7時所產生的錯誤，并將直接內存訪問單元2所讀取的內存數據存放緩沖存儲器5中，之后再由群組區分單元6以緩沖存儲器5中的內存數據進行測試評估，而將閃存7的內存數據分成若干群組，并使各群組各有對應的優化錯誤更正碼組態與內存頁面，之后開始寫入其中一群組數據，再檢查該群組的內存頁面是否已用完，若該群組的內存頁面已用完，則再挑選下一群組進行檢查，若該群組的內存頁面尚未用完，則依該錯誤更正碼組態寫入閃存7的內存區塊，藉以動態調整錯誤更正碼組態，而達到增加閃存可靠度的功效。
[0034]綜上所述，本實用新型的具動態設定錯誤更正碼組態的結構可有效改善現有技術的種種缺點，可對閃存進行測試評估后分為若干群組，而各群組各有對應的優化錯誤更正碼組態與內存頁面，并依據組態選擇任一群組對應寫入數據，而達到增加閃存可靠度的功效;進而能使本實用新型產生更進步、更實用、更符合使用者所須，確已符合實用新型專利申請的要件，依法提出專利申請。
[0035]惟以上所述，僅為本實用新型的較佳實施例而已，當不能以此限定本實用新型實施的范圍。故，凡依本實用新型申請專利范圍及創作說明書內容所作的簡單的等效變化與修飾，皆應仍屬本實用新型專利涵蓋的范圍內。
【主權項】
1.一種具動態設定錯誤更正碼組態的結構，其特征在于，其包括有一主機裝置、一直接內存訪問單元、一錯誤碼偵測單元、一中央處理器、一緩沖存儲器、一群組區分單元及閃存，該直接內存訪問單元、錯誤碼偵測單元、中央處理器、緩沖存儲器及閃存皆與主機裝置連接;該群組區分單元與該緩沖存儲器連接。2.如權利要求1所述的具動態設定錯誤更正碼組態的結構，其特征在于，所述主機裝置、直接內存訪問單元、錯誤碼偵測單元、中央處理器、緩沖存儲器以及群組區分單元皆設于一殼體中，且該主機裝置更進一步連接有與閃存對接的連接器，該連接器設于殼體的一側。3.如權利要求2所述的具動態設定錯誤更正碼組態的結構，其特征在于，所述直接內存訪問單元可讀取閃存的內存數據。4.如權利要求3所述的具動態設定錯誤更正碼組態的結構，其特征在于，所述錯誤碼偵測單元可修正直接內存訪問單元于讀取閃存時所產生的錯誤。5.如權利要求4所述的具動態設定錯誤更正碼組態的結構，其特征在于，所述中央處理器可供作為主機裝置、直接內存訪問單元、錯誤碼偵測單元、緩沖存儲器以及群組區分單元運作時的處理。6.如權利要求5所述的具動態設定錯誤更正碼組態的結構，其特征在于，所述緩沖存儲器可存放直接內存訪問單元所讀取的內存數據。7.如權利要求6所述的具動態設定錯誤更正碼組態的結構，其特征在于，所述群組區分單元可利用緩沖存儲器中的內存數據進行測試、分群、寫入數據及檢查。
【文檔編號】G06F11/10GK205721749SQ201620483940
【公開日】2016年11月23日
【申請日】2016年5月25日
【發明人】陳炳杰, 陳孟豪
【申請人】點序科技股份有限公司