1.一種降低MCU芯片待機(jī)功耗的系統(tǒng)，其特征在于：所述降低MCU芯片待機(jī)功耗的系統(tǒng)包括MCU芯片，所述MCU芯片包括用于待機(jī)時(shí)工作的超小規(guī)模異步電路、與所述超小規(guī)模異步電路相連的LDO穩(wěn)壓器、與所述LDO穩(wěn)壓器及所述超小規(guī)模異步電路相連的CPU、與所述LDO穩(wěn)壓器相連的存儲(chǔ)器、與所述LDO穩(wěn)壓器相連的數(shù)字功能模塊及與超小規(guī)模異步電路相連的模擬電路模塊，所述超小規(guī)模異步電路在所述MCU芯片進(jìn)入待機(jī)時(shí)，完成所述MCU芯片所有功能引腳狀態(tài)的鎖存控制，關(guān)閉所述模擬電路模塊以及所述LDO穩(wěn)壓器，并在外部喚醒事件產(chǎn)生時(shí)異步地響應(yīng)并開啟所述LDO穩(wěn)壓器及所述模擬電路模塊，同時(shí)釋放所有功能引腳的鎖存狀態(tài)。
2.根據(jù)權(quán)利要求1所述的降低MCU芯片待機(jī)功耗的系統(tǒng)，其特征在于：所述降低MCU芯片待機(jī)功耗的系統(tǒng)還包括與所述MCU芯片相連的VCC電源引腳、待機(jī)喚醒功能引腳及其余功能引腳。
3.根據(jù)權(quán)利要求2所述的降低MCU芯片待機(jī)功耗的系統(tǒng)，其特征在于：所述超小規(guī)模異步電路、所述LDO穩(wěn)壓器及所述模擬電路模塊分別與所述VCC電源引腳相連，由寬范圍IO電源電壓供電，所述CPU、所述存儲(chǔ)器及所述數(shù)字功能模塊由芯片內(nèi)核電路電源供電。
4.根據(jù)權(quán)利要求2所述的降低MCU芯片待機(jī)功耗的系統(tǒng)，其特征在于：所述超小規(guī)模異步電路使用高壓器件和異步電路來(lái)實(shí)現(xiàn)，所述超小規(guī)模異步電路還與所述待機(jī)喚醒功能引腳及所述其余功能引腳相連。
5.根據(jù)權(quán)利要求1所述的降低MCU芯片待機(jī)功耗的系統(tǒng)，其特征在于：所述模擬電路模塊內(nèi)部設(shè)計(jì)了電源開關(guān)，當(dāng)所述MCU芯片進(jìn)入待機(jī)時(shí)，所述模擬電路模塊內(nèi)部的電源開關(guān)都被關(guān)閉。