本發明涉及OTG(On The Go)供電技術領域，更為具體地，涉及一種OTG的供電控制系統及方法。

背景技術：

OTG是近年來興起的一項新技術。利用OTG技術可以在沒有PC的情況下，實現設備間的數據傳輸，例如，通過OTG技術，可以使數碼相機的USB接口直接與打印機的USB接口連接，從而實現在沒有電腦做主機的情況下兩個設備間數據的直接傳輸。在沒有充電器或沒有電源內的情況下，也可以利用OTG技術，實現兩個設備間的相互充電，例如A設備與B設備通過OTG線連接，當A設備作為主設備，B設備作為從設備時，A設備向B設備供電。但在A設備向B設備供電的過程中，B設備的CPU突然停止工作，此時A設備仍然會向B設備供電，導致燒壞B設備的CPU。

技術實現要素：

鑒于上述問題，本發明的目的是提供一種OTG的供電控制系統及方法，以解決在從設備的CPU停止工作時，主設備向從設備供電會燒毀從設備CPU的問題。

一方面，本發明提供的OTG的供電控制系統，包括：CPU、micro USB接口、電壓輸出控制模塊和電壓輸入控制模塊，電壓輸出控制模塊包括第一P溝道增強型MOS管，電壓輸入控制模塊包括N溝道增強型MOS管和第二P溝道增強型MOS管；其中，CPU的OTG_DN引腳與micro USB接口的D-引腳連接；CPU的OTG_DP引腳與micro USB接口的D+引腳連接；CPU的USB_OTG_ID引腳與micro USB接口的ID引腳連接；CPU的OTG_POW_EN引腳與第一P溝道增強型MOS管的柵極連接，第一P溝道增強型MOS管的源極接入CPU的5V供電電源，第一P溝道增強型MOS管的漏極與micro USB接口的VBUS引腳連接，第一P溝道增強型MOS管的襯底接地，在第一P溝道增強型MOS管的柵極與源極之間并聯有第一電阻；CPU的P5V0_OTG_VBUS引腳與第二P溝道增強型MOS管的漏極連接，第二P溝道增強型MOS管的柵極與N溝道增強型MOS管的漏極連接，第二P溝道增強型MOS管的源極與micro USB接口的VBUS引腳連接，第二P溝道增強型MOS管的襯底與源極連接，在第二P溝道增強型MOS管的源極與漏極之間并聯有第一肖特基二極管，在第二P溝道增強型MOS管的源極與柵極之間并聯有第二電阻，在第二P溝道增強型MOS管的漏極與柵極之間并聯有第一電容；N溝道增強型MOS管的源極與襯底連接后接地，N溝道增強型MOS管的柵極通過第三電阻接入CPU的3.3V供電電源，在N溝道增強型MOS管的源極與漏極之間并聯有第二肖特基二極管；micro USB接口的GND引腳接地；micro USB接口的VBUS引腳通過第二電容接地。

另一方面，本發明提供的OTG的供電控制方法，包括如下三種情況：

第一種情況為：在CPU工作且micro USB接口接入從設備時，CPU的OTG_POW_EN引腳輸出低電平，導通電壓輸出控制模塊的第一P溝道增強型MOS管，將CPU的5V供電電源與micro USB接口的VBUS引腳接通，通過micro USB接口的VBUS引腳向從設備輸出5V電壓；以及，通過電壓輸入控制模塊的第二P溝道增強型MOS管將5V電壓接到CPU的P5V0_OTG_VBUS引腳上；

第二種情況為：在CPU工作且micro USB接口接入主設備時，CPU的OTG_POW_EN引腳輸出高電平，截止第一P溝道增強型MOS管，將CPU的5V供電電源與micro USB接口的VBUS引腳斷開；以及，通過第二P溝道增強型MOS管將主設備輸出的5V電壓接到CPU的P5V0_OTG_VBUS引腳上；

第三種情況為：在CPU停止工作、CPU的3.3V供電電源斷開，且micro USB接口接入主設備時，通過截止第一P溝道增強型MOS管，將CPU的5V供電電源與micro USB接口的VBUS引腳斷開；以及，通過截止電壓輸入控制模塊的N溝道增強型MOS管，截止第二P溝道增強型MOS管，將主設備接到CPU的P5V0_OTG_VBUS引腳上的5V電壓斷開。

利用上述根據本發明提供的OTG的供電控制系統及方法，在從設備的CPU停止工作時，通過電壓輸入控制模塊斷開主設備向該從設備的CPU輸入的5V電壓，從而避免燒壞從設備的CPU。

為了實現上述以及相關目的，本發明的一個或多個方面包括后面將詳細說明的特征。下面的說明以及附圖詳細說明了本發明的某些示例性方面。然而，這些方面指示的僅僅是可使用本發明的原理的各種方式中的一些方式。此外，本發明旨在包括所有這些方面以及它們的等同物。

附圖說明

通過參考以下結合附圖的說明，并且隨著對本發明的更全面理解，本發明的其它目的及結果將更加明白及易于理解。在附圖中：

圖1為根據本發明實施例的OTG的供電控制系統的結構示意圖。

其中的附圖標記為：CPU1、micro USB接口2、第一P溝道增強型MOS管3、N溝道增強型MOS管4、第二P溝道增強型MOS管5、第一電阻6、第二電阻7、第三電阻8、第一電容9、第二電容10、第三電容11、第一肖特基二極管12、第二肖特基二極管13。

在所有附圖中相同的標號指示相似或相應的特征或功能。

具體實施方式

在下面的描述中，出于說明的目的，為了提供對一個或多個實施例的全面理解，闡述了許多具體細節。然而，很明顯，也可以在沒有這些具體細節的情況下實現這些實施例。在其它例子中，為了便于描述一個或多個實施例，公知的結構和設備以方框圖的形式示出。

OTG線的兩端分別連接一個設備，其中的一個為主設備，另一個為從設備，本發明以主設備為例對OTG的供電控制系統及方法進行說明，從設備同理可得。

圖1示出了根據本發明實施例的OTG的供電控制系統的結構。

如圖1所示，本發明實施例提供的OTG的控制裝置，包括：CPU1、micro USB接口2、電壓輸出控制模塊和電壓輸入控制模塊，下面分別對這五個組成部分的結構進行說明。

CPU1包括OTG_DN引腳、OTG_DP引腳、USB_OTG_ID引腳、OTG_POW_EN引腳和P5V0_OTG_VBUS引腳，CPU1需要一個精準的供電順序，在本發明中只需要供電順序中的5V和3.3V這兩個供電電壓。

micro USB接口2用于通過OTG線與設備連接，micro USB接口2包括D+引腳、D-引腳、ID引腳、VBUS引腳和GND引腳。

電壓輸出控制模塊用于控制CPU1向從設備輸出的電壓的接通或斷開，電壓輸出控制模塊包括第一P溝道增強型MOS(Meta Oxide Semiconductor)管3，MOS管的全稱為金屬氧化物半導體場效應管。

電壓輸入控制模塊用于將向從設備輸出的5V電壓接到CPU1上，以及，在主設備切換為從設備時，將主設備輸入的5V電壓接到CPU1上，還用于在在主設備切換為從設備，且CPU1停止工作時，將主設備接到CPU1上的5V電壓斷開。電壓輸入控制模塊包括N溝道增強型MOS管4和第二P溝道增強型MOS管5。

上面對OTG的供電控制系統的五個組成部分的結構進行了說明，下面將詳細說明OTG的供電控制系統的五個組成部分之間的連接方式。

參考圖1，CPU1的OTG_DN引腳與micro USB接口2的D-引腳連接，CPU的OTG_DP引腳與micro USB接口的D+引腳連接，從而實現CPU1與micro USB接口2之間的差分數據傳輸。

CPU1的USB_OTG_ID引腳與micro USB接口的ID引腳連接，micro USB接口2的ID引腳用于檢測插入micro USB接口2的設備是主設備還是從設備，主設備與從設備均包括micro USB接口2，在兩個設備之間，默認micro USB接口2的ID引腳接地的設備為主設備，即，當CPU1對應的micro USB接口2的ID引腳接地時，檢測插入micro USB接口2的設備為從設備，當CPU1對應的micro USB接口2的ID引腳浮空時，識別為插入micro USB接口2的設備為主設備。

需要說明的是，在CPU1工作時，micro USB接口2的ID引腳才會進行檢測，當CPU1停止工作時，micro USB接口2插入任何設備也不會檢測。

CPU1的OTG_POW_EN引腳與第一P溝道增強型MOS管3的柵極連接，第一P溝道增強型MOS管3的源極接入CPU1的5V供電電源，第一P溝道增強型MOS管3的漏極與micro USB接口2的VBUS引腳連接，第一P溝道增強型MOS管3的襯底接地。

OTG_POW_EN引腳為CPU1的使能引腳，輸出低電平有效，輸出高電平無效，當CPU1的OTG_POW_EN引腳輸出低電平時，導通第一P溝道增強型MOS管3的源極與漏極，從而將CPU1的5V供電電源與micro USB接口2的VBUS引腳接通，通過micro USB接口2的VBUS引腳向從設備輸出5V電壓。

在第一P溝道增強型MOS管的柵極與源極之間并聯有第一電阻6，第一電阻6起到默認CPU1的OTG_POW_EN引腳為高電平狀態，即不輸出狀態，通過CPU1的OTG_POW_EN引腳輸出的高低電平狀態來控制第一P溝道增強型MOS管的導通或截止，從而控制電壓輸出控制模塊的處于通路狀態或斷開狀態。

CPU1的P5V0_OTG_VBUS引腳與第二P溝道增強型MOS管5的漏極連接，第二P溝道增強型MOS管5的柵極與N溝道增強型MOS管4的漏極連接，第二P溝道增強型MOS管5的源極與micro USB接口2的VBUS引腳連接，第二P溝道增強型MOS管5的襯底與源極連接，在第二P溝道增強型MOS管5的源極與漏極之間并聯有第一肖特基二極管12，第一肖特基二極管12的陽極與第二P溝道增強型MOS管5的漏極連接，第一肖特基二極管12的陰極與第二P溝道增強型MOS管5的源極連接，起到保護第二P溝道增強型MOS管5的作用。

在第二P溝道增強型MOS管5的源極與柵極之間并聯有第二電阻7，第二電阻7起到默認micro USB接口2的VBUS引腳為高電平狀態，即不輸出狀態。

在第二P溝道增強型MOS管的漏極與柵極之間并聯有第一電容9，第一電容9起到濾波的作用。

N溝道增強型MOS管4的源極與N溝道增強型MOS管4的襯底連接后接地，N溝道增強型MOS管4的柵極通過第三電阻8接入CPU1的3.3V供電電源。在CPU1工作時，3.3V供電電源一直向CPU1提供3.3V的電壓，3.3V的電壓為低電平，即輸出狀態；而當3.3V供電電源斷開時，N溝道增強型MOS管4截止，第二P溝道增強型MOS管5截止，CPU1的P5V0_OTG_VBUS與micro USB接口2的VBUS斷開，CPU1停止工作。

在CPU1工作時，導通N溝道增強型MOS管4，由于N溝道增強型MOS管4的漏極與第二P溝道增強型MOS管5的柵極連接，從而導通第二P溝道增強型MOS管5，此時，電壓輸入控制模塊處于通路狀態，micro USB接口2的VBUS引腳向從設備輸出的5V電壓通過電壓輸入控制模塊接到CPU1的P5V0_OTG_VBUS引腳上，具體是通過第二P溝道增強型MOS管5將micro USB接口2的VBUS引腳向從設備輸出的5V電壓接到CPU1的P5V0_OTG_VBUS引腳上，N溝道增強型MOS管4起到導通或截止第二P溝道增強型MOS管5的作用，N溝道增強型MOS管4為導通狀態，第二P溝道增強型MOS管5也為導通狀態，N溝道增強型MOS管4為截止狀態，第二P溝道增強型MOS管5也為截止狀態，即第二P溝道增強型MOS管5的狀態與N溝道增強型MOS管4的狀態相同。

在CPU1停止工作時，截止N溝道增強型MOS管4的導通，由于N溝道增強型MOS管4的漏極與第二P溝道增強型MOS管5的柵極連接，從而截止第二P溝道增強型MOS管5的導通，電壓輸入控制模塊處于斷開狀態，當micro USB接口2接入的是主設備時，主設備向CPU1的P5V0_OTG_VBUS引腳提供的5V電壓會由于壓輸入控制模塊處于斷開狀態的原因被斷開。

本發明中CPU1停止工作是指CPU1掉電后休眠的情況。

在N溝道增強型MOS管的源極與漏極之間并聯有第二肖特基二極管13，第二肖特基二極管13的陽極與N溝道增強型MOS管13的源極連接后接地，第二肖特基二極管13的陰極與N溝道增強型MOS管13的漏極連接，防止N溝道增強型MOS管13的漏極電壓低于源極電壓導致的N溝道增強型MOS管13損壞，從而起到保護N溝道增強型MOS管的源極13的作用。

micro USB接口2的GND引腳接地；以及，micro USB接口2的VBUS引腳通過第二電容10接地，第二電容10起到濾波的作用。

上述內容詳細說明了本發明提供的OTG的供電控制系統的結構。與上述系統相對應，本發明還提供一種OTG的供電控制方法，利用OTG的供電控制系統對主設備與從設備的VBUS電壓進行控制。

本發明提供的OTG的供電控制方法，包括如下三種情況：

第一種情況為：在CPU工作且micro USB接口接入從設備時，CPU的OTG_POW_EN引腳輸出低電平，導通電壓輸出控制模塊的第一P溝道增強型MOS管，將CPU的5V供電電源與micro USB接口的VBUS引腳接通，通過micro USB接口的VBUS引腳向從設備輸出5V電壓；以及，通過電壓輸入控制模塊的第二P溝道增強型MOS管將5V電壓接到CPU的P5V0_OTG_VBUS引腳上。

第一種情況是主設備通過micro USB接口向從設備供電，供電電壓為5V，并將供電電壓接到CPU的P5V0_OTG_VBUS引腳上

第二種情況為：在CPU工作且micro USB接口接入主設備時，CPU的OTG_POW_EN引腳輸出高電平，截止第一P溝道增強型MOS管，將CPU的5V供電電源與micro USB接口的VBUS引腳斷開；以及，通過第二P溝道增強型MOS管將主設備輸出的5V電壓接到CPU的P5V0_OTG_VBUS引腳上。

第二種情況是主設備切換為從設備，斷開向外輸出的5V電壓，并接收主設備向從設備提供的5V電壓，將該5V電壓接到從設備的CPU的P5V0_OTG_VBUS引腳上。

第三種情況為：在CPU停止工作、CPU的3.3V供電電源斷開，且micro USB接口接入主設備時，通過截止第一P溝道增強型MOS管，將CPU的5V供電電源與micro USB接口的VBUS引腳斷開；以及，通過截止電壓輸入控制模塊的N溝道增強型MOS管，截止第二P溝道增強型MOS管，將主設備接到CPU的P5V0_OTG_VBUS引腳上的5V電壓斷開。

當從設備的CPU停止工作時，主設備再向從設備的CPU供電，會燒壞從設備的CPU。因此，當從設備的CPU停止工作時，需要斷開主設備向從設備提供的電壓。

在從設備的CPU停止工作時，向從設備供電的3.3V供電電源會自動斷開變為不輸出狀態，從而截止N溝道增強型MOS管、截止第二P溝道增強型MOS管的導通，使電壓輸入控制模塊的處于斷開狀態，從而將主設備接到從設備的CPU的P5V0_OTG_VBUS引腳上的5V電壓斷開。

以上所述，僅為本發明的具體實施方式，但本發明的保護范圍并不局限于此，任何熟悉本技術領域的技術人員在本發明揭露的技術范圍內，可輕易想到變化或替換，都應涵蓋在本發明的保護范圍之內。因此，本發明的保護范圍應所述以權利要求的保護范圍為準。