專利名稱：具有讀出放大器的半導體存儲設備及其數據讀出方法
具有讀出放大器的半導體存儲設備及其數據讀出方法 相關申請的交叉引用這個美國非臨時專利申請要求于2007年1月8日提交的韓國專利申請 No. 10-2007-02091的依據35 U.S.C. § 119的優先權,其整個內容包含在此作 為參考。技術領域本公開涉及半導體存儲設備，并更具體地，涉及具有根據預定時序在鎖 存類型操作模式上可變的數據總線讀出放大器的半導體存儲設備。
背景技術：
一般來講，在半導體存儲設備中，讀出放大器操作來檢測和放大在單元 陣列中存儲的低電平信號，并且將檢測和放大的信號傳輸到數據輸出緩沖器中。典型的半導體存儲設備被組成包括單元陣列、行解碼器、位線(BL)讀 出放大器、數據總線(DB)讀出放大器、列解碼器和控制邏輯塊。從半導體存儲設備的單元中讀取數據到外部設備(例如，到存儲控制器)的過程如下所述。半導體存儲設備的行解碼器接收行地址并且激活對應于該 行地址的字線。BL讀出放大器由控制邏輯塊啟動(enabled),并然后鎖存激 活字線的單元數據。列解碼器接收列地址并且向DB讀出放大器提供與列地 址對應的BL讀出放大的信息。通過控制邏輯塊啟動DB讀出放大器。DB讀 出放大器檢測和放大BL讀出放大的信息，并且將放大的信號輸出到數據輸 出緩沖器中。當檢測和放大BL讀出放大的信息時，DB讀出放大器以半鎖存類型和全 鎖存類型之一進行操作。利用半鎖存類型，即使輸入信號由于噪聲而波動，DB讀出放大器仍操 作以輸出正確數據。換句話說，即使一旦檢測到錯誤數據，如果此后再次輸 入正確數據，則DB讀出放大器就會檢測并放大重新輸入的正確數據并且輸出放大的正確數據。因而，半鎖存類型的DB讀出放大器在改善噪聲容限特性方面是有用的。但是半鎖存DB讀出放大器具有的缺點在于，在電路操作 中存在更多的電流消耗，并且輸出信號在它的全范圍中擺幅較小。這里，"全 擺幅"指的是一種狀態，即將輸出信號放大為施加到讀出放大器的電源電壓 (Vcc)的電平。利用全鎖存類型，DB讀出放大器可操作為僅僅具有小的電流耗散 (dissipation),同時將輸入信號放大至全電源電平。全鎖存類型的DB讀出 放大器能夠以全擺幅操作。但是，當輸入信號由于噪聲而波動時，全鎖存類 型的DB讀出放大器可能輸出錯誤數據。換句話說，即使在輸入錯誤數據之 后再次輸入正確數據，全鎖存類型的DB讀出放大器也不能檢測并放大正確 數據，而是檢測并放大錯誤數據并且輸出放大的錯誤數據。因此，全鎖存類 型的DB讀出放大器比半鎖存類型的DB讀出放大器對噪聲更敏感。因此，半鎖存類型的DB讀出放大器耗散大量電流并具有不充分的全擺 幅，而全鎖存類型的DB讀出放大器對噪聲敏感并且可能產生錯誤數據。發明內容本發明的示范實施例旨在想要一種具有能夠實施穩定的讀出放大功能的 DB讀出放大器的半導體存儲設備、及其數據讀出方法。本發明示例性的實施例旨在想要一種具有耐噪聲的DB讀出放大器的半 導體存儲設備、及其數據讀出方法。本發明的示例性實施例包括一種半導體存儲設備，該設備包括存儲單 元陣列，具有沿行和列排列的存儲單元；行解碼器，選擇多行中的一行并且 激活所選擇的行；位線讀出放大器，檢測并放大通過列與選擇的行耦接的存 儲單元的數據；數據總線讀出放大器，檢測并放大從位線讀出放大器中輸出 的數據；和控制邏輯塊，在讀操作中啟動所述位線和數據總線讀出放大器， 在預定時間段中以半鎖存類型模式操作該數據總線讀出放大器，以及在該預 定時間段之后以全鎖存類型模式操作該數據總線讀出放大器。在這個示例性實施例中，控制邏輯塊生成鎖存類型選擇信號和讀出放大 器啟動信號。在這個示例性實施例中，響應于讀出放大器啟動信號的激活，啟動該數 據總線讀出放大器。在這個示例性實施例中，在從有效時間段開始的預定時間段期間，在讀 出放大器啟動信號的有效時間段中激活鎖存類型選擇信號。根據示例性實施例，響應于鎖存類型選擇信號的激活，數據總線讀出放 大器操作為半鎖存類型。在這個示例性實施例中，響應于鎖存類型選擇信號的無效，數據總線讀 出放大器以全鎖存類型操作。本發明的示例性實施例提供了一種半導體存儲設備，該設備包括存儲 單元陣列，具有沿行和列排列的存儲單元；第一讀出放大器，檢測并放大通 過列與選擇的行耦接的存儲單元的數據；和第二讀出放大器，檢測并放大通 過數據總線從第 一讀出放大器輸出的數據。第二讀出放大器被配置為在第一 讀出時間段中操作為半鎖存類型，并且在第 一讀出時間段之后的第二讀出時 間段中操作為全鎖存類型。在這個示例性實施例中，第一和第二讀出時間段形成第二讀出放大器的 有效時間段。本發明的示例性實施例還提供了 一種具有包括沿行和列排列的存儲單元 的存儲單元陣列的半導體存儲設備的數據讀出方法。所述方法包括下列步驟 讀出并放大通過列與選擇的行耦接的存儲單元的數據；在第 一讀出時間段中， 按照半鎖存類型模式讀出并放大從數據總線輸出的讀出和放大的數據；以及 在第 一讀出時間段之后的第二讀出時間段中，按照全鎖存類型模式讀出并放 大半鎖存類型的讀出和放大的數據。在這里可以參考說明書的剩余部分以及附圖，實現對本發明示例性實施 例的特性和優點的進一 步理解。


結合下列附圖，從以下的描述中，將更詳細地理解本發明的示例性實施 例，其中除非另作說明，在各圖中相似的附圖標記始終表示相似的部分。在 圖中圖2是圖1中圖示的數據總線讀出放大器的電路圖； 圖3是示出當存在正常數據的輸入時的數據總線讀出放大器的操作的時 序圖；以及圖4是示出當存在錯誤數據的輸入時的數據總線讀出放大器的操作的時 序圖。
具體實施方式
下面將參看附圖更詳細地描述本發明的示例性實施例。然而，本發明可 以實施為不同的形式，并且不應該被解釋為對在這里闡述的示例性實施例的 限制。相反地，提供這些示例性實施例，以便這個公開將是徹底和完整的， 并且將向本領域中的那些普通技術人員完全表達本發明的范圍。在整個附圖 中，相似的附圖標記始終涉及相似的元件。根據本發明的示例性實施例的半導體存儲設備的DB讀出放大器在讀操 作中的第 一讀出時間段期間根據預定時序在半鎖存類型模式下操作。如果再 次向其輸入正確數據，即使已輸入了錯誤數據，半鎖存類型的DB讀出放大 器仍檢測并放大該正確數據。此外，在以半鎖存類型模式操作之后，DB讀出 放大器在第二讀出時間段期間根據預定時序以全鎖存類型模式操作，使讀出 的數據為全擺幅，以減少電流耗散。在下文中，將結合附圖描述本發明的示例性實施例。圖1是根據本發明的示例性實施例的半導體存儲設備的方框圖。參看圖1,根據本發明的這個示例性實施例的半導體存儲設備100包括 單元陣列10、 BL讀出放大器塊(BLSA) 20、 DB讀出放大器(DBSA) 30、 列解碼器40、控制邏輯塊50、行解碼器60和輸入/輸出緩沖器70。 BL讀出 放大器20可以被稱為"第一讀出放大器"，而DB讀出放大器30可以被稱為 "第二讀出放大器"。單元陣列10包括在行(或者字線)和列(或者位線)的矩陣中排列的存 儲單元。通過控制邏輯塊50控制行解碼器60,并且行解碼器60通過解碼行 地址來選擇單元陣列IO的字線。通過控制邏輯塊50啟動BL讀出放大器塊20,該控制邏輯塊50鎖存在 讀操作期間由行解碼器60選擇的字線的單元數據，以及鎖存在寫操作期間從 外部輸入的數據。BL讀出放大器塊20包括與單元陣列10的每一位線相對應 的多個BL讀出放大器?？刂七壿媺K50控制列解碼器40通過解碼列地址來選擇BL讀出放大器20因為BL讀出放大器和與其對應的位線連接，所以列解碼器40實際上起 到通過解碼列地址來選擇單元陣列的對應位線的作用。所選擇的BL讀出放 大器20在寫操作中將其鎖存數據存儲到通過行解碼器60選擇的字線的對應 單元中，并且在讀操作中通過數據總線將其鎖存數據輸出到DB讀出放大器 30。
在讀操作期間，通過從控制邏輯塊50提供的讀出放大器啟動信號FRP 啟動DB讀出放大器30，并且DB讀出放大器30檢測和放大從BL讀出放大 器20輸入的數據。DB讀出放大器30通過數據輸入/輸出緩沖器70將讀出-放大后的數據輸出到外部設備，例如存儲控制器。DB讀出放大器30響應于 在有效時間段中從控制邏輯塊50提供的鎖存類型選擇信號FRPDB,在預定 時間段期間從開始時間以半鎖存類型模式操作，并且在休眠期期間以全鎖存 類型模式操作，這將在下面進行詳細說明。
如上所述，DB讀出放大器30響應于鎖存類型選擇信號FRPDB以半或 全鎖存類型模式操作，并且提供穩定的讀出-放大功能和對抗由噪聲所導致的 反作用的改進的抗擾性。
圖2是在圖1所示的系統中使用的DB讀出放大器30的電路圖。
參看圖2,根據本發明的這個示例性的實施例的DB讀出放大器30由讀 出-方文大電^各31和激活電^各32組成。
讀出-放大電路31包括PMOS晶體管MP1、 MP2、 MP3、 MP4和MP5、 以及NM0S晶體管畫1、畫2、畫3、 MN4、 MN5和MN6。激活電路32 由NMOS晶體管MN7形成。
在讀出-放大電路31中，PMOS晶體管MP1 ~ MP4的源極與電源端Vcc 連接。PMOS晶體管MP3的柵極與從圖1中所示的控制邏輯塊50生成的SA 啟動信號FRP耦接。PMOS晶體管MP3的漏極與輸出端LAT和節點Nl連 接。PMOS晶體管MP4的柵極與從控制邏輯塊50生成的SA啟動信號FRP 耦接。PMOS晶體管MP4的漏極與輸出端LATB和節點N2連接。PMOS晶 體管MP1的柵極通過節點N2與NMOS晶體管MN1的柵極、PMOS晶體管 MP2的漏極以及NMOS晶體管MN2和MN4的漏極連接。PMOS晶體管MP1 的漏極通過節點Nl與PMOS晶體管MP2的柵極、NMOS晶體管MN2的柵 極以及NMOS晶體管MN1和MN3的漏極連接。
NMOS晶體管MN3和MN4的柵極與鎖存類型選4奪信號FRPDB耦接。NMOS晶體管MN3的源極通過節點N3與NMOS晶體管MN1的源極、PMOS 晶體管MP5的源極以及NMOS晶體管MN5的漏極連接。NMOS晶體管MN4 的源極通過節點N4與NMOS晶體管MN2的源極、PMOS晶體管MP5的漏 極以及NMOS晶體管MN6的漏極連接。PMOS晶體管MP5的柵極與從控制邏輯塊50生成的SA啟動信號FRP 耦接。NMOS晶體管MN5的柵極與輸入端DIFB耦接，以及NMOS晶體管 MN6的柵極與輸入端DIF耦接。NMOS晶體管MN5和MN6的源極共同連 接到NMOS晶體管MN7的漏極。在激活電路32中，NMOS晶體管MN7的柵極與讀出放大器啟動信號FRP 耦接。NMOS晶體管MN7的源極與地GND連接。使用這個互連結構，激活電路32啟動讀出-放大電路31,并且讀出-放大 電路31以半或全鎖存類型模式操作，用于檢測輸入信號。PMOS和NMOS晶體管MP1和MN1 、以及PMOS和NMOS晶體管MP2 和MN2構成兩個反相器。這兩個反相器形成如圖2中所示的鎖存電路。圖3是示出當存在正常數據的輸入時的圖2的DB讀出放大器30的操作 的時序圖，以及圖4是示出當存在錯誤數據的輸入時的DB讀出放大器30的 操作的時序圖。當圖1的半導體存儲設備100沒有操作時，DB讀出放大器30接收低電 平(L)的讀出放大器啟動信號FRP。將低電平的讀出放大器啟動信號FRP 施加到激活電路32的NMOS晶體管MN7的柵極以及讀出-放大電路31的 PMOS晶體管MP3、 MP4和MP5的柵極。通過低電平的讀出放大器啟動信 號FRP關斷NMOS晶體管MN7，并且從而使讀出-放大電路31無效。此外， 響應于低電平的讀出放大器啟動信號FRP， PMOS晶體管MP3和MP4導通， 以向節點Nl和N2供給電源電壓Vcc。然后，將節點Nl和N2充電(或預 充電)到電源電壓Vcc。因為節點Nl連接到輸出端LAT且節點N2連接到輸 出端LATB,所以輸出端LAT和LATB被充電到電源電壓Vcc,而半導體存 儲設備100不進行讀操作。在節點Nl充電的電源電壓Vcc ,皮施加到PMOS和NMOS晶體管MP2 和MN2的柵極，而在節點N2充電的電源電壓Vcc被施加到PMOS和NMOS 晶體管MP1和MN1的柵極。然后，通過節點N2的電壓關斷PMOS晶體管 MP1,以及通過節點Nl的電壓關斷PMOS晶體管MP2。通過節點N2的電壓導通NMOS晶體管MN1,這樣將節點Nl的電壓通過NMOS晶體管MN1 提供給節點N3。通過節點Nl的電壓導通NMOS晶體管MN2，這樣將節點 N2的電壓通過NMOS晶體管MN2提供給節點N4。當半導體存儲設備100不進行讀操作時，通過在BL和DB讀出放大器 20和30之間安排的預充電電路(未示出)，將輸入端DIF和DIFB充電(或 預充電)到電源電壓Vcc。對輸入端DIF和DIFB進行預充電的過程與上面 描述的對輸出端LAT和LATB進行充電的順序相同?，F在將參看圖2和3描述當在半導體存儲設備100的讀操作中存在正常 數據輸入時、DB讀出放大器30的操作。DB讀出放大器30—旦激活，就接收讀出放大器啟動信號FRP。讀出放 大器啟動信號FRP被激活為具有高電平(H)。高電平的讀出放大器啟動信號 FRP被施加到激活電路32的NMOS晶體管MN7的柵極以及讀出-放大電路 31的PMOS晶體管MP3、 MP4和MP5的柵極。通過高電平的讀出放大器啟 動信號FRP導通NMOS晶體管MN7,并且從而讀出-放大電路31被激活。 如圖3中所示，僅僅在讀出放大器啟動信號FRP的高電平時間段期間，激活 讀出放大器31。在這個操作期間，通過高電平的讀出放大器啟動信號FRP關 斷PMOS晶體管MP3、 MP4和MP5。DB讀出放大器30接收鎖存類型選擇信號FRPDB,同時接受高電平的讀 出放大器啟動信號FRP。參看圖3中所示的讀出放大器啟動信號FRP和鎖存 類型選擇信號FRPDB的時序圖，鎖存類型選擇信號FRPDB在預定時間段期 間保持高電平，并且隨后下降到低電平，而讀出放大器啟動信號FRP保持在 高電平。當讀出放大器啟動信號FRP保持在高電平時，鎖存類型選擇信號FRPDB的高電平持續時間形成第一讀出時間段，并且鎖存類型選擇信號FRPDB的低電平持續時間形成第二讀出時間段。因此，DB讀出放大器30的有效時間由 第 一讀出時間段和第二讀出時間段組成。如果甚至在讀出由噪聲導致變形的錯誤數據之后重新加載正確數據，則 鎖存類型選擇信號FRPDB的第一讀出時間段被設置為具有足以檢測和放大 正確數據的持續時間。通過半導體存儲設備的制造工藝預先建立鎖存類型選 擇信號FRPDB的第一讀出時間段。在鎖存類型選擇信號FRPDB的第一讀出時間段期間，DB讀出放大器30以半鎖存類型模式操作。在鎖存類型選"f奪信號FRPDB的第二讀出時間段期 間，DB讀出放大器30以全鎖存類型模式操作。參看圖2和3，在半鎖存類型模式中，DB讀出放大器30如下操作。高電平的鎖存類型選擇信號FRPDB導通NMOS晶體管MN3和MN4。DB讀出放大器30通過輸入端DIF從BL讀出放大器20中接收數據，并 且通過輸入端DIFB從BL讀出放大器20中接收反轉數據。在下文中，將描述當通過輸入端DIF存在高電平數據輸入時的DB讀出 放大器30的操作。參看圖3中所示的輸入端DIF和DIFB的定時圖案，如果輸入數據具有 高電平，則DB讀出放大器30通過輸入端DIF接收高電平信號，并且通過輸 入端DIFB接收低電平信號。通過DB讀出放大器30的NMOS晶體管MN5 和MN6來^f全測輸入數據信號。更具體地說，通過輸入端DIF接收的數據信 號被施加到NMOS晶體管MN6的柵極，以及通過輸入端DIFB接收的數據 信號被施加到NMOS晶體管MN5的柵極。因為輸入數據信號具有低的電壓電平，所以用于讀出這樣的數據信號的 NMOS晶體管MN5和MN6被設計為這樣的尺寸，以便甚至能夠由低電壓導 通。因此，如果通過輸入端DIF接收的數據信號是高電平，則NMOS晶體管 MN6導通。同時，經由輸入端DIFB接收的低電平的反轉數據信號也導通 NM0S晶體管MN5，但是它具有比NMOS晶體管MN6小的傳導性。因此， 根據施加到它們的柵極的數據信號的電壓電平，在通過NMOS晶體管MN5 和MN6流動的電流量之間存在差別。例如，如果高電平數據信號導通NMOS晶體管MN6而低電平數據信號 也導通NMOS晶體管MN5,那么通過NMOS晶體管MN6的漏極-至-源極通 道流動的電流量相對于通過NMOS晶體管MN5的漏極-至-源極通道流動的電 流量是較大的。換句話說，高電平數據信號劇烈(heavily)導通NMOS晶體 管MN6,而通過低電平數據信號稍微(lighly )導通NMOS晶體管MN5。DB讀出放大器30操作以從流過NMOS晶體管MN5和MN6的漏極-至-源極通道的電流量之間的差值檢測輸入數據。在下文中，高電平數據信號促 使相對較大的電流流過的NMOS晶體管MN5和MN6之一的情況稱為"導通 狀態"。類似地，高電平數據信號促使相對較小的電流流過的NMOS晶體管 MN5和MN6的中另 一個的情況稱為"關斷狀態'，。高電平數據信號使得NMOS晶體管MN6習慣處于導通狀態。如上所述， 在激活DB讀出放大器30之前，NMOS晶體管MN1和MN2習慣處于導通 狀態，并且節點Nl和N2被充電到電源電壓Vcc。因為NMOS晶體管MN6 處于導通狀態，并且NMOS晶體管MN2、 MN4和MN7導通，所以節點N2 放電到地電壓GND。因此，節點N2的電勢下降到低電平。因為節點N2處于低電平，所以PMOS晶體管MP1導通而NMOS晶體 管MN1關斷。因此，經由PMOS晶體管MP1將電源電壓Vcc提供給節點 Nl。然后，節點N1;故充電到電源電壓Vcc，并變成高電平。盡管NMOS晶 體管MN3導通，NMOS晶體管MN5稍微導通，但是如上所述仍習慣處于關 斷狀態。因為少量電流從節點Nl流出到地電壓GND，所以在節點Nl處生 成了圖3中所示的與放電電流一致的壓降AV。通過輸出端LAT輸出節點Nl的電壓，而通過輸出端LATB輸出節點N2 的電壓。因此，參看在圖3中所示的在輸出端LAT和LATB處的定時圖案中 的半鎖存時間段，節點N1的電勢處于高電平，但是比電源電壓Vcc低了壓 降△ V。因為節點Nl的電勢低于電源電壓Vcc，所以NMOS晶體管MN2比 當電源電壓Vcc施加到其時更輕^t地導通。因此，來自節點N2的電流無法 流出以將節點N2的電壓降低到0V。換句話說，如上所述，PMOS晶體管 MP1和MP2、以及NMOS晶體管MN1和MN2形成兩個反相器的鎖存結構。 節點N2的電勢與節點N1的電勢在電壓電平上相反。參看在圖3中所示的輸 出端LAT和LATB處的定時圖案中的半鎖存時間段，節點N2的電勢是低電 平，但是增加了壓降AV。在全鎖存類型操作模式中，DB讀出放大器30如下操作。如果鎖存類型選擇信號FRPDB變為低電平，則低電平的鎖存類型選擇信 號FRPDB關斷NMOS晶體管MN3和MN4。因此，DB讀出放大器30以全 鎖存類型模式操作。因為在半鎖存類型模式中NMOS晶體管MN3關斷并且NMOS晶體管 MN1關斷，所以節點Nl的電壓不能放電為地電壓GND。因此，流入地電壓 GND的電流量減少，并且節點N1的電壓變為電源電壓Vcc而沒有壓降。參 看在圖3中所示的輸出端LAT和LATB處的定時圖案中的全鎖存時間段，因 為在節點N1的電勢中不存在壓降AV，這不同于半鎖存類型模式的情況，所 以其被完全充電到電源電壓Vcc。因為節點Nl的電壓是電源電壓Vcc并且節點N2的電勢與節點N1的電勢相反，所以節點N2的電勢變為比在半鎖存類 型模式的情況中更低的電勢。在圖3中所示的輸出端LAT和LATB的定時圖 案的全鎖存時間段中圖示了節點N1和N2的電壓電平。參看在圖3中所示的輸出端LAT和LATB處的定時圖案中的全鎖存時間 段，節點Nl和N2之間的電壓間隙△ V是由于電源電壓Vcc放大輸入數據信 號的差值而產生的。DB讀出放大器30的這種操作被稱作"全擺幅"操作。 因此，在全鎖存類型模式下的DB讀出放大器30在全擺幅范圍內操作。此外， 在全鎖存類型模式下的DB讀出放大器30能夠降低電流耗散，因為它比在半 鎖存類型模式的情況消耗較小的放電到地電壓GND的電流。此外，如果存在通過輸入端DIF的低電平數據的輸入，則DB讀出放大 器30與其中存在通過輸入端DIF的高電平數據的輸入的前者情況相反地操 作，因此這種情況不再進一步進行詳細描述。現在，參看圖2和4,將描述當在半導體存儲設備100的讀操作中存在 錯誤數據輸入時的DB讀出放大器30的操作。根據讀出放大器啟動信號FRP和鎖存類型選擇信號FRPDB， DB讀出放 大器30的晶體管的狀態和操作與如上所述的那些相似，因此不再進一步描述 它們。當存在錯誤數據輸入時，在半鎖存類型模式下的DB讀出放大器30如下操作。高電平的鎖存類型選擇信號FRPDB導通NMOS晶體管MN3和MN4。 DB讀出放大器30通過輸入端DIF從BL讀出放大器20中接收數據，并且通 過輸入端DIFB從BL讀出放大器20中接收反轉數據。如果存在通過輸入端DIF的高電平數據的輸入，則DB讀出放大器30如 下操作。通過輸入端DIF接收的正常數據是高電平，而通過輸入端DIFB接收的 正常數據是低電平。但是，參看圖4中所示的輸入端DIF和DIFB的定時圖 案的噪聲時間段(Noise)，由于噪聲電平，所以通過輸入端DIF接收的數據 比通過輸入端DIFB接收的數據的電壓電平低。換句話說，DB讀出放大器30 無意中接收錯誤數據，然而，NMOS晶體管MN6比NMOS晶體管MN5具 有較小的傳導性。此外，在DB讀出放大器30中通過輸入端DIFB接收的錯 誤數據導通NMOS晶體管MN5比NMOS晶體管MN6更大的程度。因此，NMOS晶體管MN5習慣處于導通狀態，而NMOS晶體管MN6習慣處于關斷狀態。因為NMOS晶體管MN4習慣處于導通狀態，并且NMOS晶體管MN1、 MN3和MN7導通，所以節點Nl的電壓被放電到地電壓GND。然后，如圖 4的用于輸出端LAT和LATB的時序圖中所示，節點Nl的電壓是低電平， 其低于節點N2的電壓。因為節點N1的電壓是低電平，所以節點N2變成比 節點N1的電壓高的高電平。根據在圖4中所示的用于輸入端DIF和DIFB的定時圖案中的正常時間 段(Normal), DB讀出放大器30在由噪聲所引起的錯誤數據的輸入之后再次 接收正常數據。因此，DB讀出放大器30通過輸入端DIF接收高電平數據， 并且通過輸入端DIFB接收低電平數據。當存在通過輸入端DIF的高電平數 據的輸入時在半鎖存類型模式下操作的DB讀出放大器30的操作與當存在正 常數據的輸入時在半鎖存類型模式下操作的DB讀出放大器'30的操作相同。 因此，節點N1的電壓變成高電平，而節點N2的電壓變成低電平。參看圖4 中所示的用于輸出端LAT和LATB的時序圖的半鎖存時間段，如果輸入錯誤 數據并且此后向其輸入正確數據，則在半鎖存類型模式下操作的DB讀出放 大器30檢測并放大正確數據，并且輸出放大的正確數據。如果當在圖4中所示的用于輸入端DIF和DIFB的噪聲時間段(Noise ) 中存在錯誤數據輸入時，DB讀出放大器30在全鎖存類型模式下操作，節點 Nl轉到低電平，并且節點N2轉到高電平。因為DB讀出放大器30在全鎖存 類型模式下操作，所以NMOS晶體管MN3和MN4關斷。因為節點N1被驅 動到低電平，所以NMOS晶體管MN2關斷。因為節點N2被驅動到高電平， 所以NMOS晶體管MN1習慣處于導通狀態。此后，如果存在正常數據(即 正確數據)輸入，則通過輸入端DIF接收的高電平數據導通NMOS晶體管 MN6。通過輸入端DIFB接收的低電平數據關斷NMOS晶體管MN5。因為 NMOS晶體管MN2 MN4關斷并且NMOS晶體管MN5習慣處于關斷狀態， 所以節點N1和N2的電壓電平保持不變。因此，在全鎖存類型模式下的DB 讀出放大器30檢測并放大錯誤數據。然而，如果在輸入錯誤數據之后輸入正確數據，在半鎖存類型模式下的 DB讀出放大器30操作以檢測和放大正確數據，其改善了噪聲容限特性。如果鎖存類型選擇信號FRPDB轉到低電平，則NMOS晶體管MN3和14MN4關斷。在這時候，DB讀出放大器30以全鎖存類型模式操作。在圖4的 用于輸入端DIF和DIFB的正常時間段中，在全鎖存類型模式下的DB讀出 放大器30檢測和放大正常數據。在此期間，在全鎖存類型模式下的DB讀出 放大器30以和當如上所述存在正常數據輸入時相同的方式操作。因此，在全 鎖存類型模式下的DB讀出放大器30在全電壓擺幅范圍內操作。參看圖3中 所示的用于輸出端LAT和LATB的時序圖的全鎖存時間段，節點Nl和N2在全鎖存類型模式下操作的DB讀出放大器30能夠比在半鎖存類型模式 的情況降低更多的電流耗散，因為它消耗流入到地電壓GND的更少量電流。因此，根據本發明的示例性實施例的半導體存儲設備的DB讀出放大器 在讀操作中的第 一讀出時間段期間根據預定時序在半鎖存類型模式下操作。 如果再次向其輸入正確數據，即使已輸入過錯誤數據，在半鎖存類型模式下 的DB讀出放大器仍檢測和放大正確數據。此外，在以半鎖存類型模式操作 之后，DB讀出放大器在第二讀出時間段期間根據預定時序以全鎖存類型模式 操作，使讀出的數據為全擺幅，以降低電流耗散。根據本發明的示例性實施例，具有由于預定時序而使得鎖存類型模式可 變的DB讀出放大器的半導體存儲設備在穩定放大性能以及增強對噪聲的抗 擾性方面是有利的。以上公開的主題將被看作例證性的，而不是限制性的，并且所附權利要 求意欲覆蓋落入本發明真實的精神和范圍之內的所有這些修改、增強及其他 示例性實施例。因此，在法律允許的最大程度上，本發明的范圍將通過對下 列權利要求和它們的等效物的最寬的可允許的解釋來確定，而不應該由上述 詳細描述來約束或限制。
權利要求
1. 一種半導體存儲設備，包括存儲單元陣列，包括沿行和列排列的存儲單元；行解碼器，選擇多行中的一行并且激活所選擇的行；位線讀出放大器，檢測并放大通過列與選擇的行耦接的存儲單元的數據；數據總線讀出放大器，檢測并放大從位線讀出放大器中輸出的數據；和控制邏輯塊，在讀操作中啟動所述位線和數據總線讀出放大器，在預定時間段中以半鎖存類型模式操作該數據總線讀出放大器，以及在該預定時間段之后以全鎖存類型模式操作該數據總線讀出放大器。
2、 如權利要求1所述的半導體存儲設備，其中該控制邏輯塊生成鎖存類 型選擇信號和讀出放大器啟動信號。
3、 如權利要求2所述的半導體存儲設備，其中響應于該讀出放大器啟動 信號的激活，而啟動該數據總線讀出放大器。
4、 如權利要求2所述的半導體存儲設備，其中在從該讀出放大器啟動信 號的有效時間段開始的預定時間段期間，在該有效時間段中激活該鎖存類型 選擇信號。
5、 如權利要求4所述的半導體存儲設備，其中響應于該鎖存類型選擇信 號的激活，該數據總線讀出放大器以半鎖存類型模式操作。
6、 如權利要求4所述的半導體存儲設備，其中響應于該鎖存類型選擇信 號的去激活，該數據總線讀出放大器以全鎖存類型模式操作。
7、 一種半導體存儲設備，包括 存儲單元陣列，包括沿行和列排列的存儲單元；第 一讀出放大器，檢測并放大通過列與選擇的行耦接的存儲單元的數據；和第二讀出放大器，檢測并放大通過數據總線從該第一讀出放大器輸出的 數據，其中第二讀出放大器被配置為在第 一讀出時間段中以半鎖存類型模式操 作，并且在第 一讀出時間段之后的第二讀出時間段中以全鎖存類型模式操作。
8、 如權利要求7所述的半導體存儲設備，其中所述第一和第二讀出時間 段形成該第二讀出放大器的有效時間段。
9、 一種半導體存儲設備的數據讀出方法，該半導體存儲設備具有存儲單元陣列，該存儲單元陣列包括沿行和列排列的存儲單元，所述方法包括 讀出和放大通過列與選擇的行耦接的存儲單元的數據； 在第一讀出時間段中，以半鎖存類型模式讀出和放大從數據總線輸出的讀出和放大的數據；以及在第 一讀出時間段之后的第二讀出時間段中，以全鎖存類型^f莫式讀出和放大半鎖存類型模式的讀出和放大的數據。
全文摘要
一種半導體存儲設備包括存儲單元陣列，包括沿行和列排列的存儲單元；行解碼器，選擇多行中的一行并且激活所選擇的行；位線讀出放大器，檢測并放大通過列與選擇的行耦接的存儲單元的數據；數據總線讀出放大器，檢測并放大從位線讀出放大器中輸出的數據；和控制邏輯塊，在讀操作中啟動所述位線和數據總線讀出放大器，在預定時間段中以半鎖存類型模式操作該數據總線讀出放大器，以及在該預定時間段之后以全鎖存類型模式操作該數據總線讀出放大器。
文檔編號G11C7/08GK101256825SQ20081009200
公開日2008年9月3日 申請日期2008年1月8日 優先權日2007年1月8日
發明者韓公欽 申請人:三星電子株式會社