專利名稱：一種內建自測系統的自檢修補法的制作方法
技術領域：
本發明屬于存儲器制造領域，尤其涉及一種內建自測系統(BIST)的自檢修補法。
背景技術：
目前系統級芯片(System on Chip, SoC)嵌入式存儲器的測試,大多采用內建自測試方法，即自行生成測試向量、存儲器的控制信號和地址信號，并對存儲器的相應數據與理想仿真數據進行比較，判斷存儲器有無故障。依照這種架構思想，半導體芯片上有存儲器304 和標準的存儲器內建自測(Memory Build-Inself-Test-Circuit, MBIST)系統 300 的結構示意圖如圖I所示，每個存儲器304必須備有一個MBIST系統300，該標準的MBIST系統300形成在半導體芯片302上，該半導體芯片302具有形成在其上的存儲器304。該半導體芯片302還具有形成在其上用于提供該存儲器304與MBIST系統300相連接的傳導墊 306。所述標準的MBIST系統300備有一個存儲器內建自測試控制器和一個比較器，其中MBIST控制器用于生成測試存儲器所需要的測試向量、存儲器的控制信號和被測地址信號；比較器用于將存儲器讀出的數據和預期數據進行比較，并將比較結果送交MBIST控制器，從而得到存儲器304有無失效的結論。根據圖I所示的結構，在該半導體芯片302上伴隨存儲器304而建立的標準的MBIST系統的工作方法流程如圖2所示，所述存儲器304的容量為64M(兆)、具有8路擴展I/O (輸入/輸出)口、測試頻率為IOMHz (兆赫茲)，標準的MBIST系統通過MBIST控制器自動地將整個存儲器存儲陣列進行讀取，由于存儲器304的數據是以bit (位)的方式保存在存儲器的單元陣列中，一個單元陣列中只能存儲一個bit，如有一個bit為壞點，整個存儲器就失效，因為無法得知該存儲器的失效點的地址，因此無法對存儲器進行修復。如想對存儲器進行修復，需要將存儲器中的某一地址的所有數據按Byte(字節)或Word(字)進行讀取，而每個Byte或Word再按bit的順序讀取，其中，八個單元陣列為一數據組可組成一個Byte，或十六個單元陣列為一數據組可組成一個Word。每一個時鐘(CLK)可以讀取一個bit，因此，一個Byte需要8個CLK將8個bit讀取，而一個Word需要16個CLK將16個bit讀取，然后，MBIST控制器將輸出的數據再一位一位的通過比較器與預期數據進行比較，判斷是否正確，然后再按bit的順序輸出。當某個bit被判斷為壞點，則需要向前反推8位(包括壞點)，以Byte的方式對失效點進行修復,或需要向前反推16位(包括壞點)，以Word的方式對失效點進行修復。如圖2所示的標準的MBSIT系統對存儲器的測試時間為6. 7S (秒)。可見，現有的伴隨存儲器而建立的內建自測試方法在判斷存儲器的失效點時所用的測試時間過長。因此，如何使SoC嵌入式存儲器的MBIST系統的測試時間縮短是現代存儲器制造的一個回避不了的問題。

發明內容
本發明的目的是提供一種內建自測系統的自檢修補法，以便可以快速判斷存儲器的失效地址，縮短判斷失效點所用的測試時間。為解決上述問題，本發明提供了一種內建自測系統的自檢修補法，所述內建自測系統用于檢測存儲器存儲陣列，該方法包括如下步驟將預期數據依照地址依次增大的排列順序輸入到存儲器存儲陣列中；優化內建自測系統，以使內建自測系統以地址所對應的字節數為單位對存儲器存儲陣列進行數據讀取，并將預期數據以地址所對應的字節數為單位、依照地址依次增大的排列順序存儲在內建自測系統中；內建自測系統記錄存儲器存儲陣列的起始地址，并對存儲器存儲陣列中的存儲數據依照地址依次增大的排列順序進行數據讀取，且將每次依照地址讀取的存儲數據的每一位數據依次與內建自測系統中以地址所對應的字節數為單位、依照地址依次增大的排列順序的預先存儲的預期數據的每一位數據進行比較，依次輸出每一地址的比較結果，若每一、地址所對應的每一位數據均一致，則輸出該地址的比較結果為內容一致，若至少有一位數據為不一致，則輸出該地址的比較結果為內容不一致；檢測每一地址的比較結果，當比較結果表示為內容不一致時，根據所述存儲器存儲陣列的起始地址和所述比較結果在所有比較結果的排列次序，確定所述比較結果對應存儲陣列的存儲數據的地址，判定為失效地址，并將存儲器的冗余陣列按照所述失效地址逐一修復失效地址的存儲數據。進一步的，所述比較結果為通過“0”代表所述以地址所對應的字節數為單位的內容不一致，通過“ I ”代表所述以地址所對應的字節數為單位的內容一致。進一步的，所述比較結果為通過“I”代表所述以地址所對應的字節數為單位的內容不一致，通過“0”代表所述以地址所對應的字節數為單位的內容一致。進一步的，所述內建自測系統以地址所對應的字節數為單位對存儲器存儲陣列進行數據讀取的步驟中，所述地址為字節地址，或字地址。由以上技術方案可知，本發明與標準的MBIST系統工作方法相比，本發明公開的一種內建自測系統的自檢修補法，由于在存儲器存儲陣列中和在內建自測系統中均以地址所對應的字節數為單位進行存儲數據，并且對內建自測系統進行優化，使內建自測系統能夠以地址所對應的字節數為單位對存儲器存儲陣列依照地址依次增大的排列順序進行數據讀取，并記錄存儲器存儲陣列的起始地址，并將讀取的存儲器存儲陣列中的存儲數據的每一位與預先存儲在內建自測系統中的預期數據的每一位依次進行比較，每個地址輸出一比較結果，當所有地址輸出的比較結果為內容一致時，可判斷該存儲器為有效，當地址輸出的比較結果為內容不一致時，根據存儲器存儲陣列的起始地址和所述比較結果在所有比較結果的排列次序，確定所述比較結果對應存儲陣列的存儲數據的地址，判定為失效地址；根據所有比較結果中輸出的比較結果為內容不一致的個數，確定所述存儲器失效地址的個數，最后通過冗余陣列逐一修復失效地址的存儲數據。因此，本發明公開的內建自測系統的自檢修補法可快速判斷存儲器的失效地址，并通過冗余陣列迅速修補該存儲器的當前失效地址，縮短了判斷失效點所用的測試時間。


圖I為現有技術中半導體芯片上伴隨存儲器而建立的標準的MBIST系統的結構示意圖；圖2是圖I之標準的MBIST系統工作方法流程示意圖；圖3是本發明一種內建自測系統的自檢修補法的流程示意圖。
具體實施例方式為使本發明的上述目的、特征和優點能夠更加明顯易懂，下面結合附圖對本發明的具體實施方式
做詳細的說明。在下面的描述中闡述了很多具體細節以便于充分理解本發明。但是本發明能夠以很多不同于在此描述的其它方式來實施，本領域技術人員可以在不違背本發明內涵的情況下做類似推廣，因此本發明不受下面公開的具體實施的限制。
下面以圖3所示的流程示意圖為例，結合圖1，對本發明提供的一種內建自測系統的自檢修補法進行詳細描述。如圖I所示，首先，提供一存儲器304’，該存儲器304’為單元陣列結構，將預期數據依照地址依次增大的排列順序輸入至存儲器304’存儲陣列中，在存儲器存儲陣列中形成以地址所對應的字節數為單元排列的存儲數據。所述的以地址所對應的字節數為單位可以為以字節地址為單位排列存儲數據，也可以為以字地址為單位排列存儲數據。所述字節地址所對應的字節數為一個字節，而所述字地址所對應的字節數為兩個字節。本實施例中的存儲器304’仍以容量為64M、具有8路擴展I/O 口、測試頻率為10MHz，且以字節地址為單位排列存儲數據的方式為例對本發明進行說明。其次，對標準的MBIST系統進行優化，使MBIST系統以字節地址為單位對存儲器304’存儲陣列進行數據讀取，并將預期數據以字節地址為單位、依照地址依次增大的排列順序存儲至MBIST系統中。此處，也可以將預期數據以字節地址為單位、依照地址依次增大的排列順序存儲至優化前的MBIST系統中。所述的MBIST系統不僅可以按字節地址為單位對存儲器304’存儲陣列進行數據讀取，也可以按字地址為單位對存儲器304’存儲陣列中的存儲數據進行數據讀取。再次，MBIST系統記錄存儲器存儲陣列的起始地址，并對存儲器304’存儲陣列中的存儲數據依照地址依次增大的排列順序進行數據讀取，且將每次依照字節地址讀取的存儲數據的每一位依次與預先存儲在MBIST系統中的以字節地址為單位、依照地址依次增大的排列順序的預期數據的每一位依次通過比較器進行比較，依次輸出每一字節地址的比較結果，比較結果或為內容一致，或為內容不一致。當將每一字節地址中的每一位數據進行相應比較，若每一地址所對應的每一位數據均一致，則輸出該字節地址的比較結果為內容一致，若至少有一位數據為不一致，則輸出該字節地址的比較結果為內容不一致，所述的比較結果可以在MBIST系統的端口被檢測到。所述比較結果可以為“0”，也可以為“1”，其中，所述“0”代表所述字節地址的內容不一致，則所述“ I ”代表所述字節地址的內容一致。然后，逐一檢測并記錄每一字節地址的比較結果，直至所述存儲器304’存儲陣列中的存儲數據全部經過MBIST系統讀取過并且進行過比較，此時，MBIST系統分別記錄了字節地址的內容為一致和不一致的“I”的個數和“0”的個數。當比較結果表示為“0”時，根據所述存儲器304’存儲陣列的起始地址、以及所述比較結果在所有比較結果的排列次序，確定所述比較結果對應存儲陣列的存儲數據的地址，判定為失效地址，并將存儲器304’的冗余陣列按照所述失效地址逐一修復失效地址的存儲數據。其中，將比較結果為內容不一致的個數相加作為該存儲器失效地址的個數，以存儲器失效地址的個數為修復次數。當所有比較結果均為“I”時，該存儲器304’為有效。當然，所述比較結果也可以通過“ I”代表所述字節地址的內容不一致，則所述“0”代表所述字節地址的內容一致。那么，逐一檢測并記錄每一字節地址的比較結果，直至所述存儲器304’存儲陣列中的存儲數據全部經過MBIST系統讀取過并且進行過比較，此時，MBIST系統分別記錄了字節地址的內容為一致和不一致的“0”的個數和“I”的個數。當比較結果表示為“I”時，根據所述存儲器304’存儲陣列的起始地址、以及所述比較結果在所有比較結果的排列次序，確定所述比較結果對應存儲陣列的存儲數據的地址，判定為失效地址，并將存儲器304’的冗余陣列按照所述失效地址逐一修復失效地址的存儲數據。其中，將比較結果為內容不一致的個數相加作為該存儲器失效地址的個數，以存儲器失效地址的個數為修復次數。當所有比較結果均為“0”時，該存儲器304’為有效。由于現有技術的MBIST系統是按位排列順序，一位一位的通過比較器與在MBIST 系統中預先存儲的預期數據進行比較，且當某個bit被判斷為壞點時，反推冗余陣列需要修復的失效地址速度慢，而本發明公開的內建自測系統依照字節地址或字地址為單位排列順序與MBIST系統中預先存儲的預期數據進行比較，所述的內建自測系統用于檢測存儲器存儲陣列的時間只為0. 8S。可見，所述的內建自測系統的自檢修補方法可快速判斷存儲器的失效地址，并通過冗余陣列迅速修補該存儲器的當前失效地址，縮短了判斷失效點所用的測試時間。本發明雖然以較佳實施例公開如上，但其并不是用來限定權利要求，任何本領域技術人員在不脫離本發明的精神和范圍內，都可以做出可能的變動和修改，因此本發明的保護范圍應當以本發明權利要求所界定的范圍為準。
權利要求
1.一種內建自測系統的自檢修補法，所述內建自測系統用于檢測存儲器存儲陣列，其特征在于，包括如下步驟 將預期數據依照地址依次增大的排列順序輸入到存儲器存儲陣列中； 優化內建自測系統，以使內建自測系統以地址所對應的字節數為單位對存儲器存儲陣列進行數據讀取，并將預期數據以地址所對應的字節數為單位、依照地址依次增大的排列順序存儲在內建自測系統中； 內建自測系統記錄存儲器存儲陣列的起始地址，并對存儲器存儲陣列中的存儲數據依照地址依次增大的排列順序進行數據讀取，且將每次依照地址讀取的存儲數據的每一位數據依次與內建自測系統中以地址所對應的字節數為單位、依照地址依次增大的排列順序的預先存儲的預期數據的每一位數據進行比較，依次輸出每一地址的比較結果，若每一地址所對應的每一位數據均一致，則輸出該地址的比較結果為內容一致，若至少有一位數據為不一致，則輸出該地址的比較結果為內容不一致； 檢測每一地址的比較結果，當比較結果表示為內容不一致時，根據所述存儲器存儲陣列的起始地址和所述比較結果在所有比較結果的排列次序，確定所述比較結果對應存儲陣列的存儲數據的地址，判定為失效地址，并將存儲器的冗余陣列按照所述失效地址逐一修復失效地址的存儲數據。
2.根據權利要求I所述的內建自測系統的自檢修補法，其特征在于所述比較結果為通過“0”代表所述以地址所對應的字節數為單位的內容不一致，通過“ I ”代表所述以地址所對應的字節數為單位的內容一致。
3.根據權利要求I所述的內建自測系統的自檢修補法，其特征在于所述比較結果為通過“ I ”代表所述以地址所對應的字節數為單位的內容不一致，通過“0”代表所述以地址所對應的字節數為單位的內容一致。
4.根據權利要求I至3中任一項所述的內建自測系統的自檢修補法，其特征在于，所述內建自測系統以地址所對應的字節數為單位對存儲器存儲陣列進行數據讀取的步驟中，所述地址為字節地址，或字地址。
全文摘要
本發明提出一種內建自測系統的自檢修補法，步驟如下將預期數據依地址依次增大的排列順序輸入到存儲器存儲陣列中；優化內建自測系統；內建自測系統記錄存儲器存儲陣列的起始地址，并對存儲器存儲陣列中的存儲數據依輸入方式進行數據讀取，且將每次依地址讀取的存儲數據的每一位數據依次與內建自測系統中以地址所對應的字節數為單位、依輸入方式預先存儲的預期數據的每一位數據進行比較，依次輸出每一地址的比較結果，當比較結果表示為內容不一致時，確定所述比較結果對應存儲陣列的存儲數據為失效地址，則將冗余陣列修復失效地址的存儲數據。本發明可快速判斷存儲器的失效地址，并通過冗余陣列修補該存儲器的當前失效地址，縮短測試時間。
文檔編號G11C29/12GK102737722SQ20121026179
公開日2012年10月17日 申請日期2012年7月26日 優先權日2012年7月26日
發明者錢亮 申請人:上海宏力半導體制造有限公司