相關申請的交叉引用

本申請要求于2016年3月28日向韓國知識產權局提交的申請號為10-2016-0036698的韓國專利申請的優先權，其公開內容通過引用以其整體并入本文。

本發明的示例性實施例總體涉及一種半導體設計技術，且更特別地，涉及一種存儲器系統的讀取操作。

背景技術：

計算機環境范例已轉變為可隨時隨地使用的普適計算系統。由于這個事實，諸如移動電話、數碼相機和筆記本電腦的便攜式電子裝置的使用迅速增加。這些便攜式電子裝置通常使用存儲器系統，其具有用于存儲數據的存儲器裝置，即數據存儲裝置。數據存儲裝置用作便攜式電子裝置的主存儲器裝置或輔助存儲器裝置。

使用存儲器裝置的數據存儲裝置由于不具有活動部件而提供優異的穩定性、耐久性、高信息訪問速度和低功耗。具有這種優點的數據存儲裝置的實例包括通用串行總線(usb)存儲器裝置、具有各種接口的存儲卡和固態驅動器(ssd)。

技術實現要素：

各種實施例涉及一種能夠在發生讀取失敗時分離存儲器裝置中設置的開放塊和封閉塊并執行重試操作的存儲器系統及其操作方法。

在一個實施例中，存儲器系統可以包括：存儲器裝置，其包括多個塊，每個塊包括多個頁面，該存儲器裝置適于響應于命令和地址執行操作；以及控制器，其適于確定其中發生讀取失敗的塊是否為包括未編程頁面的開放塊、當確定其中發生讀取失敗的塊是開放塊時基于操作溫度信息和讀取計數的至少一個對開放塊的未編程頁面執行恢復操作以及生成用于執行讀取重試操作的命令。

在一個實施例中，提供了存儲器系統的操作方法，該存儲器系統包括：存儲器裝置，其設置有包括多個塊的存儲器單元陣列，該多個塊中的每個塊包括多個頁面；以及控制器，其適于生成命令和地址以控制存儲器裝置的操作，該操作方法可以包括：檢測包含在存儲器裝置的讀取操作期間檢測從存儲器裝置讀出的數據中的錯誤位；當所檢測的錯誤位的數量大于或等于可校正錯誤位閾值時指示讀取失敗；當發生讀取失敗時確定其中發生讀取失敗的塊是否為包括未編程頁面的開放塊；如果確定其中發生讀取失敗的塊是包括未編程頁面的開放塊，則基于操作溫度信息和讀取計數的至少一個對未編程頁面執行恢復操作；以及執行讀取重試操作。

在一個實施例中，提供了存儲器系統的操作方法，該存儲器系統包括：存儲器裝置，其設置有包括多個塊的存儲器單元陣列，多個塊種的每個塊包括多個頁面；以及控制器，其適于生成命令和地址以控制存儲器裝置的操作，該操作方法可以包括：檢測包括在存儲器裝置的讀取操作期間從存儲器裝置讀出的數據中的錯誤位；當所檢測的錯誤位的數量大于或等于可校正錯誤位閾值時指示讀取失敗；當發生讀取失敗時執行讀取重試操作；確定其中發生讀取失敗的塊是否為包括未編程頁面的開放塊；如果確定其中發生讀取失敗的塊是包括未編程頁面的開放塊，則基于操作溫度信息和讀取計數的至少一個對未編程頁面執行恢復操作；以及對其上已經執行恢復操作的開放塊執行讀取重試操作。

根據實施例，當存儲器系統中發生讀取失敗時，在存儲器裝置的開放塊通過恢復算法轉變為封閉塊之后，執行讀取重試操作。因此，可以防止當將讀取電壓以與封閉塊相同的方式施加至開放塊時引起的讀取失敗，并可以提高存儲器系統的可靠性。

附圖說明

圖1是示出根據本發明的實施例的包括存儲器系統的數據處理系統的圖。

圖2是示出根據本發明的實施例的圖1所示的存儲器系統中采用的存儲器裝置的圖。

圖3是示出根據本發明的實施例的存儲器裝置中的存儲塊的電路圖。

圖4至圖11是示出圖2所示的存儲器裝置的各個方面的圖。

圖12是示出存儲器單元的閾值電壓分布的變化的圖。

圖13是示出圖2所示的存儲塊之中的開放塊的圖。

圖14是示出根據本發明的實施例的包括聯接至控制器的存儲器裝置的存儲器系統的框圖。

圖15是示出圖14的存儲器裝置的示例性配置的框圖。

圖16是示出圖14的控制器的示例性配置的框圖。

圖17是示出根據本發明的實施例的存儲器系統的操作方法的流程圖。

圖18是示出根據本發明的另一實施例的存儲器系統的操作方法的流程圖。

具體實施方式

以下將參照附圖更詳細地描述各個實施例。然而，本發明可以體現為不同形式且不應解釋為限于本文所陳述的實施例。相反，提供這些實施例是為了使本公開將是全面且完整的并將本發明充分傳達給本領域技術人員。遍及本公開中，本發明的各種附圖和實施例中類似的參考標號表示類似的部件。

將理解的是，雖然術語“第一”、“第二”、“第三”等在本文中可用來描述各種元件，但這些元件不受這些術語的限制。這些術語用來將一個元件與另一個元件區分。因此，在不背離本發明的精神和范圍的情況下，以下描述的第一元件還可被稱為第二元件或第三元件。

附圖不一定按比例繪制，且在一些情況下，比例可能已經被放大以便清楚地示出實施例的特征。

還應理解，當一個元件被稱為“連接至”或“聯接至”另一個元件時，它可以直接在其它元件上、直接連接至或聯接至其它元件，或者可以存在一個或多個中間元件。此外，還應理解，當一個元件被稱為位于兩個元件“之間”時，它可以是這兩個元件之間的唯一元件，或者也可以存在一個或多個中間元件。

本文所用的術語僅用于描述具體實施例的目的，而并不旨在限制本發明。如本文所使用的，單數形式也旨在包括復數形式，除非上下文另有明確說明。還應理解，當在說明書中使用術語“包含”、“包含有”、“包括”和“包括有”時，其指定所述元件的存在但并不排除一個或多個其它元件的存在或添加。如本文所使用的，術語“和/或”包括相關所列項目的一個或多個的任意和所有組合。

除非另有定義，否則本文使用的包括科學和技術術語的所有術語具有與本發明所屬領域的普通技術人員鑒于本公開所通常理解的含義相同的含義。還應理解，諸如常用字典中定義的那些的術語應被解釋為具有與其在本公開和相關領域的上下文中的含義一致的含義，而不以理想化和過于正式的意義進行解釋，除非本文明確地如此定義。

在下面的描述中，闡述了大量具體細節從而提供對本發明透徹的理解。本發明可以在沒有這些具體細節的一些或全部的情況下實施。在其它情況下，并未詳細描述公知的進程結構和/或進程，以免不必要地模糊本發明。

還應注意，在一些情況下，如相關領域技術人員顯而易見的是，關于一個實施例描述的部件或元件可以單獨使用或者與另一實施例的其它部件或元件結合使用，除非另有明確說明。

下文中，將參照附圖詳細描述本發明的各個實施例。

圖1示出根據本發明的實施例的數據處理系統100。

參照圖1，數據處理系統100可以包括主機102和存儲器系統110。

主機102可以包括諸如移動電話、mp3播放器和膝上型電腦的便攜式電子裝置，或例如臺式電腦、游戲機、電視(tv)和投影儀的非便攜式電子裝置。

存儲器系統110可以響應于來自主機102的請求而操作。例如，存儲器系統110可以存儲待被主機102訪問的數據。存儲器系統110可以用作主機102的主存儲器系統或輔助存儲器系統。根據待與主機102電聯接的主機接口的協議，存儲器系統110可以利用各種存儲裝置中的任何一種來實現。存儲器系統110可以利用例如以下的各種存儲裝置中的任何一種來實現：固態驅動器(ssd)、多媒體卡(mmc)、嵌入式mmc(emmc)、尺寸減小的mmc(rs-mmc)和微型-mmc、安全數字(sd)卡、迷你-sd和微型-sd、通用串行總線(usb)存儲裝置、通用閃速存儲(ufs)裝置、標準閃存(cf)卡、智能媒體(sm)卡、記憶棒等。

用于存儲器系統110的存儲裝置可以利用例如動態隨機存取存儲器(dram)和靜態隨機存取存儲器(sram)的易失性存儲器裝置或例如只讀存儲器(rom)、掩模rom(mrom)、可編程rom(prom)、可擦除可編程rom(eprom)、電可擦除可編程rom(eeprom)、鐵電隨機存取存儲器(fram)、相變ram(pram)、磁阻ram(mram)和電阻ram(rram)的非易失性存儲器裝置來實現。

存儲器系統110可以包括用于存儲待被主機102訪問的數據的存儲器裝置150，以及用于控制數據在存儲器裝置150中的存儲的控制器130。

控制器130和存儲器裝置150可以被集成到一個半導體裝置中。例如，控制器130和存儲器裝置150可以被集成到配置為固態驅動器(ssd)的一個半導體裝置中。當存儲器系統110被用作ssd時，可以顯著增加與存儲器系統110電聯接的主機102的操作速度。

控制器130和存儲器裝置150可以被集成到配置為例如以下的存儲卡的一個半導體裝置中：個人計算機存儲卡國際協會(pcmcia)卡，標準閃存(cf)卡，智能媒體(sm)卡(smc)，記憶棒，多媒體卡(mmc)，rs-mmc和微型-mmc，安全數字(sd)卡，迷你-sd，微型-sd和sdhc以及通用閃速存儲(ufs)裝置。

對于另一個實例，存儲器系統110可以配置計算機、超移動pc(umpc)、工作站、上網本、個人數字助理(pda)、便攜式計算機、網絡平板、平板電腦、無線電話、移動電話、智能電話、電子書、便攜式多媒體播放器(pmp)、便攜式游戲機、導航裝置、黑盒子、數字照相機、數字多媒體廣播(dmb)播放器、三維(3d)電視、智能電視、數字音頻記錄器、數字音頻播放器、數字圖片記錄器、數字圖片播放器、數字視頻記錄器、數字視頻播放器、配置數據中心的存儲器、能夠在無線環境下傳送和接收信息的裝置、配置家庭網絡的各種電子裝置之一、配置計算機網絡的各種電子裝置之一、配置遠程信息處理網絡的各種電子裝置之一、rfid裝置或配置計算系統的各種構成元件之一。

當電源中斷時，存儲器系統110的存儲器裝置150可以保留存儲的數據。存儲器裝置150可以在寫入操作期間存儲從主機102提供的數據。存儲器裝置150可以在讀取操作期間將存儲的數據提供到主機102。

存儲器裝置150可以包括多個存儲塊152、154和156。存儲塊152、154和156的每個可以包括多個頁面。頁面的每個可以包括多個存儲器單元，其中多個字線(wl)電聯接至多個存儲器單元。存儲器裝置150可以是非易失性存儲器裝置，例如閃速存儲器。閃速存儲器可以具有三維(3d)堆疊結構。存儲器裝置150的結構和存儲器裝置150的三維(3d)堆疊結構將在后面參照圖2至圖11進行詳細說明。

存儲器系統110的控制器130可以響應于來自主機102的請求控制存儲器裝置150。控制器130可以將從存儲器裝置150讀取的數據提供至主機102，并將從主機102提供的數據存儲在存儲器裝置150中。為此，控制器130可以控制存儲器裝置150的全部操作，例如讀取、寫入編程和擦除操作。

例如，根據圖1的實施例，控制器130可以包括主機接口單元132、處理器134、錯誤校正碼(ecc)單元138、電力管理單元(pmu)140、nand閃速控制器(nfc)142和存儲器144。

主機接口單元132可以處理從主機102提供的命令和數據，并且可以通過例如以下的各種接口協議的至少一種與主機102通信：通用串行總線(usb)、多媒體卡(mmc)、高速外圍組件互連(pci-e)、串列scsi(sas)、串行高級技術附件(sata)、并行高級技術附件(pata)、小型計算機系統接口(scsi)、增強型小型磁盤接口(esdi)和集成驅動電路(ide)。

ecc單元138可檢測并校正讀取操作期間從存儲器裝置150讀取的數據中的錯誤。當錯誤位的數量大于或等于可校正錯誤位的閾值數量時，ecc單元138可以不校正錯誤位，并且可以輸出指示校正錯誤位失敗的錯誤校正失敗信號。

ecc單元138可基于例如以下的編碼調制執行錯誤校正操作：低密度奇偶校驗(ldpc)碼、博斯-查德胡里-霍昆格母(bose-chaudhuri-hocquenghem，bch)碼、turbo碼、里德-所羅門(reed-solomon，rs)碼、卷積碼、遞歸系統碼(rsc)、網格編碼調制(tcm)、塊編碼調制(blockcodedmodulation，bcm)等。ecc單元138可以包括用于錯誤校正操作的所有電路、系統或裝置。

pmu140可以提供并管理用于控制器130的電力，即用于包括在控制器130中的構成元件的電力。

nfc142可以用作控制器130和存儲器裝置150之間的存儲器接口，以允許控制器130響應于來自主機102的請求控制存儲器裝置150。例如，當存儲器裝置150是閃速存儲器時，尤其是當存儲器裝置150是nand閃速存儲器時，nfc142可以在處理器134的控制下生成用于存儲器裝置150的控制信號并處理數據。

存儲器144可以用作存儲器系統110和控制器130的工作存儲器，并存儲用于驅動存儲器系統110和控制器130的數據。控制器130可響應于來自主機102的請求控制存儲器裝置150。例如，控制器130可以將從存儲器裝置150讀取的數據提供至主機102，并將從主機102提供的數據存儲在存儲器裝置150中。當控制器130控制存儲器裝置150的操作時，存儲器144可以存儲控制器130和存儲器裝置150用于諸如讀取、寫入、編程和擦除操作的操作的數據。

存儲器144可以利用易失性存儲器來實現。例如，存儲器144可以利用靜態隨機存取存儲器(sram)或動態隨機存取存儲器(dram)來實現。如上所述，存儲器144可以存儲主機102和存儲器裝置150用于讀取和寫入操作的數據。為存儲數據，存儲器144可以包括程序存儲器、數據存儲器、寫入緩沖器、讀取緩沖器、映射緩沖器等。

處理器134可以控制存儲器系統110的一般操作。處理器134可以響應于從主機102接收的寫入或讀取請求來控制用于存儲器裝置150的寫入操作或讀取操作。處理器134可以驅動也被稱為閃存轉換層(ftl)的固件，以控制存儲器系統110的一般操作。例如，處理器134可以利用微處理器或中央處理單元(cpu)來實現。

管理單元(未示出)可以包括在處理器134中，并且可以執行存儲器裝置150的壞塊管理。管理單元可以發現包括在存儲器裝置150中的對于進一步使用處于令人不滿意狀態的壞存儲塊，并對壞存儲塊執行壞塊管理。當存儲器裝置150是閃速存儲器(例如nand閃速存儲器)時，由于nand邏輯功能的特性，在寫入操作(或編程操作)期間可能發生編程失敗。在壞塊管理期間，可以將編程失敗的存儲塊或壞存儲塊的數據編程到新的存儲塊中。此外，由于編程失敗導致的壞塊使具有3d堆疊結構的存儲器裝置150的利用效率和存儲器系統110的可靠性嚴重劣化，因此，需要可靠的壞塊管理。

圖2是示出根據本發明的實施例的圖1所示的存儲器裝置150的示意圖。

參照圖2，存儲器裝置150可以包括多個存儲塊。例如，存儲器裝置150可以包括第零到第(n-1)塊210-240。多個存儲塊210至240中的每個可以包括多個頁面。例如，多個存儲塊210至240的每個可以包括2^m個頁面(2^m頁面)。存儲塊和頁面的數量可基于設計而變化。多個頁面的每個可以包括多個存儲器單元，其中多個字線電聯接至多個存儲器單元。

此外，根據每個存儲器單元中可存儲或表達的位的數量，存儲器裝置150可以包括多個存儲塊，如單層單元(slc)存儲塊和多層單元(mlc)存儲塊。slc存儲塊可以包括多個頁面，其利用每個能夠存儲1位數據的存儲器單元來實現。mlc存儲塊可以包括多個頁面，其利用每個能夠存儲多位數據(例如，兩位或更多位數據)的存儲器單元來實現。包括利用每個能夠存儲3位數據的存儲器單元來實現的多個頁面的mlc存儲塊也被稱為三層單元(tlc)存儲塊。

多個存儲塊210至240的每個可以在寫入操作期間存儲從主機102提供的數據。多個存儲塊210至240的每個可以在讀取操作期間將存儲的數據提供到主機102。

圖3是示出根據本發明的實施例的圖1所示的多個存儲塊152至156中的一個的電路圖。

參照圖3，存儲器裝置150的存儲塊152可以包括分別電聯接至位線bl0至blm-1的多個單元串340。單元串340的每列可以包括至少一個漏極選擇晶體管dst和至少一個源極選擇晶體管sst。多個存儲器單元或多個存儲器單元晶體管mc0至mcn-1可以串聯地電聯接在選擇晶體管dst和sst之間。各個存儲器單元mc0至mcn-1可以由多層單元(mlc)配置，其中多層單元中的每個存儲多位的數據信息。串340可以被分別電聯接至相應的位線bl0至blm-1。供參考，在圖3中，“dsl”表示漏極選擇線，“ssl”表示源極選擇線，“csl”表示共源線。

雖然作為示例，圖3示出通過nand閃速存儲器單元配置的存儲塊152，但應注意，根據實施例的存儲器裝置150的存儲塊152不限于nand閃速存儲器單元，并且可以利用nor閃速存儲器單元、其中結合有至少兩種存儲器單元的混合閃速存儲器單元或其中控制器被內置在存儲器芯片中的nand閃速存儲器單元來實現。半導體裝置的操作特性不僅可應用于其中電荷存儲層由導電浮柵配置的閃速存儲器裝置，而且可應用于其中電荷存儲層由介電層配置的電荷捕獲閃存(ctf)。

存儲器裝置150的電壓發生器310可以根據操作模式提供待被供應至各自字線的諸如編程電壓、讀取電壓和通過電壓的字線電壓以及提供待被供應至例如其中形成有存儲器單元的阱區的體材料(bulk)的電壓。電壓發生器310可以在控制電路(未示出)的控制下執行電壓生成操作。電壓發生器310可以生成多個可變讀取電壓以生成多個讀取數據，在控制電路的控制下選擇存儲塊或存儲器單元陣列的扇區中的一個，選擇所選擇的存儲塊的字線之一，以及將字線電壓提供至所選擇的字線和未選擇的字線。

存儲器裝置150的讀取/寫入電路320可以由控制電路(未示出)控制，并且可以根據操作模式用作讀出放大器或寫入驅動器。在驗證/正常讀取操作期間，讀取/寫入電路320可以用作用于從存儲器單元陣列讀取數據的讀出放大器。此外，在編程操作期間，讀取/寫入電路320可以用作根據待存儲在存儲器單元陣列中的數據驅動位線的寫入驅動器。讀取/寫入電路320可以在編程操作期間從緩沖器(未示出)接收待寫入在存儲器單元陣列中的數據，并且可以根據輸入的數據驅動位線。為此，讀取/寫入電路320可以包括分別對應于列(或位線)或列對(或位線對)的多個頁面緩沖器322、324和326，并且多個鎖存器(未示出)可以包括在頁面緩沖器322、324和326的每一個中。

圖4至圖11是示出圖1所示的存儲器裝置150的圖。

圖4是示出包括在圖1所示的存儲器裝置150中的多個存儲塊的示例的框圖。

參照圖4，存儲器裝置150可以包括多個存儲塊blk0到blkn-1，存儲塊blk0到blkn-1的每個可以三維(3d)結構或垂直結構來實現。各個存儲塊blk0到blkn-1可以包括在第一至第三方向(例如，x軸方向、y軸方向和z軸方向)上延伸的結構。

各個存儲塊blk0到blkn-1可以包括在第二方向上延伸的多個nand串ns。可以在第一方向和第三方向上設置多個nand串ns。每個nand串ns可電聯接至位線bl、至少一個源極選擇線ssl、至少一個接地選擇線gsl、多個字線wl、至少一個虛擬字線dwl以及共源線csl。即，各個存儲塊blk0到blkn-1可以電聯接至多個位線bl、多個源極選擇線ssl、多個接地選擇線gsl、多個字線wl、多個虛擬字線dwl以及多個共源線csl。

圖5是圖4所示的多個存儲塊blk0到blkn-1的一個blki的立體圖。圖6是沿圖5所示的存儲塊blki的線i-i＇截取的剖視圖。

參照圖5和圖6，存儲器裝置150的多個存儲塊之中的存儲塊blki可以包括在第一至第三方向上延伸的結構。

可以提供襯底5111。襯底5111可以包括摻雜有第一類型雜質的硅材料。襯底5111可以包括摻雜有p型雜質的硅材料，或者可以是p型阱(例如，袋(pocket)p型阱)，并且包括圍繞p型阱的n型阱。盡管假定襯底5111是p型硅，但應注意，襯底5111不限于為p型硅。

可在襯底5111上方設置在第一方向上延伸的多個摻雜區域5311至5314。多個摻雜區域5311至5314可以包含不同于襯底5111的第二類型雜質。多個摻雜區域5311至5314可以摻雜有n型雜質。盡管這里假定第一摻雜區域5311至第四摻雜區域5314為n型，但應注意，第一摻雜區域5311至第四摻雜區域5314不限于為n型。

在襯底5111上方位于第一摻雜區域5311和第二摻雜區域5312之間的區域中，在第一方向上延伸的多個介電材料5112可順序地設置在第二方向上。介電材料5112和襯底5111可以在第二方向上彼此隔開預定的距離。介電材料5112可以在第二方向上彼此隔開預定的距離。介電材料5112可以包括諸如氧化硅的介電材料。

在襯底5111上方位于第一摻雜區域5311和第二摻雜區域5312之間的區域中，可以設置多個柱狀物5113，其順序地設置在第一方向上并在第二方向上穿過介電材料5112。多個柱狀物5113可以分別穿過介電材料5112并且可以與襯底5111電聯接。每個柱狀物5113可以由多種材料配置。每個柱狀物5113的表面層5114可以包括摻雜有第一類型雜質的硅材料。每個柱狀物5113的表面層5114可以包括摻雜有與襯底5111相同類型雜質的硅材料。盡管這里假定每個柱狀物5113的表面層5114可以包括p型硅，但每個柱狀物5113的表面層5114并不限于為p型硅。

每個柱狀物5113的內層5115可以由介電材料形成。每個柱狀物5113的內層5115可以由例如氧化硅的介電材料填充。

在第一摻雜區域5311和第二摻雜區域5312之間的區域中，可以沿著介電材料5112、柱狀物5113和襯底5111的暴露表面設置介電層5116。介電層5116的厚度可以小于介電材料5112之間的距離的一半。換句話說，其中可以設置不同于介電材料5112和介電層5116的材料的區域可以設置在(i)在介電材料5112的第一介電材料的底表面上方設置的介電層5116和(ii)在介電材料5112的第二介電材料的頂表面上方設置的介電層5116之間。介電材料5112位于第一介電材料下方。

在第一摻雜區域5311和第二摻雜區域5312之間的區域中，導電材料5211至5291可被設置在介電層5116的暴露表面上方。在第一方向上延伸的導電材料5211可被設置在鄰近襯底5111的介電材料5112和襯底5111之間。特別地，在第一方向上延伸的導電材料5211可以設置在(i)在襯底5111上方設置的介電層5116和(ii)在鄰近襯底5111的介電材料5112的底表面上方設置的介電層5116之間。

在第一方向上延伸的導電材料可以設置在(i)在介電材料5112之一的頂表面上方設置的介電層5116和(ii)在設置在某個介電材料5112上方的介電材料5112的另一介電材料的底表面上方設置的介電層5116之間。在第一方向上延伸的導電材料5221至5281可以設置在介電材料5112之間。在第一方向上延伸的導電材料5291可以設置在最高介電材料5112上方。在第一方向上延伸的導電材料5211至5291可以是金屬材料。在第一方向上延伸的導電材料5211至5291可以是導電材料，例如多晶硅。

在第二摻雜區域5312和第三摻雜區域5313之間的區域中，可以設置與位于第一摻雜區域5311和第二摻雜區域5312之間的結構相同的結構。例如，在第二摻雜區域5312和第三摻雜區域5313之間的區域中，可以設置在第一方向上延伸的多個介電材料5112、順序地布置在第一方向上并在第二方向上穿過多個介電材料5112的多個柱狀物5113、在多個介電材料5112和多個柱狀物5113的暴露表面上方設置的介電層5116和在第一方向上延伸的多個導電材料5212至5292。

在第三摻雜區域5313和第四摻雜區域5314之間的區域中，可以設置與位于第一摻雜區域5311和第二摻雜區域5312之間的結構相同的結構。例如，在第三摻雜區域5313和第四摻雜區域5314之間的區域中，可以設置在第一方向上延伸的多個介電材料5112、順序地布置在第一方向上并在第二方向上穿過多個介電材料5112的多個柱狀物5113、在多個介電材料5112和多個柱狀物5113的暴露表面上方設置的介電層5116和在第一方向上延伸的多個導電材料5213至5293。

漏極5320可以分別設置在多個柱狀物5113上方。漏極5320可以是摻雜有第二類型雜質的硅材料。漏極5320可以是摻雜有n型雜質的硅材料。盡管為方便起見，假設漏極5320包括n型硅，但應注意漏極5320并不限于為n型硅。例如，每個漏極5320的寬度可大于每個相應柱狀物5113的寬度。每個漏極5320可以焊盤的形狀設置在每個相應柱狀物5113的頂表面上方。

在第三方向上延伸的導電材料5331至5333可以設置在漏極5320上方。導電材料5331至5333可以順序地設置在第一方向上。各個導電材料5331至5333可以與對應區域的漏極5320電聯接。漏極5320和在第三方向上延伸的導電材料5331至5333可以通過接觸插塞電聯接。在第三方向上延伸的導電材料5331至5333可以是金屬材料。在第三方向上延伸的導電材料5331至5333可以是導電材料，例如多晶硅。

在圖5和圖6中，各個柱狀物5113可與介電層5116和在第一方向上延伸的導電材料5211至5291、5212至5292和5213至5293一起形成串。各個柱狀物5113可與介電層5116和在第一方向上延伸的導電材料5211至5291、5212至5292和5213至5293一起形成nand串ns。每個nand串ns可包括多個晶體管結構ts。

圖7是圖6所示的晶體管結構ts的剖視圖。

參照圖7，在圖6所示的晶體管結構ts中，介電層5116可以包括第一到第三子介電層5117、5118和5119。

每個柱狀物5113中的p型硅的表面層5114可以用作主體。鄰近柱狀物5113的第一子介電層5117可以用作隧穿介電層，并且可包括熱氧化層。

第二子介電層5118可以用作電荷存儲層。第二子介電層5118可以用作電荷捕獲層，并且可以包括氮化物層或金屬氧化物層，例如氧化鋁層、氧化鉿層等。

鄰近導電材料5233的第三子介電層5119可以用作阻擋介電層。鄰近在第一方向上延伸的導電材料5233的第三子介電層5119可形成為單層或多層。第三子介電層5119可以是例如氧化鋁層、氧化鉿層等的高k介電層，其具有比第一子介電層5117和第二子介電層5118更大的介電常數。

導電材料5233可用作柵或控制柵。即，柵或控制柵5233、阻擋介電層5119、電荷存儲層5118、隧穿介電層5117和主體5114可形成晶體管或存儲器單元晶體管結構。例如，第一至第三子介電層5117至5119可以形成氧化物-氮化物-氧化物(ono)結構。在實施例中，為方便起見，在柱狀物5113的每個中的p型硅的表面層5114將被稱為在第二方向上的主體。

存儲塊blki可以包括多個柱狀物5113。即，存儲塊blki可以包括多個nand串ns。具體地，存儲塊blki可以包括在第二方向或垂直于襯底5111的方向上延伸的多個nand串ns。

每個nand串ns可以包括設置在第二方向上的多個晶體管結構ts。每個nand串ns的多個晶體管結構ts的至少一個可以用作串源極晶體管sst。每個nand串ns的多個晶體管結構ts的至少一個可以用作接地選擇晶體管gst。

柵或控制柵可以對應于在第一方向上延伸的導電材料5211至5291、5212至5292和5213至5293。換言之，柵或控制柵可以在第一方向上延伸并形成字線以及至少一個源極選擇線ssl和至少一個接地選擇線gsl的至少兩個選擇線。

在第三方向上延伸的導電材料5331至5333可以電聯接至nand串ns的一端。在第三方向上延伸的導電材料5331至5333可以用作位線bl。即，在一個存儲塊blki中，多個nand串ns可電聯接至一個位線bl。

在第一方向上延伸的第二類型摻雜區域5311至5314可被設置至nand串ns的另一端。在第一方向上延伸的第二類型摻雜區域5311至5314可以用作共源線csl。

即，存儲塊blki可包括在垂直于襯底5111的方向(例如，第二方向)上延伸的多個nand串ns，并且可以用作例如電荷捕獲型存儲器的nand閃速存儲塊，其中多個nand串ns電聯接至一個位線bl。

雖然圖5至圖7示出在第一方向上延伸的導電材料5211至5291、5212至5292和5213至5293被設置為9層，但應注意，在第一方向上延伸的導電材料5211至5291、5212至5292和5213至5293不限于被設置為9層。例如，在第一方向上延伸的導電材料可被設置為8層、16層或任意多層。換言之，在一個nand串ns中，晶體管的數目可以是8、16或更多。

雖然圖5至圖7示出3個nand串ns電聯接至一個位線bl，但應注意，實施例不限于具有電聯接至一個位線bl的3個nand串ns。在存儲塊blki中，m個nand串ns可電聯接至一個位線bl，m是正整數。根據電聯接至一個位線bl的nand串ns的數量，也可控制在第一方向上延伸的導電材料5211至5291、5212至5292和5213至5293的數量和共源線5311至5314的數量。

此外，盡管圖5至圖7中示出3個nand串ns電聯接至在第一方向上延伸的一種導電材料，但應注意，該實施例不限于具有電聯接至在第一方向上延伸的一種導電材料的3個nand串ns。例如，n個nand串ns可電聯接至在第一方向上延伸的一種導電材料，n是正整數。根據電聯接至在第一方向上延伸的一種導電材料的nand串ns的數量，也可控制位線5331至5333的數量。

圖8是示出具有參照圖5至圖7描述的第一結構的存儲塊blki的等效電路圖。

參照圖8，在具有第一結構的塊blki中，可以在第一位線bl1和共源線csl之間設置nand串ns11至ns31。第一位線bl1可對應于圖5和圖6中在第三方向上延伸的導電材料5331。nand串ns12至ns32可以設置在第二位線bl2和共源線csl之間。第二位線bl2可對應于圖5和圖6中在第三方向上延伸的導電材料5332。nand串ns13至ns33可以設置在第三位線bl3和共源線csl之間。第三位線bl3可對應于圖5和圖6中在第三方向上延伸的導電材料5333。

每個nand串ns的源極選擇晶體管sst可電聯接至相應的位線bl。每個nand串ns的接地選擇晶體管gst可電聯接至共源線csl。存儲器單元mc可以設置在每個nand串ns的源極選擇晶體管sst和接地選擇晶體管gst之間。

在該實例中，nand串ns可以由行和列的單元定義，并且電聯接至一個位線的nand串ns可以形成一列。電聯接至第一位線bl1的nand串ns11至ns31可對應于第一列，電聯接至第二位線bl2的nand串ns12至ns32可對應于第二列，電聯接至第三位線bl3的nand串ns13至ns33可對應于第三列。電聯接至一個源極選擇線ssl的nand串ns可形成一行。電聯接至第一源極選擇線ssl1的nand串ns11至ns13可形成第一行，電聯接至第二源極選擇線ssl2的nand串ns21至ns23可形成第二行，電聯接至第三源極選擇線ssl3的nand串ns31至ns33可形成第三行。

在每個nand串ns中，可以定義高度。在每個nand串ns中，鄰近接地選擇晶體管gst的存儲器單元mc1的高度可具有值“1”。在每個nand串ns中，當從襯底5111測量時，存儲器單元的高度可以隨著存儲器單元靠近源極選擇晶體管sst而增加。在每個nand串ns中，鄰近源極選擇晶體管sst的存儲器單元mc6的高度可以是7。

相同行中的nand串ns的源極選擇晶體管sst可以共享源極選擇線ssl。不同行中的nand串ns的源極選擇晶體管sst可分別電聯接至不同的源極選擇線ssl1、ssl2和ssl3。

相同行中的nand串ns中的同一高度處的存儲器單元可以共享字線wl。即，在同一高度處，可以將電聯接至不同行中的nand串ns的存儲器單元mc的字線wl電聯接。相同行的nand串ns中的同一高度處的虛擬存儲器單元dmc可以共享虛擬字線dwl。即，在同一高度或水平處，可以將電聯接至不同行中的nand串ns的虛擬存儲器單元dmc的虛擬字線dwl電聯接。

位于同一水平或高度或層處的字線wl或虛擬字線dwl可以在其中可以設置在第一方向上延伸的導電材料5211至5291、5212至5292和5213至5293的層處相互電聯接。在第一方向上延伸的導電材料5211至5291、5212至5292和5213至5293可以通過接觸部被共同電聯接至上層。在上層處，可以將在第一方向上延伸的導電材料5211至5291、5212至5292和5213至5293電聯接。換言之，相同行中的nand串ns的接地選擇晶體管gst可以共享接地選擇線gsl。而且，不同行中的nand串ns的接地選擇晶體管gst可以共享接地選擇線gsl。即，nand串ns11至ns13、ns21至ns23和ns31至ns33可以電聯接至接地選擇線gsl。

共源線csl可電聯接至nand串ns。在有源區域上方和在襯底5111上方，第一至第四摻雜區域5311至5314可以電聯接。第一至第四摻雜區域5311至5314可以通過接觸部電聯接至上層，在上層處，可以將第一至第四摻雜區域5311至5314電聯接。

即，如圖8所示，可以將同一高度或水平的字線wl電聯接。因此，當特定高度處的字線wl被選擇時，電聯接至該字線wl的所有nand串ns可以被選擇。不同行中的nand串ns可電聯接至不同的源極選擇線ssl。因此，在電聯接至同一字線wl的nand串ns之中，通過選擇源極選擇線ssl1至ssl3之一，未選擇的行中的nand串ns可以與位線bl1至bl3電隔離。換句話說，通過選擇源極選擇線ssl1至ssl3之一，可以選擇一行nand串ns。而且，通過選擇位線bl1至bl3之一，可以在列的單元中選擇所選擇的行中的nand串ns。

在每個nand串ns中，可以設置虛擬存儲器單元dmc。在圖8中，虛擬存儲器單元dmc可以設置在每個nand串ns的第三存儲器單元mc3和第四存儲器單元mc4之間。即，第一至第三存儲器單元mc1至mc3可以設置在虛擬存儲器單元dmc和接地選擇晶體管gst之間。第四至第六存儲器單元mc4至mc6可以設置在虛擬存儲器單元dmc和源極選擇晶體管sst之間。每個nand串ns的存儲器單元mc可以被虛擬存儲器單元dmc劃分成存儲器單元組。在劃分的存儲器單元組中，鄰近接地選擇晶體管gst的存儲器單元mc1至mc3可以被稱為下部存儲器單元組，鄰近串選擇晶體管sst的存儲器單元mc4至mc6可以被稱為上部存儲器單元組。

下面將參照圖9至圖11進行詳細說明，圖9至圖11示出根據利用不同于第一結構的三維(3d)非易失性存儲器裝置實現的實施例的存儲器系統中的存儲器裝置。

圖9是示意性地示出利用不同于上文參照圖5至圖8所述的第一結構的三維(3d)非易失性存儲器裝置實現的存儲器裝置并示出圖4的多個存儲塊的存儲塊blkj的立體圖。圖10是示出沿圖9的線vii-vii＇截取的存儲塊blkj的剖視圖。

參照圖9和圖10，圖1的存儲器裝置150的多個存儲塊之中的存儲塊blkj可以包括在第一至第三方向上延伸的結構。

可以提供襯底6311。例如，襯底6311可以包括摻雜有第一類型雜質的硅材料。例如，襯底6311可以包括摻雜有p型雜質的硅材料，或者可以是p型阱(例如，袋p阱)，并且包括圍繞p型阱的n型阱。雖然為方便起見，假設實施例中襯底6311是p型硅，但要注意的是襯底6311不限于為p型硅。

在x軸方向和y軸方向上延伸的第一至第四導電材料6321至6324設置在襯底6311上方。第一至第四導電材料6321至6324可以在z軸方向上隔開預定的距離。

在x軸方向和y軸方向上延伸的第五至第八導電材料6325至6328可以設置在襯底6311上方。第五至第八導電材料6325至6328可以在z軸方向上隔開預定的距離。第五至第八導電材料6325至6328可以在y軸方向上與第一至第四導電材料6321至6324隔開。

可以設置穿過第一至第四導電材料6321至6324的多個下部柱狀物dp。每個下部柱狀物dp在z軸方向上延伸。而且，可以設置穿過第五至第八導電材料6325至6328的多個上部柱狀物up。每個上部柱狀物up在z軸方向上延伸。

下部柱狀物dp和上部柱狀物up的每一個可以包括內部材料6361、中間層6362和表面層6363。中間層6362可以用作單元晶體管的溝道。表面層6363可以包括阻擋介電層、電荷存儲層和隧穿介電層。

下部柱狀物dp和上部柱狀物up可以通過管柵pg電聯接。管柵pg可以設置在襯底6311中。例如，管柵pg可以包括與下部柱狀物dp和上部柱狀物up相同的材料。

在x軸方向和y軸方向上延伸的第二類型的摻雜材料6312可以設置在下部柱狀物dp上方。例如，第二類型的摻雜材料6312可以包括n型硅材料。第二類型的摻雜材料6312可用作共源線csl。

漏極6340可以設置在上部柱狀物up上方。漏極6340可以包括n型硅材料。在y軸方向上延伸的第一上部導電材料6351和第二上部導電材料6352可以設置在漏極6340上方。

第一上部導電材料6351和第二上部導電材料6352可以在x軸方向上隔開。第一上部導電材料6351和第二上部導電材料6352可以由金屬形成。第一上部導電材料6351和第二上部導電材料6352與漏極6340可通過接觸插塞電聯接。第一上部導電材料6351和第二上部導電材料6352分別用作第一位線bl1和第二位線bl2。

第一導電材料6321可以用作源極選擇線ssl，第二導電材料6322可以用作第一虛擬字線dwl1，第三導電材料6323和第四導電材料6324分別用作第一主字線mwl1和第二主字線mwl2。第五導電材料6325和第六導電材料6326分別用作第三主字線mwl3和第四主字線mwl4，第七導電材料6327可以用作第二虛擬字線dwl2，第八導電材料6328可以用作漏極選擇線dsl。

下部柱狀物dp和鄰近下部柱狀物dp的第一至第四導電材料6321至6324形成下部串。上部柱狀物up和鄰近上部柱狀物up的第五至第八導電材料6325至6328形成上部串。下部串和上部串可以通過管柵pg電聯接。下部串的一端可以電聯接至用作共源線csl的第二類型的摻雜材料6312。上部串的一端可以通過漏極6340電聯接至相應的位線。一個下部串和一個上部串形成一個單元串，其電聯接在用作共源線csl的第二類型的摻雜材料6312和用作位線bl的上部導電材料層6351和6352中對應的一個之間。

即，下部串可以包括源極選擇晶體管sst、第一虛擬存儲器單元dmc1以及第一主存儲器單元mmc1和第二主存儲器單元mmc2。上部串可以包括第三主存儲器單元mmc3和第四主存儲器單元mmc4、第二虛擬存儲器單元dmc2以及漏極選擇晶體管dst。

在圖9和圖10中，上部串和下部串可以形成nand串ns，并且nand串ns可以包括多個晶體管結構ts。由于包括在圖9和圖10中的nand串ns中的晶體管結構在上面參照圖7進行了詳細描述，在此將省略其詳細描述。

圖11是示出具有如上參照圖9和圖10所述的第二結構的存儲塊blkj的等效電路的電路圖。為方便起見，僅示出第一串和第二串，其形成第二結構的存儲塊blkj中的一對。

參照圖11，在存儲器裝置150的多個塊之中具有第二結構的存儲塊blkj中，可以定義多個對的方式設置單元串，其中單元串的每個利用如上參照圖9和圖10所述的通過管柵pg電聯接的一個上部串和一個下部串實現。

即，在具有第二結構的特定存儲塊blkj中，例如，沿著第一溝道ch1(未示出)堆疊的存儲器單元cg0至cg31，至少一個源極選擇柵ssg1和至少一個漏極選擇柵dsg1可以形成第一串st1，例如，沿第二溝道ch2(未示出)堆疊的存儲器單元cg0至cg31，至少一個源極選擇柵ssg2和至少一個漏極選擇柵dsg2可以形成第二串st2。

第一串st1和第二串st2可電聯接至同一漏極選擇線dsl和同一源極選擇線ssl。第一串st1可電聯接至第一位線bl1，第二串st2可電聯接至第二位線bl2。

雖然圖11中描述了第一串st1和第二串st2電聯接至同一漏極選擇線dsl和同一源極選擇線ssl，但可以想到第一串st1和第二串st2可電聯接至同一源極選擇線ssl和同一位線bl，第一串st1可以電聯接至第一漏極選擇線dsl1且第二串st2可以電聯接至第二漏極選擇線dsl2。進一步可以想到，第一串st1和第二串st2可以電聯接至同一漏極選擇線dsl和同一位線bl，第一串st1可以電聯接至第一源極選擇線ssl1且第二串st2可以電聯接至第二源極選擇線ssl2。

下文中，參照圖12至圖18，將更詳細地描述存儲器系統及其操作方法。

圖12是示出存儲器單元的閾值電壓分布的變化的圖。

參照圖12，如由附圖標記2所示，存儲器單元的初始分布1可根據執行編程/擦除操作(p/e循環)的計數的增加在右方向上變化。

如由附圖標記3所示，存儲器單元的初始分布1可由于與數據保存有關的保持特性而在左方向上變化。例如，基于存儲器單元的劣化保持特性，可能降低存儲器單元的閾值電壓，即，由于存儲在浮柵(或電荷存儲層)中的電子泄漏隨時間增加，閾值電壓分布可轉移到左側。

存儲器單元的閾值電壓分布可以由于例如，操作溫度或讀取計數以及上文參照圖12所討論的現象的各種原因而改變。作為實質上改變的閾值電壓分布的結果，根據讀取操作中使用的讀取電壓的值，一些存儲器單元的讀取操作可能會失敗。更詳細地，在施加任意的讀取電壓的情況下，具有定位在讀取電壓的左邊的閾值電壓的單元可被讀為“0”，而具有在讀取電壓的右邊的閾值電壓的單元可被讀為“1”。然而，當由于閾值電壓分布的變化導致兩個相鄰的閾值電壓分布重疊時，讀取操作可能失敗(下文中，這將被稱為讀取失敗)。

在發生讀取失敗的情況下，讀取電壓電平可參照讀取重試表(rrt)改變，并且重新執行讀取操作。這被稱為讀取重試操作。rrt可以包括多個預設讀取電壓。當執行讀取重試操作時，可以根據rrt的讀取電壓序列確定執行隨后的讀取重試操作的讀取電壓。如果通過利用改變的讀取電壓執行讀取操作而生成的錯誤位的數量等于或小于可校正錯誤位的數量，則讀取操作通過。當讀取操作后難以錯誤校正時，執行額外的讀取重試操作，由此可降低讀取操作的失敗發生率并可以提高可靠性。

可以如圖3所示的以從鄰近源極選擇晶體管sst的存儲器單元mc0至鄰近漏極選擇晶體管dst的存儲器單元mcn-1的順序執行存儲器裝置的編程操作。通常，所選擇的存儲塊的編程操作被執行直至完成所選擇的存儲塊的所有頁面的編程操作。然而，因為用戶設計或由于特定外部因素，僅可完成存儲塊的一些頁面的編程操作，而不執行其它剩余頁面的編程操作。其中完成對所有頁面的編程操作的存儲塊被稱為封閉塊，而其中僅完成對一些頁面的編程操作的存儲塊被稱為開放塊。

圖13是示出圖2所示的存儲塊之中的開放塊的簡圖。

參照圖13，示出存儲塊blk由64個頁面配置的情況。第一頁面page1至第五頁面page5是編程頁面，第六頁面page6至第六十四頁面page64是未編程頁面。用于參考，通過檢查存儲的最后編程頁面(即第五頁面page5)的地址與對應塊的最后頁面(即第六十四頁面page64)的地址是否相同，可以確定存儲塊blk的所有頁面是否已被編程。這樣，開放塊包括編程頁面page1至page5和未編程頁面page6至page64兩者。因此，在編程操作之后執行的讀取操作期間，當將相同的通過電壓施加到未選擇字線時，由于存儲器單元的閾值電壓差異可能會增加讀取干擾。此外，根據塊的狀態，即塊是封閉塊還是開放塊，干擾程度會有所區別。

rrt中預設的多個讀取電壓被優化用于封閉塊。因此，在以與封閉塊相同的方式使用讀取電壓電平對開放塊執行讀取重試操作的情況下，由于未恢復開放塊，讀取操作最終可能失敗。

在下文中，根據本發明的實施例，當讀取失敗發生時，提供了讀取重試方法，其包括分離開放塊和封閉塊，以及執行重試操作。

圖14是示出根據本發明的實施例的存儲器系統110的簡化框圖。圖14所示的存儲器系統110可對應于圖1的數據處理系統100的存儲器系統110，并且被示為包括描述該實施例的要點所需的配置，即包括處理器134、ecc單元138和存儲器144的控制器130以及聯接至控制器130的存儲器裝置150，存儲器裝置包括外圍電路160和存儲器單元陣列170。

存儲器裝置150可以包括多個塊blk0至blkn-1，每個塊包括多個頁面(未示出)，并且存儲器裝置150可以響應于從控制器接收的命令cmd和地址addr執行讀取操作。控制器130可以生成命令cmd和地址addr，用于控制存儲器裝置150的讀取操作。當發生讀取失敗時，控制器130確定已經發生讀取失敗的塊是否為開放塊，即已經發生讀取失敗的塊是否包括至少一個未編程頁面。如果已經發生讀取失敗的塊是開放塊，則控制器130可基于操作溫度信息和/或讀取計數將恢復算法應用于至少一個未編程頁面，然后生成用于執行讀重試操作的命令cmd。

參照圖1已經描述了控制器130的詳細配置。重復這樣的描述將是冗長的，因此被省略。

存儲器裝置150的存儲器單元陣列170可以包括多個塊blk0至blkn-1，每個塊包括多個頁面(未示出)。多個塊blk0至blkn-1被劃分成封閉塊即其中已完成對所有頁面的編程操作的存儲塊，和其每個僅已經完成對一些頁面的編程操作的開放塊。外圍電路160可響應于從控制器130接收的命令cmd和地址addr控制存儲器單元陣列170的操作。例如，外圍電路160可以在讀取操作期間響應于讀取命令cmd，將對應于地址addr的塊的頁面數據data輸出到控制器130。而且，外圍電路160可以在編程操作期間響應于寫入命令cmd，將接收的頁面數據data編程在對應于地址addr的塊的頁面上。

外圍電路160可以包括溫度傳感器460。溫度傳感器460可以測量在編程操作期間對頁面數據data編程時的第一溫度和在讀取操作期間輸出頁面數據data時的第二溫度。溫度傳感器460可以基于測量的第一溫度和/或第二溫度提供操作溫度信息。

在存儲器裝置150是非易失性存儲器裝置，諸如，例如閃速存儲器的情況下，存儲器單元陣列170可以包括主區域和備用區域。例如，如圖14所示，在多個塊blk0至blkn-1之中，可以將塊blk1至blkn-1分配給主區域，可以將塊blk0分配給備用區域。主區域是其中存儲能夠被用戶訪問的用戶數據的區域。備用區域是其中存儲系統數據的區域。系統數據可以包括用于輔助用戶數據的數據，例如錯誤校正信息，或管理存儲器裝置150所需的數據，例如狀態信息或故障信息。在一個實施例中，存儲在存儲器單元陣列170的備用區域中的系統數據可以包括選自包括以下的組的至少一個信息：從溫度傳感器460提供的操作溫度信息、關于對應塊是封閉塊還是開放塊的開放/封閉塊信息以及塊的各個讀取計數。如上所述，封閉塊表示其中已經完成對塊的所有頁面的編程操作的塊。開放塊表示其中僅已經完成對一些頁面的編程操作的塊。當系統接通電源時，可以將存儲在存儲器單元陣列170的備用區域中的系統數據傳輸至并存儲在控制器130的存儲器144中。

控制器130可以使用存儲在存儲器144中的開放/封閉塊信息、操作溫度信息和讀取計數，生成用于執行開放塊的未編程頁面的恢復算法的命令cmd。即，當溫度差大于或等于參考值a時，控制器130可以生成用于對未編程頁面執行恢復算法的命令cmd。溫度差表示寫入開放塊的編程頁面的數據時的溫度和讀取數據時的溫度之間的差。當開放塊的讀取計數大于或等于某一參考值b時，控制器130可以生成用于對未編程頁面執行恢復算法的命令cmd。

在對開放塊執行讀取操作的情況下，存在第一條件、第二條件和第三條件。第一條件表示其中當響應于依次輸入的寫入命令執行編程操作時，輸入用于最后編程的頁面數據的讀取命令的條件。第二條件表示已經完成編程操作后輸入讀取命令的條件。第三條件表示其中接通電源后輸入用于對其已經執行最后編程操作的塊的讀取命令的條件。

在實施例中，當寫入開放塊的編程頁面的數據時的溫度和讀取數據時的溫度之間的差大于或等于參考值a時，和/或當開放塊的讀取計數大于或等于某一參考值b時，可以在第一至第三條件下如下對開放塊的未編程頁面執行恢復算法。

在第一條件下發生讀取失敗的情況下，控制器130可以響應于寫入命令控制存儲器裝置150將連續輸入的頁面數據data編程在開放塊的未編程頁面上。在第二條件下發生讀取失敗的情況下，控制器130可以控制存儲器裝置150在編程操作之后將存儲在頁面緩沖器中的數據和系統數據編程在開放塊的未編程頁面上。在第三條件下發生讀取失敗的情況下，控制器130可以控制存儲器裝置150對開放塊的未編程頁面執行虛擬數據編程。對此，控制器130可以包括存儲用于虛擬數據編程的虛擬數據的存儲單元。控制器130中提供的存儲器144可以用作存儲單元。虛擬數據可以是隨機生成的任意數據。

如上所述，根據本發明的實施例，控制器130可以執行恢復算法，該恢復算法對其中發生讀取失敗的開放塊的未編程頁面執行額外編程操作。可以重復恢復算法直至其中發生讀取失敗的開放塊被轉變為封閉塊。

圖15提供了圖14的存儲器裝置150的更詳細的配置。

參照圖15，存儲器裝置150的外圍電路160可以包括控制邏輯410、地址解碼器420、讀取/寫入電路430、數據輸入/輸出電路440、電壓供應單元450和溫度傳感器460。

地址解碼器420通過字線wl1至wln-1被聯接至存儲器單元陣列170。地址解碼器420被配置為響應于控制邏輯410的控制而操作。地址解碼器420對從外部(例如，圖14中的控制器130)輸入的地址addr進行解碼，生成塊地址，并根據所生成的塊地址在存儲器單元陣列170的多個存儲塊blk0至blkn-1中選擇一個存儲塊。地址解碼器420對地址addr進行解碼，生成行地址，并選擇聯接至根據所生成的行地址選擇的存儲塊的字線wl1至wln-1中的一個。地址解碼器420被配置為接收從電壓供應單元450提供的工作電壓vrs并提供工作電壓vrs到所選擇的字線和未選擇的字線。例如，在讀取操作期間，地址解碼器420可以將讀取電壓vread提供到所選擇的字線并將通過電壓vpass提供到未選擇的字線。地址解碼器420可以包括塊解碼器、行解碼器、地址緩沖器等。

讀取/寫入電路430通過位線bl0至blm-1聯接至存儲器單元陣列170，并通過數據線dl聯接至數據輸入/輸出電路440。讀取/寫入電路430被配置為響應于控制邏輯410的控制而操作。在編程操作期間，讀取/寫入電路430接收來自數據輸入/輸出電路440的頁面數據data并將其傳輸到位線bl0至blm-1。傳輸的頁面數據data在聯接至所選擇的字線的存儲器單元上被編程。在讀取操作或讀取重試操作期間，讀取/寫入電路430通過位線bl0至blm-1讀取聯接至所選擇的字線的存儲器單元的頁面數據，并通過數據線dl將讀取的數據data輸出至數據輸入/輸出電路440。在擦除操作期間，讀取/寫入電路430可以浮動位線bl0至blm-1。在實施例中，讀取/寫入電路430可以包括多個頁面緩沖器pb1至pbm，其分別對應于位線bl0至blm-1，并通過相應的位線bl0至blm-1聯接至存儲器單元陣列170。多個頁面緩沖器pb1至pbm的每個可以包括多個鎖存器。

數據輸入/輸出電路440通過數據線dl聯接至讀取/寫入電路430。數據輸入/輸出電路440響應于控制邏輯410的控制而操作。數據輸入/輸出電路440與外部通信數據data。在編程操作期間，數據輸入/輸出電路440將從外部輸入的頁面數據data傳輸到讀取/寫入電路430。在讀取操作期間，數據輸入/輸出電路440接收從讀取/寫入電路430讀取的頁面數據data，并且將讀取的頁面數據data輸出至外部。

電壓供應單元450響應于控制邏輯410的控制，生成并供應工作電壓vrs以用于讀取、編程(或寫入)和擦除操作。根據操作模式，工作電壓vrs可以包括讀取操作所需的電壓(例如，選擇讀取電壓和未選擇讀取電壓)、編程操作所需的電壓(例如，編程電壓)和擦除操作所需的電壓(例如，待被施加到其中形成存儲器單元的體材料區域的電壓)。

溫度傳感器460可以測量編程操作期間對頁面數據data編程時的溫度和讀取操作期間輸出頁面數據data時的溫度，并將測量的溫度提供至控制邏輯410作為操作溫度信息。

控制邏輯410聯接至地址解碼器420、讀取/寫入電路430、數據輸入/輸出電路440、電壓供應單元450和溫度傳感器460。控制邏輯410可以被配置為通過存儲器裝置150的輸入/輸出緩沖器(未示出)接收命令cmd，并響應于命令cmd控制存儲器裝置150的全部操作，其包括讀取、編程(或寫入)和擦除操作。

根據本發明的實施例，控制邏輯410可以當接通電源時控制地址解碼器420、讀取/寫入電路430、數據輸入/輸出電路440和電壓供應單元450，從存儲器單元陣列170的備用區域讀出系統數據，并將系統數據傳輸到控制器(圖14的130)的存儲器144。在這方面，系統數據可以包括從溫度傳感器460提供的操作溫度信息、關于對應塊是其中已經完成對所有頁面的編程操作的封閉塊還是其中僅已經完成對一些頁面的編程操作的開放塊的開放/封閉塊信息和塊的各個讀取計數。

此外，控制邏輯410可以控制地址解碼器420、讀取/寫入電路430、數據輸入/輸出電路440和電壓供應單元450，從而在讀取操作期間，對其中發生讀取失敗的塊執行讀取重試操作。控制邏輯410可以包括讀取重試表rrt，其包括多個預設讀取電壓。即，當從控制器130接收用于執行讀取重試操作的命令cmd時，控制邏輯410可以控制地址解碼器420、讀取/寫入電路430、數據輸入/輸出電路440和電壓供應單元450，以根據讀取重試表rrt的讀取電壓順序改變讀取電壓電平，并執行讀取重試操作，其為執行至少一個讀取操作的操作。

控制邏輯410可以當從控制器130接收用于執行恢復算法的命令cmd時控制地址解碼器420、讀取/寫入電路430、數據輸入/輸出電路440和電壓供應單元450，以在上述第一至第三條件之中的對應條件下對開放塊的未編程頁面執行額外編程操作。即，控制邏輯410可以控制元件，以在執行恢復算法后開放塊轉變成封閉塊。

盡管在實施例中，已經示出讀取重試表rrt被設置在存儲器裝置150的控制邏輯410中的情況，但實施例不限于此。在另一個實施例中，讀取重試表rrt可以設置在控制器130中。

圖16是示出圖14的控制器130的框圖。

參照圖16，控制器130可以包括處理器134、ecc單元138和存儲器144。

ecc單元138可以檢測當讀取操作期間讀取存儲在存儲器裝置150中的數據時，包含在從存儲器裝置150讀出的頁面數據data中的錯誤位，并確定錯誤校正是否是可能的(138_a)。當發生的錯誤位的數量大于或等于可校正錯誤位閾值時，ecc單元138可以輸出指示讀取失敗的錯誤校正失敗信號(138_b)。

存儲器144可以是用于存儲器系統110和控制器130的工作存儲器，并存儲在存儲器裝置150和控制器130之間執行讀取、編程(或寫入)和擦除操作所需的數據。特別地，存儲器144可以包括當接通電源時用于存儲從存儲器裝置150接收的開放/封閉塊信息的第一區域144_a、用于存儲從存儲器裝置150接收的操作溫度信息的第二區域144_b和用于存儲從存儲器裝置150接收的塊的各個讀取計數的第三區域144_c。

處理器134可以控制存儲器系統110的一般操作并且響應于來自主機102的寫入請求或讀取請求控制對存儲器裝置150的編程操作或讀取操作。

根據本發明的實施例的處理器134的操作包括以下內容。

首先，處理器134可以基于存儲在存儲器144的第一區域144_a中的開放/封閉塊信息，檢查當從ecc單元138接收指示讀取失敗的錯誤校正失敗信號時其中發生讀取失敗的塊是開放塊還是封閉塊(134_a)。在其中對應塊是開放塊的情況下，處理器134可以基于存儲在第二區域144_b中的操作溫度信息和/或存儲在第三區域144_c中的讀取計數，生成用于對開放塊的未編程頁面執行恢復算法的命令cmd，并將命令cmd傳輸到存儲器裝置150(134_b)。此外，當從ecc單元138接收指示讀取失敗的錯誤校正失敗信號時，處理器134可以生成用于執行讀取重試操作的命令cmd(134_c)。在其中發生讀取失敗的塊是開放塊的情況下，基于操作溫度信息和/或讀取計數可生成用于執行恢復算法的命令cmd(134_b)，之后生成用于執行讀取重試操作的命令cmd(134_c)。處理器134可以控制在開放塊中執行的讀取重試操作的計數，使得其等于或大于在封閉塊中執行的讀取重試操作的計數。

在一些實施例中，存儲器系統的操作方法可以是這樣的方法，其中在讀取失敗的情況下，當其中發生讀取失敗的塊是開放塊時，在基于操作溫度信息和/或讀取計數已經對開放塊的未編程頁面執行恢復算法后，執行讀取重試操作。可選地，存儲器系統的操作方法可以是這樣的方法，其中在讀取失敗的情況下，首先執行讀取重試操作，并且如果讀取失敗發生為執行讀取重試操作的結果，則只有當其中發生讀取失敗的塊是開放塊時，才基于操作溫度信息和/或讀取計數執行恢復算法，然后再次執行讀取重試操作。

下文中，將參照圖17和圖18描述根據本發明的兩個實施例的存儲器系統的操作方法。

圖17是示出根據本發明的實施例的存儲器系統的操作方法的流程圖。

參照圖17，控制器130的處理器134接收來自主機102的讀取命令，并執行對應于讀取命令的讀取操作(在s1700中)。控制器130的ecc單元138在對應于讀取命令的讀取操作期間接收從存儲器裝置150讀出的頁面數據data(在s1710中)。ecc單元138可以檢測包含在所讀出的頁面數據data中的錯誤位并檢查錯誤校正是否是可能的(在s1720中)。當發生的錯誤位的數量大于或等于可校正錯誤位閾值(在s1720中為否)時，ecc單元138可以輸出用于指示讀取失敗的錯誤校正失敗信號(在s1730中)。當確定發生的錯誤位的數量小于可校正錯誤位閾值(在s1720中為是)時，進程繼續至步驟s1790。

當發生讀取失敗時，控制器130的處理器134確定其中發生讀取失敗的塊是否為包括未編程頁面的開放塊(在s1740中)。在這點上，基于存儲在存儲器144的第一區域144_a中的開放/封閉塊信息，處理器134可以確定其中發生讀取失敗的塊是開放塊還是封閉塊。

當確定對應塊是開放塊(在s1740中為是)時，處理器134基于存儲在存儲器144的第二區域144_b中的操作溫度信息和/或存儲在存儲器144的第三區域144_c中的讀取計數，生成對開放塊的未編程頁面執行恢復算法的命令cmd，并且存儲器裝置150響應于命令cmd對開放塊的未編程頁面執行恢復算法(在s1750中)。當確定對應塊不是開放塊(在s1740中為否)時，進程繼續至步驟s1760。

更具體地，處理器134檢查在寫入開放塊的編程頁面的數據時的溫度wt和讀取數據時的溫度rt之間的差是否大于或等于參考值a(在s1752中)。當溫度差(wt-rt)大于或等于參考值a(在s1752中為是)時，存儲器系統110可以對未編程頁面執行恢復算法(在s1756中)。當確定溫度差(wt-rt)小于參考值a(在s1752中為否)時，進程繼續至步驟s1754。處理器134檢查開放塊的讀取計數rc是否大于或等于某一參考值b(在s1754中)。當開放塊的讀取計數rc大于或等于某一參考值b(在s1754中為是)時，處理器134可以對未編程頁面執行恢復算法(在s1756中)，并繼續至步驟s1760。當確定開放塊的讀取計數rc小于某一參考值b(在s1754中為否)時，進程繼續至步驟s1760。

在如上所述已經執行恢復算法之后，其中發生讀取失敗的開放塊可以轉變成封閉塊。用于參考，在其中寫入數據時的溫度wt和讀取數據時的溫度rt之間的差大于或等于參考值a的情況下，或者在其中塊的讀取計數rc大于或等于某一參考值b的情況下，這表示對應塊劣化的可能性高。因此，根據實施例，存儲器系統的工作速度和可靠性可以通過在其中發生讀取失敗的開放塊之中對具有較高劣化可能性的開放塊執行恢復算法來進行權衡(tradeoff)。

如果其中發生讀取失敗的塊不是開放塊(在s1740中為否)，或溫度差(wt-rt)小于參考值a且開放塊的讀取計數rc小于某一參考值b(在s1752中為否和s1754中為否)，則對對應塊不執行恢復算法。

此后，處理器134生成用于執行讀取重試操作的命令cmd，并且存儲器裝置150響應于命令cmd執行讀取重試操作(在s1760中)。

在已經執行讀取重試操作之后，控制器130的ecc單元138可以再次檢測包含在從存儲器裝置150讀出的頁面數據data中的錯誤位，并檢查錯誤校正是否是可能的(在s1770中)。如果發生的錯誤位的數量大于或等于可校正錯誤位閾值(在s1770中為否)，則ecc單元138可以最終輸出用于指示讀取失敗的錯誤校正失敗信號(在s1780中)。在錯誤位的數量小于可校正錯誤位閾值(在s1770中為是)的情況下，可以校正錯誤并且可以最終輸出通過信號(在s1790中)。

圖18是示出根據本發明的另一個實施例的存儲器系統的操作方法的流程圖。下文中，與圖17的描述重疊的內容將被簡要描述或其描述將被省略。

參照圖18，控制器130的處理器134接收來自主機102的讀取命令并執行對應于讀取命令的讀取操作(在s1800中)。控制器130的ecc單元138在對應于讀取命令的讀取操作期間，接收從存儲器裝置150讀出的頁面數據data(在s1810中)。當包含在所讀出的頁面數據data中的錯誤位的數量大于或等于可校正錯誤位閾值(在s1820中為否)時，ecc單元138可以輸出用于指示讀取失敗的錯誤校正失敗信號(在s1830中)。當確定錯誤位的數量小于可校正錯誤位閾值(在s1820中為是)時，進程繼續至步驟s1890。

在其中發生讀取失敗的情況下，控制器130的處理器134生成用于執行讀取重試操作的命令cmd，并且存儲器裝置150響應于命令cmd執行讀取重試操作(在s1840中)。

在已經執行讀取重試操作之后，控制器130的ecc單元138可以檢測包含在從存儲器裝置150讀出的頁面數據data中的錯誤位，并檢查錯誤校正是否是可能的(在s1850中)。如果發生的錯誤位的數量大于或等于可校正錯誤位閾值(在s1850中為否)，則ecc單元138重新發送指示讀取失敗的錯誤校正失敗信號，并且處理器134基于開放/封閉塊信息確定其中發生讀取失敗的塊是否為包括未編程頁面的開放塊(在s1860中)。如果確定發生的錯誤位的數量小于可校正錯誤位閾值(在s1850中為是)，則進程繼續至步驟s1890。

如果確定對應塊是開放塊(在s1860中為是)，則處理器134基于操作溫度信息和/或讀取計數生成用于對開放塊的未編程頁面執行恢復算法的命令cmd，并且存儲器裝置150響應于命令cmd對開放塊的未編程頁面執行恢復算法(在s1870中)。在已經執行恢復算法后，其中發生讀取失敗的開放塊可以轉變為封閉塊。

此后，處理器134生成用于對已被轉變為封閉塊的開放塊執行讀取重試操作的命令cmd，并且存儲器裝置150響應于命令cmd再次執行讀取重試操作(在s1840中)。

在已經執行讀取重試操作之后，控制器130的ecc單元138再次檢測包含在從存儲器裝置150讀出的頁面數據data中的錯誤位，并檢查錯誤校正是否是可能的(在s1850中)。如果錯誤位的數量小于可校正錯誤位閾值(在s1850中為是)，則校正錯誤，并且可以最終輸出通過信號(在s1890中)。

在其中發生讀取失敗的塊是封閉塊(在s1860中為否)的情況下，或者在雖然發生讀取失敗的塊是開放塊，但是溫度差(wt-rt)小于參考值a且開放塊的讀取計數rc小于某一參考值b的情況下，ecc單元138可以最終輸出指示讀取失敗的錯誤校正失敗信號(在s1880中)。

參照圖18所描述的存儲器系統的操作方法可以控制在開放塊中執行的讀取重試操作的計數，使得其等于或大于在封閉塊中執行的讀取重試操作的計數。因此，存在可以防止開放塊的讀取失敗并且可以提高產品的可靠性的效果。

如上所述，提供了存儲器系統及其操作方法，其中當其中發生讀取失敗的塊是開放塊時，在通過基于操作溫度信息和/或讀取計數對開放塊的未編程頁面執行恢復算法將其中發生讀取失敗的塊轉變為封閉塊后，執行讀取重試操作。因此，在讀取重試操作期間，甚至當不管對應塊是封閉塊還是開放塊而施加相同的讀取電壓電平時，讀取失敗被防止，并且產品的可靠性被提高。

雖然出于說明的目的已經描述了各種實施例，但對于本領域技術人員顯而易見的是，在不背離如所附權利要求中限定的本發明的精神和范圍的情況下可以作出各種變化和修改。