多階存儲器單元讀取的制作方法
【技術領域】
[0001]本發(fā)明的實施例一般涉及存儲器裝置，并且更具體地說，涉及在不同階施加不同電壓電平以讀取存儲器單元。
[0002]版權聲明/許可
此專利文檔的公開的部分可含有受到版權保護的資料。版權擁有人不反對任何人復制該專利文檔或專利公開，因為它出現在專利和商標局專利文件或記錄中，但另外無論什么都保留所有的版權權利。版權聲明應用于下面所描述的所有數據，并且在所附的附圖中，以及應用于下面描述的任何軟件:版權◎ 2014，英特爾公司，保留所有權利。
【背景技術】
[0003]計算裝置依賴存儲裝置來存儲計算裝置中使用的代碼和數據。某些存儲器裝置是字節(jié)可尋址的，其中存儲器單元在字線與位線之間。通過一些存儲器單元技術，讀取存儲器單元可引起對存儲器裝置內容的非故意改變(稱為單元擾動)。更具體地說，與讀取存儲器單元關聯的電流可引起存儲器裝置變熱，并引起所存儲數據的不穩(wěn)定性，以及使用更多功率。存在能夠讀取存儲器單元必需的一定量的電流。將理解，甚至眾所周知的半導體處理技術都導致存儲器裝置內以及從裝置到裝置的操作和性能變化。讀取電壓電平的傳統方法通常針對以較低讀出裕度為代價的最壞情況電流。雖然可增大電流以改進讀出裕度，但增大電流具有增大功耗以及引起增大的單元擾動的負面影響。從而，傳統方法傾向于在讀出裕度與單元擾動之間的折衷，這可負面影響了讀取性能。
【附圖說明】
[0004]如下描述包含具有作為實現本發(fā)明實施例的示例給出的圖示的附圖的討論。附圖應該作為示例而不是作為限制進行理解。如本文所使用的，對一個或多個“實施例”的提及要理解為描述包含在本發(fā)明至少一個實現中的具體特征、結構和/或特性。從而，在本文中出現的諸如“在一個實施例中”或“在備選實施例中”的短語描述了本發(fā)明的各種實施例和實現，并且不一定都指同一實施例。然而，它們也不一定是互斥的。
[0005]圖1是具有存儲器裝置的系統的實施例的框圖，在所述系統中執(zhí)行多階讀取操作。
[0006]圖2是執(zhí)行多階讀取操作的系統中的電壓波形的實施例的圖示。
[0007]圖3是執(zhí)行兩階讀取操作的系統中的電壓波形的實施例的圖示。
[0008]圖4是提供多階讀取操作的字線和位線驅動器的實施例的電路圖示。
[0009]圖5是用于在多階中讀取的過程的實施例的流程圖。
[0010]圖6是可實現多階讀取的計算系統的實施例的框圖。
[0011]圖7是可實現多階讀取的移動裝置的實施例的框圖。
[0012]下面描述某些細節(jié)和實現，包含附圖的描述，附圖可描繪一些或所有下面描述的實施例，以及討論本文呈現的發(fā)明概念的其它可能實施例或實現。
【具體實施方式】
[0013]本文所描述的多階讀取(其也可被稱為多級讀取)可減少電流尖脈沖并減少在讀取操作期間存儲器單元的變熱。存儲器裝置包含全局字線驅動器以將字線連接到讀出電路并將局部字線驅動器局部連接到選擇的存儲器單元。字線驅動器可將選擇的字線充電到讀取電壓，為施加到選擇的存儲器單元的位線的位線電壓做準備。全局字線驅動器和局部字線驅動器有選擇地將選擇的存儲器單元的字線連接到讀出電路，以在施加一個或多個位線電壓電平之后給來自選擇的存儲器單元的讀出電路充電。控制邏輯可有選擇地啟用和禁用部分全局字線驅動器和/或局部字線驅動器，以及向位線施加不同的離散電壓電平以執(zhí)行多階讀取。控制邏輯可通過控制部分全局字線路徑并通過控制在具體位線電壓要啟用的局部字線路徑來控制讀取階的電容。
[0014]通過有選擇地啟用和禁用來自選擇的存儲器單元的全局字線驅動器和局部字線驅動器，以及施加不同離散位線電壓電平，控制邏輯可根據正讀取的存儲器單元的閾值電壓的函數動態(tài)改變字線電容。將理解，在一個或多個節(jié)點有選擇地接進全局字線路徑并有選擇地接進局部字線路徑可提供在存儲器單元所看到的不同電容。從而，通過有選擇地控制沿路徑的什么節(jié)點從字線或存儲器單元連接或斷開，控制邏輯可動態(tài)改變由存儲器單元在讀取期間看到的有效電容。控制邏輯可減小多階中的有效電容，以及增大位線電壓。從而，多階讀取可使讀取在工藝變化上更一致，改進讀出裕度與單元擾動之間的折衷。
[0015]如上面所提到的，對存儲器單元讀取的一個傳統方法最小化字線電容以控制讀取期間的最壞情況溫度。然而，對于具有低電壓閾值的存儲器單元，此類技術導致低讀出裕度，影響讀取性能。雖然增大電容可改進讀出裕度，但此類電容增大傾向于隨著增大的電流結果而增大單元擾動。這些關系形成在讀出裕度與單元擾動之間的折衷中涉及的基本問題。傳統最壞情況方法選擇固定單元擾動和讀出裕度折衷。多階讀取使用多階動態(tài)改變控制折衷的機制。
[0016]多階讀取可按照如下實現。控制邏輯將字線充電到支持存儲器單元讀取的電壓電平。表達控制邏輯一般用于指解碼邏輯和/或操作負責讀取讀出的驅動器的邏輯，如果考慮與解碼邏輯分開。如本文所描述的，控制邏輯可有選擇地控制在沿字線路徑的不同節(jié)點的驅動器。控制邏輯可包含控制位線操作的邏輯以及控制字線操作的邏輯。將理解，位線邏輯可進一步被視為分離全局位線和局部位線控制，以及全局字線和局部字線控制。全局位線和全局位線分別指的是應用于一組位線或字線的驅動器和/或其它電路。局部位線和局部位線分別指應用于特定位線或字線的驅動器和/或其它電路。字線和/或位線指的是在許多(例如數十、數百或數千)存儲器單元上延伸的導線。如本文所使用的，字線路徑可指的是將驅動器連接到字線的路徑和/或將驅動器連接到字線的路徑加上字線本身。控制邏輯對字線充電所使用的特定電壓電平和/或位線電壓將取決于系統實現以及用于系統實現的存儲器技術。對字線充電的電壓的值將隨實現改變，如本領域技術人員將理解的。字線電壓的值可基于提供在初始位線電壓的良好讀取所需的電平(例如基于讀出電路的架構)。多階讀取增大位線電壓，以及改變在存儲器單元所看到的有效字線電容。多階讀取的每個階都可被視為具有對應于字線電容的特定位線電壓電平。位線電壓電平通過將位線斜升到該電壓電平來提供。字線電容通過選擇沿字線路徑的不同節(jié)點來提供。
[0017]在一個實施例中，一旦選擇的字線被充電，控制邏輯就使全局字線浮動，例如通過控制邏輯取消選擇全局字線驅動器。在一個實施例中，控制邏輯保持局部字線驅動器被選擇，同時使字線從連接到讀出電路的全局驅動器電路浮動。控制邏輯然后將位線電壓斜升到初始值或初始電壓電平。初始電壓電平低于觸發(fā)或閾值處理存儲器單元所期望的傳統電壓電平。在一個實施例中，位線的初始電壓電平基于存儲器裝置的存儲器單元的閾值電壓的期望分布。例如，可能存在觸發(fā)具有基于處理中的差異的不同閾值電壓的存儲器單元所期望的電壓范圍。初始電壓可以是引起一定百分比的裝置閾值處理(例如50%、33%、25%)所期望的電壓電平。
[0018]將理解，對參考多階讀取所描述的電壓電平的提及指的是控制邏輯對位線充電的電平。電壓電平保持至少某個延遲周期，并且不僅僅是在斜升到某個電壓電平時瞬間或瞬時通過的電壓值。例如，假定估計觸發(fā)所有存儲器單元的電壓是電壓Vdm，其高于最高期望Vt (閾值電壓)。使用50%閾值作為示例，進一步假定期望所有存儲器單元的50%在電壓Vdm-Vpart觸發(fā)，其中Vpart表示電壓步長，其中電壓電平Vdm_Vpart將觸發(fā)存儲器單元的50%ο控制邏輯可斜升到初始電壓Vinitial = Vdm-Vpart，并且保持電壓電平Vinitial足夠長以允許存儲器單元觸發(fā)(這也可被稱為“按扣(snapping)”)。將理解，當Vbl_Vwl=Vt時，或者當位線電壓減去字線電壓等于存儲器單元的閾值電壓時，存儲器單元將觸發(fā)，控制邏輯然后可具有用于另一階讀取的下一電壓電平，其是Vdm(對于兩階讀取)或者是Vdm與Vinitial之間的某一值(對于多于兩階的讀取)。
[0019]在一個實施例中，控制邏輯通過在傾斜位線之后取消選擇局部字線驅動器來使局部字線浮動。在一個實施例中，控制邏輯可在取消選擇局部字線驅動器之后進一步傾斜電壓。控制邏輯可將位線斜升到最終電壓(例如Vdm)。在一個實施例中，通過使字線路徑的不同節(jié)點“浮動”實現了多于兩階的讀取。從而，使全局字線浮動可指的是一個或多個階的全局字線浮動，其中有選擇地禁用全局字線路徑的一個或多個部分。通常，使局部字線浮動指的是使局部字線浮動，其中有選擇地禁用局部字線路徑。在一個實施例中，一旦控制邏輯將位線傾斜到最終電壓，控制邏輯然后能斜降位線電壓為讀取做準備。在一個實施例中，控制邏輯通過選擇局部字線驅動器和全局字線驅動器以將選擇的存儲器單元連接到讀出電路來執(zhí)行讀取。讀出電路將節(jié)點與參考電壓比較，其中節(jié)點通常被稱為HNREG，其與參考電壓比較以確定存儲器單元的狀態(tài)。通過選擇字線驅動器，HNREG節(jié)點然后可從存儲器單元充電。將理解，使全局字線浮動可調整字線電容。從而，在階中使字線浮動并傾斜位線可減小有效電容以管理具有高Vt的存儲器單元的讀取擾動，這不影響具有低Vt的存儲器單元的讀出裕度(其將在傾斜電壓之前已經觸發(fā))。
[0020]在一個實施例，施加初始電壓，而不需使全局字線浮動。從而，多階讀取的第一階可以是非浮動讀取，也稱為偽靜態(tài)讀取。如果第一階是非浮動讀取，則可能存在三階讀取，例如然后通過在第二階使全局字線浮動，并且在第三階使局部字線浮動。在一個實施例中，用讀出電路(例如讀出放大器)讀出HNREG節(jié)點可執(zhí)行多次。例如，控制電路可在位線電壓斜升的每個階執(zhí)行讀取讀出。對于兩階讀取，控制電路可讀出HNREG兩次。在一個實施例中，在最終位線電壓達到之后，控制電路僅讀出HNREG —次。用某些相變存儲器裝置的仿真指示兩階讀取后面是在第二位線電壓階結束時讀出，提供了良好熱性能，以及良好讀出裕度性能和讀取等待時間性能。不同技術可以不同地執(zhí)行。
[0021]將理解，通過執(zhí)行多階讀取，系統設計者可更仔細地管理讀出裕度與存儲器單元溫度之間的折衷。多階讀取可用于最小化存儲器單元溫度，同時保持類似于傳統上可實現的讀出裕度。多階讀取備選地可用于最大化讀取期間的讀出信號，而沒有增大傳統上可達成的存儲器單元溫度。不同電壓階的電壓電平可基于想要的結果(即，改進的存儲器單元熱性能、改進的讀出裕度或二者)進行調整。
[0022]讀出裕度是存儲器單元的閾值電壓Vt的函數。從而，單元Vt越低導致讀出裕度越低。當存儲器單元上的電壓等于vt時，存儲器單元在低位線傾斜期間閾值處理、觸發(fā)或按扣。在閾值處理之后，位線通過存儲器單元對字線充電。由于字線電容相對小，因此電荷共享相對于執(zhí)行讀取的時間快速發(fā)生，并且從而存儲器單元快速關斷。當存儲器單元閾值處理時，vt越高，位線電壓將越高。從而，當vt越高時，觸發(fā)存儲器單元需要的位線電壓越尚，并且與字線共孚的電荷隨后越尚。
[0023]單元溫度也是存儲器單元Vt的函數，并且可引起讀取擾動。再者，越高Vt需要越高位線電壓來觸發(fā)存儲器單元。從而，Vt越高導致通過存儲器單元的峰值電流越高，因為峰值電流等于單元上的電壓除以單元的阻抗。響應于閾值處理，電流越高導致存儲器單元的溫度越高，并且從而增大了讀取擾動的風險。
[0024]在一個實施例中，多階讀取在下一代存儲器系統中執(zhí)行，其可配置為兩級存儲器(2LM)系統或具有兩級存儲器的系統。在2LM配置中，硬件平臺可包含第一級存儲器，其可被稱為近存儲器。在一個實施例中，近存儲器被實現為易失性存儲器。硬件平臺還可包含第二級存儲器，其可被稱為遠存儲器。在一個實施例中，遠存儲器被實現為非易失性存儲器。遠存儲器比近存儲器大并且慢，但具有確定狀態(tài)，即使存儲器裝置中斷了功率。本文描述的非易失性存儲器是字節(jié)可尋址的，并且能以傳統上存取易失性存儲器的相同方式尋址。近存儲器可為遠