專利名稱：多芯片電路模塊及其制造方法
技術領域：
本發明涉及一種多芯片電路模塊，該組件上放置著多個半導體芯片(例如，IC或LSI-大規模集成電路)，另外還形成與半導體芯片和輸入/輸出端子互相連接的電路圖形。另外，本發明還涉及制造該多芯片電路模塊的方法。本申請對2001年11月22日提出的日本專利申請2001-358246號有優先權。這里全部引入該專利申請供參考。
背景技術：
安裝著多個半導體芯片(例如IS或LSI)的多芯片電路模塊，可用于處理數字信號的電子設備(例如個人計算機，移動電話，視頻設備或音頻設備)。在這類電子設備中，要力圖減小尺寸、重量和厚度，改善性能和功能、使功能多樣化和加快處理。通常所用的方法是，可通過減少電路圖形的設計規則，減小IC插件的尺寸，改善集成程度，增加插件插頭數目，和改善安裝方法、來達到減小多芯片電路模塊的尺寸和改善其功能的目的。
在某些形式的多芯片電路模塊中，通過裝入不同的功能(例如邏輯存儲功能或模擬數字功能)，形成所謂的系統LSI。在某些形式的多芯片電路模塊中，通過將單個的半導體芯片安裝在同一個基片上，形成所謂的多芯片電路模塊，來制造相應過程的功能塊。
為了進一步改善多芯片電路模塊的性能，在必需處理由信號線引起的滯后問題時，傳輸速度和微處理器和存儲器芯片上的信號線密度成為瓶頸。在多芯片電路模塊中，即使在每一個裝置(芯片)內，時鐘頻率超過GHz數量級，但因為有信號滯后或反射的問題，必需將時鐘頻率降低一個數位的幅值的數量級。在多芯片電路組片中，必需采取措施，通過提高傳輸速度和信號線密度，來克服(例如)電磁干擾(EMI)或電磁兼容性(EMC)。因此，在多芯片電路模塊中，必需不但作為芯片工藝，而且作為包括插件和電路板安裝方法在內的系統工藝，改善集成情況和性能。圖38表示一個通常的多芯片電路模塊。圖38所示的多芯片電路模塊100為倒裝式的，其中，多個半導體芯片102A，102B安放在插入件101的主表面101a上。在這個多芯片電路模塊100中，相應的電路圖形，接合區或輸入/輸出端子(沒有示出)在插入件101的正面和背面的主表面101a，101b上形成。在多芯片電路模塊100中，半導體芯片102A，102B，利用倒裝式連接，與插入件101的主表面101a上的預先確定的接合區103連接；并且連接處用底層填料104涂覆。在多芯片電路模塊100中，在插入件101的主表面101b上作出的接合區上，安放著低溫焊料球105。當將多芯片電路模塊安裝在母板上時，利用回流釬焊，使低溫焊料球105熔化和固化，可以安裝多芯片電路模塊100。
在通常的多芯片電路模塊100中，多個半導體芯片102A，102B呈橫向排列狀態安裝在插入件101的主表面101a上。在這種情況下，在插入件101上形成的電路圖形與連接半導體芯片102A，102B的線路干擾。在多芯片電路模塊100中，為了保持多樣化的功能和增加裝置的速度，半導體芯片102A，102B的數目逐漸增加，因此需要增加線路的數目，在多芯片電路模塊100中，由于制造條件的限制，用常規的基片制造方法制造的插入件101上形成的線路間距較大，至少為大約100微米左右，因此，插入件101的面積大，或者在多個半導體芯片102A，102B上要進行許多相互連接的情況下，要作成多個層。
如果在多芯片電路模塊100中使用多層的插入件101，則在半導體芯片102A，102B上的內層連接或連接可通過通孔來進行。由于工作條件限制，通孔直徑至少大約為50微米，而接合區直徑至少大約為50微米，因此，插入件101的尺寸大。在多芯片電路模塊100中，連接半導體芯片102A，102B的插入件101的線路延長，使L-C-R分量增加。
在多芯片電路模塊100中，多個半導體芯片102A，102B安裝在插入件101的一個主表面上，而另一個主表面上帶有許多連接凸塊，可以用作安裝在母板上的安裝表面。這樣，多芯片電路模塊100作成在其安裝表面沒有半導體芯片102A，102B或其他電子元件的單表面安裝式組件，因此很難放入半導體芯片102A，102B的周邊電路，或很難達到高的安裝密度。

發明內容
因此，本發明的一個目的是提供一種可以克服通常的多芯片電路模塊固有的缺點的多芯片電路模塊及其制造方法。
本發明的另一個目的是要提供一種在多層的線路部分中，可以高密度地形成精細的線路圖形，組件厚度減小和半導體芯片的線路長度減小，可改善處理速度和工作可靠性的多芯片電路模塊。
為了達到上述目的，本發明提供了一種多芯片電路模塊，它包括一個多層的線路部分；其中多個單元線路層的預先設定的電路圖形作在絕緣層上，并且所述單元線路層具有平的表面，并層對層連接，形成一個多層結構；另外，在形成最外層的單元線路層上作有連接端子；一個半導體芯片，它安裝在所述多層線路部分的至少一個最外單元線路層的主表面上；和一個密封樹脂層，它作在最外的單元線路層的主表面上，用于密封半導體芯片和連接端子。在該多芯片電路模塊中，拋光該密封樹脂層，以拋光半導體芯片，將連接端子露在外面。
在本發明的多芯片電路模塊中，利用相應的上部單元線路層層疊在作成平面的下部單元線路層上的所謂通孔對通孔結構的內層連接，將相應單元線路層層疊在一起，因此可在多層線路部分內，高精度地形成滿足連接相應半導體芯片的大容量、高速、高密度總線要求的精細的電路圖形。在這種多芯片電路模塊中，半導體芯片直接裝在多層線路部分上，形成高密度的精細電路圖形，并且互相連接，以減小線路長度，減小傳送信號的衰減和信號滯后。另外，通過將半導體芯片安裝在厚度減小的多層線路部分上，和通過拋光各個半導體芯片而拋光密封半導體芯片的密封樹脂層，可以進一步減小根據本發明的多芯片電路模塊的厚度。
為了達到上述目的，本發明還提供了一種生產多芯片電路模塊的方法，它包括下列工序釋放層形成工序；用以在作成平面形的基礎基片的主表面上形成厚度均勻的釋放層；第一層單元線路層形成工序；它通過在所述基礎基片的所述釋放層上形成絕緣層，和在所述絕緣層上形成預先確定的電路圖形而形成第一層單元線路層；弄平所述第一層單元線路層的作出平面工序；單元線路層形成工序；它在作成平面形的第一層單元線路層上形成絕緣層，在所述絕緣層上形成預先設定的電路圖形，將得出的第一層單元線路層作成平面形，再將第二層單元線路層等層疊起來，利用內層連接將層疊的單元線路層連接起來，形成多層結構；和半導體芯片安裝工序；它將至少一個或多個半導體芯片安裝在所述多層線路部分的最上單元線路層的主表面上；密封樹脂層形成工序；它形成用于密封在所述最上面的單元線路層的主表面上的所述半導體芯片的密封樹脂層；拋光工序；它在所述密封樹脂層上進行拋光處理，拋光所述半導體芯片；和剝離工序；它通過所述釋放層，將所述多層線路部分從所述基礎基片上剝離；這樣，形成多芯片電路模塊，其中，所述半導體芯片經過拋光，厚度減小，線路長度縮短。
本發明還提供了一種生產多芯片電路模塊的方法，所述單元線路層形成工序包括第一個連接端子形成工序，它在所述最上面的單元線路層的主表面上形成第一個連接端子；所述第一個拋光工序是拋光所述第一個密封樹脂層和所述第一半導體芯片，使所述第一連接端子露出的工序；作為第一個拋光工序的后階段工序，第二個基礎基片的粘接工序，將具有在其平的主表面上形成的釋放層的第二個基礎基片粘接在所述最上面的單元線路層的主表面上；第一個基礎基片分離工序，通過所述釋放層，將所述第一個基礎基片從所述第一層單元線路層上剝離；第二連接端子形成工序，在所述第一層單元線路層的主表面上形成第二連接端子；第二個半導體芯片安裝工序安裝至少一個第二半導體芯片；第二個密封樹脂層形成工序形成密封在所述第一層單元線路層的主表面上的所述第二連接端子和所述第二半導體芯片的第二個密封樹脂層；和第二個拋光工序拋光所述第二個密封樹脂層和所述第二半導體芯片，使所述第二連接端子露出；這樣，可以生產具有裝在所述多層線路部分的前后主表面上，線路長度和厚度分別減小的第一個半導體芯片和第二個半導體芯片的多芯片電路模塊。
利用包括上述工序的生產多芯片電路模塊的方法，可將相應單元線路層作成平面，并層疊在下面部件的線路部分上，形成多層線路部分，因此，可生產具有高精度的多層線路部分的多芯片電路模塊。該組件可形成滿足半導體芯片之間大容量、高速、高密度總線要求的高密度精細電路圖形，并減少相應半導體芯片之間的線路長度。利用多芯片電路模塊的制造方法，可以生產通過剝離過程將一定厚度的基礎基片從多層線路部分上剝離，和拋光密封樹脂層與半導體芯片而大大減小厚度的多芯片電路模塊。利用這種多芯片電路模塊的制造方法可以生產厚度小的多芯片電路模塊，在該組件中，雖然沒有形成剛性部分的基礎基片，但作在多層線路部分和拋光的半導體芯片上的密封樹脂層可形成一個剛性部分，因此，電路模塊可用與通常系統基本上相同的方法安裝在母板上。
利用多芯片電路模塊的制造方法，可生產多芯片電路模塊，該組件中，通過拋光多層線路部分的第二個主表面而減小厚度的半導體芯片，裝在多層線路部分的主表面上，而第一個基礎基片已從該線路部分上剝離。這樣，可生產安裝著大量半導體芯片的、厚度小的高精度的多功能多芯片電路模塊。利用多芯片電路模塊的制造方法，安裝在多層線路部分的二個側面上的半導體芯片之間，可通過在多層線路部分上作出的精細的高密度電路圖形，利用長度最短的線路互相連接，因此可以生產傳送信號衰減和信號滯后減小的多芯片電路模塊。
本發明的其他目的、特點和優點從下面結合附圖對實施例的說明中將會清楚。


圖1為表示根據本發明的多芯片電路模塊的橫截面圖；圖2為用于多芯片電路模塊的制造過程的一個基礎基片的橫截面圖；圖3表示形成在基礎基片上作出的第一層部件的線路部分的絕緣層的過程；圖4表示在第一層部件的線路部分的絕緣層上形成電路圖形的腐蝕掩膜的安裝過程；圖5表示在第一層部件的線路部分的絕緣層上，形成線路圖形槽的過程；圖6表示在第一層部件的線路部分的絕緣層上加金屬鍍層的過程；圖7表示在第一層部件的線路部分的絕緣層上進行平面處理的過程；圖8表示在第一層部件的線路部分的絕緣層上形成TaN層的過程；圖9表示在TaN層上粘接形成掩膜的裝置的過程；圖10表示在TaN層上形成成為電容器裝置的下電極薄膜的TaO薄膜的過程；圖11表示在TaN層上形成電容器裝置和電阻裝置圖形的過程；圖12表示形成電容器裝置的上電極的過程；圖13表示另一個裝置的形成方法，特別是形成TaO薄膜的過程；圖14表示形成電容裝置和電阻裝置的過程；圖15表示在第一個基礎基片上形成多層線路部分的狀態；
圖16表示將半導體芯片安裝在多層線路部分上的過程；圖17表示形成用于密封半導體芯片的密封樹脂層的過程；圖18表示拋光密封樹脂層的拋光過程；圖19表示粘接第二個基礎基片的過程；圖20表示剝開第一個基礎基片的過程；圖21表示形成連接端子部分的過程；圖22表示剝開第二個基礎基片的過程；圖23為表示裝有一個多芯片電路模塊的數字通訊組件裝置的基本部分的橫截面圖；圖24為表示帶有一個熱輻射件的多芯片電路模塊的基本部分的橫截面圖；圖25為表示作為根據本發明的多芯片電路模塊的第二個實施例的，半導體芯片安裝在多層線路部分的二個表面中的每一個表面上的，多芯片電路模塊的基本部分的橫截面圖；圖26表示多芯片電路模塊的制造過程，并特別表示將半導體芯片和連接端子部分安裝在多層線路部分的第二個主表面上的過程；圖27表示形成用于密封第一個半導體芯片和第一個連接端子部分的第一個密封樹脂層的過程；圖28表示拋光密封樹脂層的過程；圖29表示粘接第二個基礎基片的過程；圖30表示剝開第一個基礎基片的過程；圖31表示形成用于密封在多層線路部分的第一個主表面上的第二個半導體芯片第二個連接端子部分的密封樹脂層的過程；圖32表示形成用于密封第二個半導體芯片和第二個連接端子部分的第二個密封樹脂層的過程，特別是表示在拋光狀態下的第二個密封樹脂層；圖33表示剝開第二個基礎基片的過程；圖34為表示數字電路模塊裝置的基本部分的橫截面圖，特別是表示利用線路粘接方法，將多芯片電路模塊安裝在插入件上的狀態；圖35為表示數字電路模塊裝置的基本部分的橫截面圖，并特別表示利用表面向下的方法，將多芯片電路模塊安裝在插入件上的狀態；圖36表示帶有熱輻射件的多芯片電路模塊的基本部分的橫截面圖；
圖37為多層的多芯片電路模塊的主體部件的基本部分的橫截面圖；圖38為表示通常的多芯片電路模塊的主體部件的基本部分的橫截面圖。
具體實施例方式
現參照附圖來詳細說明本發明的幾個優選實施例。
實現本發明的多芯片電路模塊1(以下簡稱為電路模塊1)具有信息通訊功能或存儲功能，并形成超小尺寸的通訊功能組件裝置的高頻電路。該多芯片線路組件可裝在各種電子設備(例如移動電話或音頻設備)中，或作為任選裝置插入或卸下。雖然沒有詳細示出，該電路模塊1包括一個超外差系統式的高頻傳輸/接收電路部分，它可將傳輸/接收的信號轉換為中頻信號；或者包括一個直接轉換系統式的高頻傳輸/接收電路部分，它可傳輸/接收信息信號，而不將該信號轉換為中頻信號。
參見圖1可看出，根據本發明的電路模塊1包括一個多層的線路部分2，在其第一個主表面2a上形成大量的供安裝在插入件3上用的安裝凸塊4；并在該線路部分的第二個主表面2b上，通過在第二個主表面上作出的許多半導體安裝凸塊5，裝入多個(這里為二個)半導體芯片(LSI)6A，6B和用于密封半導體芯片6A，6B的密封樹脂層7。利用以后要詳細說明的方法，通過將第二層單元線路層9層疊在第一層單元線路層8的主表面上，將第三層單元線路層10層疊在第二層單元線路層9的主表面上等，直至第5層單元線路層12，可以將電路模塊1的多層線路部分2作成5個層的結構。
對于電路模塊1的多層線路部分2，利用第一層單元線路層8至第5層單元線路層12的全部層，上層和下層或多個層橫向的通孔13，可以預設內層的相互連接。電路模塊1的多層線路部分2的相應單元線路層，為所謂的通孔對通孔結構，其中一個單元線路層的通孔直接作在下面單元線路層上。電路模塊1安裝在插入件3上，因此，預先確定的信號或功率可從插入件3的電路部分送至多層線路部分2。
這樣，電路模塊1的線路長度，被插入件3和通過通孔13安裝在多層線路部分2的第二個主表面2b上的相應的半導體芯片6A，6B縮短。在電路模塊1上進行互相連接，以減小插入件3和相應的半導體芯片6A，6B之間的傳輸信號衰減，并將信號滯后減小至最小。
如下面將要詳細說明的那樣，拋光半導體芯片6A，6B和密封樹脂層7，可將電路模塊1的整個厚度減小。如后面所述，在電路模塊1中，通過將第一個層單元線路層8至第5層單元線路層12層疊在帶有主表面為平面形的釋放層21的第一個基礎基片20上，可以形成多層線路部分2。通過預先確定過程，可通過釋放層21，將多層線路部分2從第一個基礎基片20上剝離。如需要，可以重新使用第一個基礎基片20。
將第一層單元線路層8至第5層單元線路層12的主表面作成平面形，和將相應單元線路層層疊在下面的單元線路層上，可以形成電路模塊1的多層線路部分2。這樣，可以高精度和高密度地形成電路模塊1的相應單元線路層的電路圖形，同時縮小線路組件1的厚度。由于電路模塊1的多層線路部分2的厚度減小，因此，相應的半導體芯片6A，6B的線路長度減小。
在電路模塊1的多層線路部分2內，利用薄膜技術或厚膜技術，形成電容裝置14，電阻裝置18或電感裝置16。電容裝置16可以為去耦電容器或直流切斷電容器，并由氧化鉭(TaO)薄膜制成。電容裝置14也可以為氮化鉭(TaN)薄膜。電阻裝置15為端子電阻的電阻，并由氮化鉭薄膜制成。由于電路模塊1的第一層單元線路層8至第5層單元線路層12作在相應的平面形下面單元線路層上，因此可以高精度地形成電容裝置14，電阻裝置15和電感裝置16。由于作為芯片元件的電容式電阻，在多層線路部分2中作成薄膜，因此可以安裝尺寸極小和性能好的無源裝置。
電路模塊1的相應單元線路層，由相應的絕緣層；和包含上述裝置并在絕緣層上形成的電路圖形構成。電路模塊1的電路圖形，是通過將導電性很好的Cu電鍍在絕緣層上形成的。在形成電路模塊1的相應單元線路層時，線路圖形部位是由細小的槽構成的，并且，整個上表面鍍Cu。拋光所得出的電鍍層和絕緣層，將主表面作成平面。在相應單元線路層中，在絕緣層的預設位置上預先形成通孔，使得在鍍Cu時，在通孔中也可形成鍍Cu層，以形成內層連接的通孔13。
上述的電路模塊1是通過多層線路部分形成工序，半導體芯片安裝工序，和密封樹脂層形成工序制成的。多層線路部分形成工序將第一層單元線路層8至第5層單元線路層12，層疊在第一個基礎基片20上，形成上述的多層線路部分2。半導體芯片安裝工序則將半導體芯片6A，6B安裝在多層線路部分2上。密封樹脂層形成工序利用密封樹脂層7密封半導體芯片6A和6B。通過同時拋光半導體芯片6A，6B和密封樹脂層7的拋光工序，與將多層線路部分2從第一個基礎基片20上剝離的剝離工序而完成該電路模塊1。
在制造電路模塊1時，作為剝離第一個基礎基片20的工序的預備工序，將第二個基礎基片40粘接在表面拋光的密封樹脂層7上；再以第二個基礎基片40作為支承基片，進行后處理工序。通過下面將詳述的相應工序，制造電路模塊1，從而可將表面積減小至在通常的線路基片的通常制造過程中所用的印刷法或濕腐蝕法產生的表面積的大約1/10，同時可以生產使用的極限頻率范圍增加至200GHz的高頻電路。
在電路模塊1中，多層線路部分2A第一層單元線路層8至第5層單元線路層12中的每一個層的厚度均為5微米，因此，多層線路部分2的總厚度可以保持大約為幾十微米。電路模塊1的厚度可以減小，因為半導體芯片6A，6B可以最大可能地拋光至厚度約為100微米。當通過直徑大約為幾微米時，可將電路模塊1制造得很精確和光潔，同時，電路圖形厚度可作到幾微米。由于電路模塊1帶有平面形多層結構的第一層單元線路層8至第5層單元線路層12，因此可以形成阻抗控制的電路圖形(例如由夾在上層和下層之間的接地連接構成的微型帶線)。
在電路模塊1的制造過程中，形成如圖2所示的第一個基礎基片20。第一個基礎基片20由基片材料(例如Si，玻璃或石英)制成，該材料耐熱和化學藥物，可以高精度和高光潔地形成具有機械韌性的平面形表面。當第一個基礎基片20由這種基片材料制成時，在濺射時可以抑制熱的變化，防止表面溫度升高，使得電路模塊1的制造精度高，從而可保持金屬版印刷處理時的聚焦深度，和改善掩膜接觸對準特性。同時，不但可使用上述的基片材料，而且可以使用其他適當的加工成平面形的基片材料。
拋光第一個基礎基片20，使主表面20a作成高精度的平面形。釋放層21利用濺射方法或化學蒸氣沉積方法，由銅或鋁的金屬薄膜層22構成，它作在第一個基礎基片20的主表面20a的整個表面上，厚度均勻，約為1000A(埃)；而聚酰亞胺樹脂制成的薄的樹脂薄膜層23則利用旋轉涂層法作在金屬薄膜層22的整個表面上形成，其厚度大約為1～2微米。利用釋放層21，在剝離工序中，可將多層線路部分2從第一個基礎基片20上剝離，而利用第一層單元線路層8作為釋放表面。
在第一層單元線路層8的制造過程中，在第一個基礎基片20的釋放層21上形成第一個絕緣層24為第一個工序。第一個絕緣層24由介電常數和Tanδ小的絕緣介電材料制成，即其高頻特性，耐熱性和耐化學物品腐蝕性很好。這些化學物品是例如聚酰亞胺，苯環丁烯(BCB)，液晶聚合物(LCP)，聚異菠烯(PNB)，bismaleidotriazine(BT-樹脂)，聚苯乙烯(PPE)，環氧樹脂或丙烯酸樹脂。第一個絕緣層24由具有上述特性的適當的絕緣材料制成。
除了以后成為通孔的部分(例如圖3所示的開口24a)以外，利用上述的液體絕緣材料，在釋放層21上形成厚度均勻的第一個絕緣層24。具體地說是，利用旋轉涂層法，幕簾涂層法，滾子涂層法或浸入涂層法，將液體絕緣材料涂在釋放層21上，形成第一個絕緣層24；保證涂層均勻性和厚度的可控性，形成厚度均勻的整個絕緣層；然后作出圖形。如果使用光感絕緣材料，則可利用光刻方法，通過在絕緣層上形成圖形而作出第一個絕緣層24。如果使用非光敏絕緣材料，則可利用光刻方法，干腐蝕處理或利用激光加工作出圖形的方法，在整個絕緣層上作出圖形，而形成第一個絕緣層24。
在第一層單元線路層8的制造過程中，腐蝕第一個絕緣層24，形成第一個電路圖形25的過程為第二個工序。如圖4所示，作有與第一個電路圖形2 5相應的預設開口26a的腐蝕掩膜26，粘接在第一個絕緣層24的規定位置上。如圖5所示，應用干腐蝕(其例子為由氧等離子體進行反應離子腐蝕(RIE))進行腐蝕處理，可以在第一個絕緣層24上形成與第一個電路圖形25相應的線路槽27。相應的線路槽27的深度，使第一個絕緣層24只是部分地留在釋放層21上。
在第一層單元線路層8的制造過程中，在第一個絕緣層24上進行金屬電鍍，由以上工序形成線路槽27的工序為第三個工序。在電路模塊1中，如果形成接地或電源部件，則第一個電路圖形25最好有一定厚度，并可由金屬電鍍處理作成厚膜。金屬電鍍處理可以為電解電鍍或無電涂敷。如圖6所示，厚度預先設定的金屬電鍍層28，在從第一個絕緣層24的包括線路槽27的整個表面，至通過在第一個絕緣層上作出的開口24a露出的釋放層21的表面的整個區域上形成。如果在金屬電鍍處理中，金屬電鍍層28由電解電鍍形成，則釋放層21可作為加電壓的電極。金屬電鍍處理就是鍍銅，形成導電性很好的銅電鍍層28。
在第一層單元線路層8的制造過程中，拋光銅鍍層28，使其主表面成為平面形的工序為第4個工序。如圖7所示，在作成平面形的處理中，第一層單元線路層8的表面8a作成高精度的平面。由于同時拋光由不同材料制成的第一個絕緣層24和銅電鍍層28，因此，在拋光工序中可以使用化學機械拋光(CMP)。CMP可以選擇用于高精度的拋光，即可選擇提高銅電鍍層28的拋光速度，形成非常平的拋光表面。
如上所述，在第一層單元線路層8中，線路槽27作在第一個絕緣層24中；作在整個表面上的銅電鍍層28用CMP處理，直至第一個絕緣層24露出，形成平面形的第一個電路圖形25為止。如圖7所示，在第一層單元線路層8中，在與通孔相應的開口24a上鍍銅，因此可同時形成內層連接通孔13。如后所述那樣，在第一層單元線路層8中，內層連接通孔13的表面也可作成高精度的平面，因此可直接通過單元線路層制造過程，從上面第二層單元線路層9至第5層單元線路層12，形成內層連接通孔，從而形成上述的通孔對通孔結構。通孔對通孔結構通過以最短的線路長度連接第一層單元線路層8和第5層單元線路層12，可使多層線路部分2與插入件3之間的線路長度最短。
對第一層單元線路層8實行裝置形成工序，在其表面8a上形成電容裝置14和電阻裝置15。在裝置形成工序中，如需要，也可形成電感裝置。在裝置形成工序中，可利用薄膜形成方法形成陽極氧化的TaO電容裝置14和TaN電阻裝置15。如圖8所示，在裝置形成工序中，利用濺射方法或CVD方法在第一層單元線路層8的整個表面8a上形成氮化鉭(TaN)層30的工序為第一個工序。
在裝置形成工序中，如圖9所示，形成與TaN層30上的電容裝置14的形成區域對齊的開口31a的裝置形成掩膜31的工序為第二個工序。將常規的光阻材料涂在TaN層30上，使其厚度較大(不小于大約10微米)，可以形成裝置的形成掩膜31。在裝置形成工序中，如圖10所示，對TaN層30進行陽極氧化，在作在第一個電路圖形25的一部分上的電容裝置14的下電極上形成TaO層32，為第三個工序。在陽極氧化處理中，在利用TaN層30作為種子金屬材料，在硼酸銨溶液中加上大約為50～200V電壓，形成與裝置形成掩膜31的開口31a對齊的TaO層32。TaO層32形成電容裝置14的介電薄膜。
在裝置形成工序中，按預先確定的方式在TaN層30上作圖形，形成電容裝置14，和通過作用形成電阻裝置15的工序為第4個工序。在作圖形處理中，將TaN層30掩蔽起來，保持所需要的圖形，并進行光刻加工，除去TaN層30的不需要部分。如圖11所示，在第一層單元線路層8的表面8a上，形成與電容裝置14的形成區域對齊的TaO層32，同時形成電阻裝置圖形33，使在TaN層30上留下與電阻裝置15的形成區域對齊的一部分。
在裝置形成工序中，如圖12所示，在與電容裝置14的形成區域對齊的地方形成上部電極34的工序為第5個工序。在上部電極形成工序中，當加上具有與電容裝置14的形成區域對齊的開口的掩膜時，可用發射方法形成由銅層和鎳層構成的上部電極34。在上部電極形成工序中，可以利用濕腐蝕方法形成上部電極34。如上所述，在裝置形成工序中，可同時在第一層單元線路層8的表面8a上，形成作為薄膜的電容裝置14和電阻裝置15。
在電路模塊1的制造過程中，在非常平的第一個基礎基片20上形成可耐熱的第一層單元線路層8。然而將第一層單元線路層8作成平面形。這樣，在裝置形成工序中，可同時在第一層單元線路層8上，高精度地形成作為薄膜的電容裝置14和電阻裝置15，不會受到濺射熱或用于腐蝕的化學藥品的影響，并可保持光刻處理時的聚焦深度和掩蔽時的接觸對準。
裝置形成工序不是僅限于上述第一至第5個工序。例如，可以不使用裝置形成掩膜31，在形成作為薄膜的TaN層30后，同時形成作為薄膜的電容裝置14和電阻裝置15。如圖13所示，在裝置形成工序中，可以用陽極氧化來處理帶有TaN層30的第一層單元線路層8，在TaN層30的整個表面上形成預先確定厚度的TaO層35。又如圖14所示，在裝置形成工序中，通過以預先確定的方式作出TaN層30和TaO層35的圖形，形成電容裝置14的上部電極34，可以同時形成作為薄膜的電容裝置14和電阻裝置15。電阻裝置15是由帶有TaO層35的TaN層形成的。
如后所述，在裝置形成工序中，在電容和電阻裝置不在相應的單元線路層中形成的情況下，可用相應的獨立工序形成電容裝置14和電阻裝置15。可利用濺射方法或CVD方法直接在線路圖形上形成作為介電層薄膜的電容裝置14。電阻裝置15也可通過與電容裝置14的工序不同的工序，利用光刻方法，濺射方法或CVD方法，形成電阻裝置形成材料(例如TaN，Ta，Ni-Cr或RuO2)的薄膜，而在線路圖形上形成。
如同在上述第一層單元線路層8的制造過程中一樣，在電路模塊1的制造過程中，可通過第二個絕緣層形成工序，腐蝕工序，線路槽形成工序，電鍍工序和作出平面工序，沉積第二層單元線路層9。電容裝置14和電阻裝置15用形成第二層單元線路層9的第二個絕緣層36涂覆，帶有線路槽和在作出平面工序中用CMP處理的第二個絕緣層36的厚度，使電容裝置14和電阻裝置15保持在涂覆狀態，不使線路槽或表面露出。電容裝置14B和電阻裝置15B作在第二個電路圖形的一部分中的也作成薄膜的第二層單元線路層9，也可帶有通過電鍍出一個是螺旋形延伸的凹下圖形，而形成的電感裝置16B。
在多層線路部分2的制造過程中，利用上述的過程工序，可使第三個單元線路層10沉積在第二層單元線路層9的平面形表面上；第4層單元線路層11沉積在第三層單元線路層10上，和第5層單元線路層12沉積在第4層單元線路層11上，從而在第一個基礎基片20上形成由5個單元線路層構成的多層線路部分，如圖15所示那樣。
在多層線路部分2中，電容裝置14C和電阻裝置15C作為薄膜沉積在第三層單元線路層10的第三個電路圖形上。在第4層單元線路層11的第4個電路圖形上形成電感裝置16D，而電容裝置14D和電阻裝置15D作成薄膜。第5層單元線路層12的表面12a，形成多層線路部分2的第二個主表面2b，使第5個電路圖形與絕緣層齊平。如后所述，在多個層線路部分2的第5層單元線路層12的第5個電路圖形中，通過安裝過程形成大量的安裝半導體芯片6A，6B用的電極墊37和與組件的其他電子零件或組件連接用的連接端子部分38。
在相應單元線路層沉積在下面部件的平面形線路層上的多層線路部分2的制造過程中，可以形成沒有翹曲，橫豎或微型凹凸不平的第5層單元線路層12，而相應的下面電路圖形的厚度累積起來，不會影響相應的上層的單元線路層。這樣，在第5層單元線路層12作在第4層單元線路層11的平面11a上的多層線路部分2的制造過程中，可以高精度地形成間距窄的電極墊37。同時，在多層線路部分2的制造過程中，對電極墊37和連接端子部分38進行無電鍍鎳/銅，形成端子。
在通過上述工序制造的多層線路部分2中，進行半導體芯片的安裝過程，將半導體芯片6A和6B安裝在第二個主表面2b的表面2a上，即第5層單元線路層12的表面12a上。半導體芯片安裝過程由將半導體凸塊39安裝在作在第5層單元線路層12上的相應電極墊37上的工序，和在放置和安裝半導體芯片6A、6B后進行釬焊的工序組成。在半導體芯片安裝過程中，通過如圖16所示的過程工序，將半導體芯片6A，6B安裝在第5層單元線路層12上。利用倒裝法，高精度地將半導體芯片6A，6B安裝在以高精度作出的第5層單元線路層12的表面12a上。同時，在半導體芯片安裝過程中，可以利用表面向下的安裝方法(例如膠帶自動粘接(TAB)或光束引導粘接)代替倒裝粘接，將半導體芯片6A，6B安裝在第5層單元線路層12上。
在線路組件1的制造過程中，可以進行用密封樹脂層7密封半導體芯片6A，6B的形成密封樹脂層的工序，作為半導體芯片安裝過程的后續工序。如圖17所示，在密封樹脂層形成工序中，可利用轉移模制方法或印刷方法形成密封樹脂層7，以全部密封包括半導體芯片6A，6B在內的多層線路部分2的第二個主表面2b。對于密封樹脂層7，可以使用熱固收縮比小的樹脂材料(例如環氧樹脂)。這樣，在硬化后，在第一個基礎基片20中不會產生由翹曲等引起的應力。
在電路模塊1的制造過程中，將在多層線路部分2的主表面2b上形成的密封樹脂層7拋光至預先確定的厚度。拋光過程可用利用研磨機的機械拋光和利用濕腐蝕或CMP的化學拋光方法進行，這是一種機械拋光和化學拋光綜合的拋光方法。如圖18所示，半導體芯片6A，6B和密封樹脂層7表面拋光至最大程度，以減小其厚度，但不妨礙其功能。在拋光過程中，利用第一個基礎基片20作為支承基片，拋光半導體芯片6A，6B。因為半導體芯片6A，6B用密封樹脂層7密封，因此可以最大程度地和精確地拋光，不會使半導體芯片6A，6B損壞(例如，邊緣缺陷)。
如圖19所示，在電路模塊1的制造過程中，第二個基礎基片40通過釋放層41粘接在拋光的密封樹脂層7的表面7a上。第二個基礎基片40的機械剛性大，其主表面4a為平面。由于在以后的預先設置的在多層線路部分2的第一個主表面2a上形成連接端子的過程中，第二個基礎基片40形成支承基片，因此，第二個基礎基片40由具有對處理內容有承受特性的基片材料制成。第二個基礎基片40可由Si基片，玻璃基片或石英基片制成。然而，對材料形式沒有特別的限制，第二個基礎基片可由任何適當的基片材料形式制成。
與上述的第一個基礎基片20的釋放層21相同，釋放層41由銅或鋁的金屬薄膜層42和聚酰亞胺樹脂的薄樹脂層43構成。該薄金屬薄膜層42用濺射法或CVD法在第二個基礎基片40的主表面40a上形成均勻的厚度，而薄樹脂層43則在薄金屬薄膜層42上形成均勻的厚度。如后面所述，釋放層41的薄樹脂層43粘接在密封樹脂層7的表面7a上，使得在剝離工序中，可將多層線路部分2從第二個基礎基片40上剝離，而此時用密封樹脂層7的表面7a作為剝離表面。
如圖20所示，在電路模塊1的制造過程中，進行從多層線路部分2上剝離第一個基礎基片20的剝離工序。在剝離工序中，將由上述相應的過程工序得到的半成品電路模塊1浸入酸溶液(例如鹽酸)中。在半成品的電路模塊1中，剝開在金屬薄膜層22和樹脂薄層23之間進行，將多層線路部分2從第一個基礎基片20上剝離，而在第一個主表面2a留下薄的樹脂層23。
應當注意，在剝離工序中，當將半成品的電路模塊1浸入硝酸溶液中時，因為硝酸溶液進入金屬薄膜層22和薄的樹脂層23之間的空間中，輕微地溶解金屬薄膜層2，因此可將多層線路部分2從第一個基礎基片20上剝離。這樣，在電路模塊1中，可以在第一層單元線路層8的開始處形成一個保護層。在剝離工序中，可以利用激光燒蝕，將多層線路部分2從第一個基礎基片20上剝離。
在電路模塊1的制造過程中，如上所述，將留在由剝離工序從第一個基礎基片20上剝離的多層線路部分2的第一個主表面2a上的樹脂薄膜層23的一些部分除去。除去的處理可由使用氧等離子體的干腐蝕來實現。這可使在多層線路部分2中的第一層單元線路層8的第一個電路圖形25上形成的連接端子25a或接合區25b向外露出。如上所述，由于多層線路部分2的第一層單元線路層8在第一個基礎基片20的平的主表面20a上形成，因此也可將第一層單元線路層8的露出的第二個表面8b作得非常平。
在電路模塊1的制造過程中，在多層線路部分2的主表面2a上進行形成端子的處理。即，在多層線路部分2中，在如圖21所示的露出的第一層單元線路層8的連接端子25a或接合區25b上，安裝連接用的軟焊料凸塊44。在將電路模塊1安裝在插入件3上時，該軟焊料凸塊44形成連接的材料。這樣，通過電解電鍍或無電敷鍍，可以在軟焊料凸塊的表面上形成Au-Ni層。如上所述，在電路模塊1的制造過程中，當以第二個基礎基片40作為支承基片，使多層線路部分2保持在沒有撓曲的狀態下時，可使軟焊料凸塊44以高的表面光潔度安裝在第一層單元線路層8上。
如圖22所示，在電路模塊1的制造過程中，可用與第一個基礎基片20的上述剝離過程中相同的方法，進行將多層線路部分2從第二個基礎基片40上剝離的工序。在剝離工序中，將半成品的電路模塊1浸入酸溶液(例如鹽酸)中。即在釋放層41的金屬薄膜層42和樹脂薄層43之間的邊界表面上，將半成品的電路模塊1剝離，使多層線路部分2從第一個基礎基片20上剝離，而薄的樹脂層43則留在第二個主表面2b上。另外，在電路模塊1的制造過程中，利用干腐蝕法，將留在第二個主表面2b上的樹脂薄層43去除，以制成如圖1所示的多層線路部分2。
同時，在電路模塊1的制造過程中，通常使用尺寸較大的基礎基片20、40一次生產大量的通過連接部分連接的塊狀電路模塊1。這樣，在電路模塊1的制造過程中，切斷連接相應的多層線路部分2的連接部分的處理，可以作為從第二個基礎基片40上剝離過程的預先過程來進行。相應的多層線路部分2彼此切斷，但仍保持在第二個基礎基片40上。在電路模塊1的制造過程中，通過上述剝離工序，使多層線路部分2彼此分開。
應當注意，當在上述切斷時，所用切刀在固化的多層線路部分2上的切痕會留在第二個基礎基片40的主表面40a上，損壞其平面性，因此不能再使用第二個基礎基片40。因此，可以在第二個基礎基片40和釋放層41之間的開始處，設置一個合成樹脂的平面形的模型層。可以有控制地切割第二個基礎基片40，使切刀的最前端部分被該模型層阻擋。在剝離相應的多層線路部分2以后，除去模型層，并再形成一個新的模型層。在電路模塊1的制造過程中，可重新使用較昂貴的第二個基礎基片40，以降低成本和縮短處理時間。
如圖23所示，上述這樣制成的電路模塊1可以用作安裝零件部分，它是以第一層單元線路層8的第二個表面8b作為安裝表面，利用表面向下的方法安裝在插入件46上；而其他芯片零件47A，47B則形成數字電路模塊裝置45。數字電路模塊裝置45包括利用常規的多層基片制造過程制造的插入件46。插入件46中形成一個電源電路圖形48和一個接地圖形49，并包括大量的從由保護膜制成的保護層50中露出在上述安裝零件部分的安裝表面46a上的連接端子部分51。
同時，與該零件部分的安裝表面46a相對的插入件46的主表面形成一個裝載表面46b，插入件可利用該裝載表面裝在裝置的側基片上。在裝載表面46b上還形成信號或電能從裝置送出的大量的連接端子部分52。薄膜式的保護層53則使連接端子部分52露出在外面。在插入件46中，在零件部分安裝表面46a上的連接端子部分51，電源電路圖形48和接地圖形49，作為內層和在裝載表面46b上的連接端子部分52，通過大量的通孔54互相連接。
當軟焊料凸塊44與連接端子部分51的連接端子對齊時，可將電路模塊上裝在插入件46的上述零件部分的安裝表面46a規定的位置上。當電路模塊上裝在插入件46上的規定位置上時，將底層填料55裝入多層線路部分2的主表面2b和零件部分安裝表面46a之間的空間中。在這種狀態下，將插入件46送至軟焊料回流容器中，使相應的軟焊料凸塊44固化，和固定在連接端子部分51上，以安裝電路模塊1，制成數字電路模塊裝置45。
在數字電路模塊裝置45中，在向著插入件46的側面上設有電源電路或接地連接，并送入低速信號(例如控制信號)；而通過半導體芯片6A，6B的高速信號則在電路模塊1內處理。在數字電路模塊裝置45中，不能在電路模塊1內形成的無源裝置，與電路模塊1一起，通過與線路長度減小的芯片零件47互補，安裝在插入件46的零件部分安裝表面46a上。帶有厚度小的多功能電路模塊1的數字電路模塊裝置45的厚度可以減小，并且功能也可以多樣化。利用在插入件46內形成有足夠大面積的電源電路圖形48和接地圖形49的數字電路模塊裝置45，可以構成可調節的電源。
同時，如上所述，在電路模塊1的制造過程中，由任何適當的基片材料制成的第二個基礎基片40，通過釋放層41與密封樹脂層7的表面7a粘接，形成在多層線路部分2的主表面2a上的端子。在電路模塊1的制造過程中，在形成端子后，將第二個基礎基片40剝離。在電路模塊1中，第二個基礎基片40可以留在多層線路部分2的第二個主表面2b上，作為其他零件的裝載零件使用。在電路模塊1的使用狀態下，半導體芯片6A，6B可以放出熱。這樣，如圖24所示，第二個基礎基片40可以作為熱輻射件的裝載件使用。
即在電路模塊1中，使用由導熱性好的基片材料(例如，與金屬材料或金屬粉末(鋁粉)混合的樹脂材料)制成的第二個基礎基片57。在電路模塊1中，第二個基礎基片57不剝離，而留在多層線路部分2的主表面2b原處；并且，熱輻射件56(例如散熱片)固定在第二個基礎基片57的主表面上。在電路模塊1中，由半導體芯片6A，6B放出的熱高效地傳遞至第二個基礎基片57，再通過第二個基礎基片57輻射至熱輻射件56上。這樣，利用電路模塊，可以穩定地進行信號處理，不會因從半導體芯片6A，6B輻射出的熱而使特性惡化。
如上所述，在電路模塊1中，半導體芯片6A，6B安裝在多層線路部分2的主表面2b上。作為改進，如圖25所示，雙側面安裝式的電路模塊60包括多個以第二個基礎基片40作為支承基片，安裝在多層線路部分2的第一個主表面2a上的第二半導體芯片61A，61B。在多層線路部分2由多個單元線路層8～12，高精度地層疊在一起制成并且具有第一和第二個平的主表面2a，2b的電路模塊60中，多個第一半導體芯片6A，6B安裝在第二個主表面2b上；而多個第二半導體芯片61A，61B也高精度地安裝在第一個主表面2a上。
多個第一半導體芯片6A，6B和多個第二半導體芯片61A，61B不是僅安裝在主表面上，而是沿著厚度互相面對的電路模塊60的尺寸和厚度可以減小。在電路模塊60中，構成多層線路部分2的第一層單元線路層8至第5層單元線路層12中的每一個的厚度約為5微米，并通過直徑為幾微米的通孔13，利用所謂的通孔對通孔結構形成內層的相互連接。這樣，在電路模塊60中，不但第一半導體芯片6A，6B或多個第二半導體芯片61A、61B的線路長度可以減小；而且橫跨第一和第二半導體芯片的線路長度也可減小，從而保證高的功能和高的處理速度。
如圖25所示，在電路模塊60中，在安裝著半導體芯片6A、6B的多層線路部分2的第二個主表面2b上的第二半導體芯片6A、6B的安裝區域外面，設有大量的第一連接端子部分62。如下面將要詳細說明的那樣，在電路模塊60中，與第一半導體芯片6A、6B相同，拋光第一連接端子部分62，減小其厚度，使其平面62a露出在外面，與第一個密封樹脂層7齊平。與第一連接端子部分62一樣，電路模塊的第一半導體芯片6A、6B拋光至厚度約為0.05mm。同時，第一連接端子部分62的相應表面可以鍍金，形成連接端子63。
由第二個密封樹脂層64密封的第二半導體芯片61A、61B裝在電路模塊60的多層線路部分2的第一個主表面2a上；同時大量的第二連接端子部分65安裝在第二半導體芯片61A、61B的安裝區域的外面。與第一半導體芯片6A、6B和第一連接端子部分62相同，電路模塊60的第二半導體芯片61A、61B和第二連接端子部分65的厚度減小，并通過拋光第二個密封樹脂層6 4而作成平面，并露出在外面，與第二個密封樹脂層64齊平。通過拋光第二半導體芯片61A、61B，可將電路模塊60的整個厚度減小至大約150微米；而第二連接端子部分65的厚度減小至大約0.05mm。同時，第二連接端子部分65的相應表面可以鍍金，形成連接端子66。
為了輸入/輸出控制信號，電路模塊60通過第一連接端子部分62或第二連接端子部分65，與控制基片的插入件信號輸入/輸出端子連接。電路模塊60中送入低速信號(例如控制信號、功率或接地信號)，而通過第一半導體芯片6A、6B和第二半導體芯片61A、61B的高速信號，在多層線路部分2內處理。電路模塊60帶有厚度減小的多層線路部分2，并具有平的第一和第二個主表面2a與2b。這樣，整個電路模塊60的厚度減小，功能多樣化。另外，還可以形成阻抗控制的電路圖形(例如由夾在上層和下層之間的接地連接組成的微型帶狀線)，以保證電源可調節。
現參照圖26～33來說明上述的電路模塊60的制造過程。電路模塊60的其他結構與上述的電路模塊1相同，因此，相應零件用相同的標號表示。為簡單起見，省略其詳細說明。
在電路模塊60的制造過程中，軟焊料凸塊39安裝在第5層單元線路層12上形成的電極墊37上；如同在上述電路模塊1的制造過程中，如圖15所示，多層線路部分2在第一個基礎基片20上形成一樣。在這種狀態下，利用倒裝安裝方法，安裝第一半導體芯片6A、6B。在電路模塊60的制造過程中，如圖26所示，在多層線路部分2的第5層單元線路層12上作出的連接端子部分38上，安裝第一半導體芯片6A、6B，和形成第一連接端子部分62。第一連接端子部分62由Cu凸塊制成，并且因在露出的連接端子部分38上鍍Cu而厚度增加。通過將軟焊料球粘結或使軟焊料鍍在連接端子部分38上，可以形成第一連接端子部分62。
如圖27所示，在電路模塊60的制造過程中，作為安裝第一半導體芯片6A、6B的安裝工序的后處理工序，進行利用第一個密封樹脂層7密封第一半導體芯片6A、6B和第一連接端子部分62的第一個密封樹脂層形成工序。如同電路模塊1的制造方法一樣，進行第一個密封樹脂層形成工序，用轉移模制法或印刷法形成第一個密封樹脂層7，用以將包括第一半導體芯片6A、6B和第一連接端子部分62在內的多層線路部分2的整個主表面2b密封至預先確定的厚度。
在電路模塊60的制造方法中，進行拋光工序，將在多層線路部分2內第二個主表面2b上形成的第一個密封樹脂層7拋光至預先設定的厚度。在由機械拋光方法，通過濕腐蝕或CMP實現的化學拋光方法，即機械和化學拋光方法的綜合方法進行的拋光過程中，將第一半導體芯片6A、6B和第一連接端子部分62拋光成平的表面。第一半導體芯片6A、6B的表面拋光至最大程度，但不應妨礙其功能。用這種方法減小第一半導體芯片的厚度，使它與第一個密封樹脂層7的表面7a齊平。與第一半導體芯片6A、6B相同，第一連接端子部分62的厚度也減小，形成與第一個密封樹脂層7的表面7a齊平的表面。
如圖29所示，在電路模塊60的制造方法中，進行粘接工序，將第二個基礎基片40通過釋放層41粘接至第一個密封樹脂層7的表面7a上，再通過拋光處理作成平面。
如后所述，在進行多層線路部分2的第一個主表面2a的預先設定處理時作為支承基片用的第二個基礎基片40的主表面40a作成平面，并具有機械韌性。與第一個基礎基片20的釋放層21相同，釋放層41由金屬薄膜層42和樹脂薄膜層43構成。金屬薄膜層42由濺射法或CVD法在第二個基礎基片40的主表面40a上作成均勻的厚度；而樹脂薄膜層43用旋轉涂層法在金屬薄膜層42作成均勻厚度。在剝離層41上，樹脂薄層43粘接在第一個密封樹脂層7的表面7a上；而在剝離過程中，以表面7a成為剝離表面，將多層線路部分2從第二個基礎基片40上剝離。
在電路模塊60的制造過程中，在粘接了第二個基礎基片40后，進行將第一個基礎基片20從多層線路部分2上剝離的剝離工序。在剝離過程中，將電路模塊60的向著第一個基礎基片20的一側浸入例如鹽酸的酸溶液中，只將第一個基礎基片20從多層線路部分2上剝離。在剝離狀態下，剝離在釋放層21的金屬薄膜層22和樹脂薄膜層23之間的邊界表面上進行。這樣，如圖30所示，多層線路部分2從第一個基礎基片20上剝離，而樹脂薄膜層23留在第一個主表面2a上。同時，進行剝離過程，還使酸溶液流入第二個基礎基片40。利用激光燒蝕，將多層線路部分2從第一個基礎基片20上剝離，可以進行該剝離工序。通過重新形成釋放層21，可以重新利用第一個基礎基片20。
在電路模塊60的制造過程中，第二個基礎基片40作為支承基片。這樣，在電路模塊60的制造過程中，可以進行對加在多層線路部分2的第一個主表面2a上的樹脂薄膜層23進行去除或拋光的處理，而不會損壞多層線路部分2。
在電路模塊60的制造過程中，通過上述剝離過程從第一個基礎基片20上剝離的，留在多層線路部分2的第一個主表面2a上的樹脂薄膜23，可利用由氧等離子體進行的干腐蝕去除。在電路模塊60的制造過程中，第二半導體芯片61A、61B和第二連接端子部分65安裝在通過去除樹脂薄膜層23而露出在外面的，在第一層單元線路層8的第一個電路圖形25上形成的連接端子部分25a或接合區25b上。利用倒裝安裝法，將軟焊料凸塊44安裝在接合區25b上，可將第二半導體芯片61A、61B安裝在多層線路部分2的第一個主表面2a上。對連接端子部分25a鍍Cu，可以形成第二連接端子部分65。
在電路模塊60的制造過程中，進行利用第二個密封樹脂層64密封第二半導體芯片61A、61B和第二連接端子部分65的第二個密封樹脂層的形成過程。在第二個密封樹脂層形成工序中，如同在第一個密封樹脂層形成工序中一樣，利用轉移模制法或印刷方法，將包括第二半導體芯片61A、61B和第二連接端子部分65在內的密封多層線路部分2的整個第一主表面2a的第二個密封樹脂層64作成預先確定的厚度。
在電路模塊60的制造過程中，同樣進行將第二個密封樹脂層64拋光至預先確定厚度的拋光過程。在利用用研磨機的機械拋光方法，用濕腐蝕的化學拋光方法，或利用機械拋光方法與化學拋光方法的CMP法的拋光過程中，將第二半導體芯片61A、61B和第二連接端子部分65與第二個密封樹脂層64一起，拋光至薄的厚度，同時將第二個密封樹脂層64的表面64a作成平面。第二個半導體芯片61A、61B的表面拋光至最大限度，但不應妨礙其功能，用這種方法，減小第二半導體芯片61A、61B的厚度，使它與第二個密封樹脂層64的表面64a齊平。第二連接端子部分65的厚度也減小，并且與第二半導體芯片61A、61B相同，形成與第二個密封樹脂層64的表面64a齊平的表面。在拋光過程中，利用第二個基礎基片40作為支承基片，通過拋光第二個密封樹脂層64，可以做到高度精確的拋光。
在電路模塊60的制造過程中，進行利用上述過程工序的將第二個基礎基片40從多層線路部分2上剝離的剝離過程。在剝離工序中，將半成品的電路模塊60浸入酸溶液(例如鹽酸)中，將第二個基礎基片40從多層線路部分2上剝離。在剝開過程中，剝開在釋放層41的金屬薄膜層42和樹脂薄層43之間的邊界面上進行，將多層線路部分2從第二個基礎基片40上剝離，樹脂薄層43留在多層線路部分2的第一個主表面2b上。注意，第二個基礎基片40也可以用激光燒蝕從多層線路部分2上剝離。
在電路模塊60的制造過程中，利用氧等離子體進行干腐蝕，除去用上述剝離過程從第二個基礎基片40上剝離的，留在多層線路部分2的第一個主表面2a上的樹脂薄膜層43。在電路模塊60的制造過程中，通常利用尺寸較大的基礎基片20、40一次生產大量的、通過連接部分連接的塊狀的電路模塊60。因此，為了將相應的電路模塊60彼此切斷，在電路模塊60的制造過程中，作為從第二個基礎基片40上剝離的過程的預先過程，要進行切斷將相應的多層線路部分2連接起來的連接部分的處理。
與電路模塊1相同，可以如圖34所示，為導線粘接方法，利用由上述工序制成的電路模塊60作為安裝在插入件70上的零件部分，形成數字電路模塊裝置時，或者如圖35所示，線路是利用表面向下的方法制造的數字電路模塊裝置69，可以利用第一個密封樹脂層7的表面7a或第二個樹脂密封層64作為安裝表面，將電路模塊60安裝在插入件70上。電路模塊60還可用其他方法安裝在插入件70或其他電路基片上。
插入件70是與數字電路模塊裝置45中用的插入件46相同的零件部分。具體地說，它由普通的多層基片制造方法制造，并且形成電源電路圖形71和接地圖形72。插入件70具有大量從由保護膜制的保護層73露出在上述零件部分安裝表面70a上的接合區74。與該零件部分安裝表面70a相對的插入件70的主表面形成裝在裝置的基片上的裝載表面70b。在插入件70的裝載表面70b上還形成從側面裝置送入信號或電力的大量的連接端子部分75。另外，形成保護層76，使這些連接端子部分75露在外面。在插入件70中，接合區24，零件部分安裝表面70a上的電源電路圖形71或接地圖形72，與裝載表面70b的連接端子部分75，通過大量的通孔77互相連接。
如圖34所示，在數字電路模塊裝置68中，利用第二個密封樹脂層64作為安裝表面將電路模塊60裝在插入件70的零件部分安裝表面70a的安裝區域上。在數字電路模塊裝置68中，作在電路模塊60的第一個密封樹脂層7上的第一連接端子部分62的連接端子63，通過導線78與包圍插入件70的安裝區域的接合區74連接。安裝著電路模塊60的數字電路模塊裝置68，在插入件70的零件部分安裝表面70a上形成密封樹脂層79，以密封電路模塊60。
在數字電路模塊裝置69中，以第二個密封樹脂層64作為安裝表面，將電路模塊60裝在插入件70的零件部分安裝表面70a的安裝區域上。在數字電路模塊裝置68中，軟焊料凸塊81粘接在插入件70的零件部分安裝表面70a上形成的接合區80上。當使作在第二個密封樹脂層64上的第二連接端子部分65的連接端子66與軟焊料凸塊81對齊時，可將電路模塊60裝在規定位置上。在數字電路模塊裝置68中，將底層填料82裝入電路模塊60和插入件70之間的空間中，并在這個狀態下，使軟焊料回流，將電路模塊60安裝在插入件70上。
在電路模塊60中，與電路模塊1一樣，第二個基礎基片40可以留在多層線路部分2的第二個主表面2b上，用作其他零件的裝載件。如圖36所示，在電路模塊60中，在第二個基礎基片40的主表面上安裝熱輻射件56(例如散熱片)，用于輻射由第一半導體芯片6A、6B或第二半導體芯片61A、61B在使用狀態下放出的熱。
在上述實施例，只使用一個電路模塊60。另一種方案是，可將多個電路模塊60A～60C堆疊在一起，形成一個多層電路模塊83。在電路模塊60中，在第一個密封樹脂層7的表面7a和第二個密封樹脂層64的表面64a上，分別形成大量的連接端子部分62和大量的連接端子部分65。在電路模塊60中，通過對連接端子部分62和65的表面鍍金可以形成連接端子63、66。
在多層電路模塊83中，當用第二個密封樹脂層64B作為安裝表面，使連接端子部分62A和65A互相對齊，則可將第二個電路模塊60B層疊在第一個電路模塊60A的第一個密封樹脂層7A的規定位置上。在多層電路模塊83中。將底層填料84A加入第一個電路模塊60A和第二個電路模塊60B之間的空間中，保持絕緣和保證層疊狀態。
在多層電路模塊83中，通過金對金的熱壓力粘接，達到層疊成一個整體，可對第一個電路模塊60A和第二個電路模塊60B加壓，使連接端子部分62A的連接端子63A，與連接端子部分65B的連接端子66A粘接。當然，可以利用超聲波粘接方法或表面向下的粘接方法，在多層電路模塊83中，將連接端子部分62A的連接端子63A，和連接端子部分65B的連接端子66A粘接。
在多層電路模塊83中，利用第二個密封樹脂層64C作為安裝表面，將第三個電路模塊60C層疊在第二個電路模塊60B的第一個密封樹脂層7B上，和第一與第二個電路模塊60A和60B的層疊部件上。當連接端子部分62C、65B互相對齊時，可將第三個電路模塊60C層疊在第二個電路模塊60B的規定位置上。在多層電路模塊83中，通過將第三個電路模塊加壓力壓在由第一個電路模塊60A和第二個電路模塊60B組成的層疊部件上，可將電路模塊60A～60C層疊在一起成為一體。
在多層電路模塊83中，多個半導體芯片6A、6B、61A和61B可以三維高密度地安裝。由于多層電路模塊83的電路模塊60A～60C的厚度減小，因此通過它們層疊在一起得出的多層電路模塊的厚度也減小。在多層電路模塊83中，高密度三維安裝的半導體芯片6A、6B、61A和61B的線路長度減小，因此控制信號的傳播損失或惡化少，可以進行高速處理。
同時，所示的結構相同的電路模塊60A～60C層疊在一起成一整體的多層電路模塊83只是為了說明方便。然而，多層線路部分2的內部結構或半導體芯片的安裝結構不同的電路模塊也可以層疊在一起。另一方面，多層電路模塊83的層疊部件的電路模塊1的一個表面上可以安裝半導體芯片6A、6B，或者該組件83可以包括這種電路模塊1。另外，在多層電路模塊83中，第二個基礎基片40C可以留在外電路模塊60C上，并且安裝一個熱輻射件。
本發明不是僅限于上述實施例，技術熟練的人可在不偏離本發明的范圍的條件下，對實施例進行改進或替換。
工業上的適用性如上所述，根據本發明，多層線路部分由多層線路部件構成，在該部件中，相應的平的上層部件的線路部分層疊在平的下面的單元線路層上，并且對安裝在多層線路部分上的半導體芯片進行拋光、減小其厚度，因此可以高精度地形成高密度的精細的電路圖形，以適應連接多層線路部分中的相應半導體芯片的高容量、高速、高密度總線的需要。減小線路長度，以減小傳遞的信號衰減和減小信號滯后。多層線路部分的密度增加，功能增強和速度提高，而尺寸和厚度減小。
權利要求
1.一種多芯片電路模塊，它包括一個多層的線路部分；其中多個單元線路層的預先設定的電路圖形作在絕緣層上，并且所述單元線路層具有平的表面，并層對層連接，形成一個多層結構；另外，在形成最外層的單元線路層上作有連接端子；一個半導體芯片，它安裝在所述多層線路部分的至少一個最外單元線路層的主表面上；和一個密封樹脂層，它作在最外的單元線路層的主表面上，用于密封半導體芯片和連接端子；其特征為，拋光所述半導體芯片和露出所述連接端子的拋光處理施加在所述密封樹脂層上，以減小電路模塊的厚度和半導體芯片的線路長度。
2.如權利要求1所述的多芯片電路模塊，其特征為，通過在所述絕緣層上作出圖形槽而形成所述的電路圖形，在包括圖形槽的內部的所述絕緣層上形成導體層，和通過拋光所述導體層，直至利用作出平面的處理，使所述絕緣層露出。
3.如權利要求1所述的多芯片電路模塊，其特征為，通過將單元線路層層疊在其平的表面上有釋放層的基礎基片上，形成所述的多層線路部分，在所述拋光處理后，通過所述釋放層，分離所述基礎基片。
4.如權利要求1所述的多芯片電路模塊，其特征為，相應的單元線路層表面利用化學-機械拋光方法弄平。
5.如權利要求1所述的多芯片電路模塊，其特征為，在所述單元線路層上，形成作為薄膜的無源裝置，例如電容裝置或電阻裝置。
6.如權利要求5所述的多芯片電路模塊，其特征為，所述電容裝置具有根據鉭的陽極氧化形成的氮化鉭薄膜或氧化鉭薄膜作為介電材料。
7.如權利要求5所述的多芯片電路模塊，其特征為，所述電阻裝置由氮化鉭或鉭形成薄膜。
8.如權利要求1所述的多芯片電路模塊，其特征為，電路模塊通過所述連接端子安裝在一插入件上。
9.如權利要求1所述的多芯片電路模塊，其特征為，在所述多層線路部分的第一層單元線路層上形成第二個連接端子，所述第一個基礎基片在帶著釋放層的第二個基礎基片粘接在拋光的最外的單元線路層上的狀態下，從所述多層線路部分上剝離。
10.如權利要求9所述的多芯片電路模塊，其特征為，多個電路模塊通過所述最外層單元線路層上形成的第一個連接端子，和在所述第一層單元線路層上形成的第二個連接端子，層疊在一起，形成一個多層的多芯片電路模塊。
11.如權利要求9所述的多芯片電路模塊，其特征為，所述第二個基礎基片留在所述第一層單元線路層上，作為零件部分的安裝材料工作。
12.如權利要求9所述的多芯片電路模塊，其特征為，所述第二個基礎基片由導熱性好的材料制成，并且安裝著熱輻射件，用于消散從所述半導體芯片放出的熱。
13.一種生產多芯片電路模塊的方法，其特征為，它包括下列工序釋放層形成工序；用以在作成平面形的基礎基片的主表面上形成厚度均勻的釋放層；第一層單元線路層形成工序；它通過在所述基礎基片的所述釋放層上形成絕緣層，和在所述絕緣層上形成預先確定的電路圖形而形成第一層單元線路層；弄平所述第一層單元線路層的作出平面工序；單元線路層形成工序；它在作成平面形的第一層單元線路層上形成絕緣層，在所述絕緣層上形成預先設定的電路圖形，將得出的第一層單元線路層作成平面形，再將第二層單元線路層等層疊起來，利用內層連接將層疊的單元線路層連接起來，形成多層結構；和半導體芯片安裝工序；它將至少一個或多個半導體芯片安裝在所述多層線路部分的最上單元線路層的主表面上；密封樹脂層形成工序；它形成用于密封在所述最上面的單元線路層的主表面上的所述半導體芯片的密封樹脂層；拋光工序；它在所述密封樹脂層上進行拋光處理，拋光所述半導體芯片；和剝離工序；它通過所述釋放層，將所述多層線路部分從所述基礎基片上剝離；這樣，形成多芯片電路模塊，其中，所述半導體芯片經過拋光，厚度減小，線路長度縮短。
14.如權利要求13所述的生產多芯片電路模塊的方法，其特征為，所述單元線路層形成工序包括在所述絕緣層中作出圖形槽和通孔的工序；在包括所述圖形槽內部和所述通孔內部的所述絕緣層上形成導體層的工序；和拋光與弄平所述導體層，直至所述絕緣層露出在外面的工序。
15.如權利要求13所述的生產多芯片電路模塊的方法，其特征為，在所述單元線路層形成工序中，利用化學-機械拋光方法進行所述作出平面的處理。
16.如權利要求13所述的生產多芯片電路模塊的方法，其特征為，所述單元線路層形成工序包括在所述單元線路層中形成無源裝置，例如電容裝置或電阻裝置，的薄膜的工序。
17.如權利要求16所述的生產多芯片電路模塊的方法，其特征為，所述形成所述電容裝置或所述電阻裝置的工序形成根據鉭薄膜陽極氧化得到的氮化鉭或氧化鉭薄膜作為介電材料和用氮化鉭或鉭薄膜形成電阻裝置。
18.如權利要求13所述的生產多芯片電路模塊的方法，其特征為，所述單元線路層形成工序包括連接端子形成工序，它在所述最上面的單元線路層的主表面上形成第二連接端子；在所述拋光工序中，所述密封樹脂層與所述半導體芯片一起被拋光，使所述第二連接端子露在外面。
19.如權利要求18所述的生產多芯片電路模塊的方法，其特征在于，它還包括通過所述第二連接端子，將電路模塊安裝在插入件上的工序。
20.如權利要求13所述的生產多芯片電路模塊的方法，其特征為，它還包括下列工序第二個基礎基片的粘接工序；它將具有在平的主表面上形成的釋放層的第二個基礎基片粘接在所述最上面的單元線路層的主表面上；第一個基礎基片分離工序； 它通過所述釋放層，將所述第一個基礎基片從所述第一層單元線路層上剝離；第二半導體芯片的安裝工序，它將至少一個半導體芯片安裝在所述第一層單元線路層的主表面上；第二個密封樹脂層形成工序，它形成密封在所述第一層單元線路層的主表面上的所述半導體芯片的第二個密封樹脂層；和第二個拋光工序；它作為拋光工序的后階段工序，對所述第二個密封樹脂層進行拋光處理，以拋光第二半導體芯片；厚度減小和線路長度縮短的半導體芯片安裝在所述多層線路部分的前后主表面的每一個主表面上。
21.如權利要求13所述的生產多芯片電路模塊的方法，其特征為，所述單元線路層形成工序包括第一個連接端子形成工序，它在所述最上面的單元線路層的主表面上形成第一個連接端子；所述第一個拋光工序是拋光所述第一個密封樹脂層和所述第一半導體芯片，使所述第一連接端子露出的工序；作為第一個拋光工序的后階段工序，第二個基礎基片的粘接工序將具有在其平的主表面上形成的釋放層的第二個基礎基片粘接在所述最上面的單元線路層的主表面上；第一個基礎基片分離工序，通過所述釋放層，將所述第一個基礎基片從所述第一層單元線路層上剝離；第二連接端子形成工序，在所述第一層單元線路層的主表面上形成第二連接端子；第二個半導體芯片安裝工序安裝至少一個第二半導體芯片；第二個密封樹脂層形成工序形成密封在所述第一層單元線路層的主表面上的所述第二連接端子和所述第二半導體芯片的第二個密封樹脂層；和第二個拋光工序拋光所述第二個密封樹脂層和所述第二半導體芯片，使所述第二連接端子露出；這樣，可以生產具有裝在所述多層線路部分的前后主表面上，線路長度和厚度分別減小的第一個半導體芯片和第二個半導體芯片的多芯片電路模塊。
22.如權利要求21所述的生產多芯片電路模塊的方法，其特征為，多層的多芯片電路模塊是通過下列工序這樣制造的在所述第二個拋光工序后，通過所述釋放層，將所述第二個基礎基片從所述最上面的單元線路層上剝離的第二個基礎基片剝離工序；將最上面的單元線路層的第一批連接端子粘接在第一層單元線路層的第二連接端子上，層疊大量的電路模塊以形成多層的多芯片電路模塊的層疊工序。
23.如權利要求21所述的生產多芯片電路模塊的方法，其特征為，它具有形成具有高的導熱性基片的形成所述第二個基礎基片，將形成的第二個基礎基片留在所述最上面單元線路層上，和安裝熱輻射件，消散從在所述第二個基礎基片上的所述第二半導體芯片放出的熱的工序。
全文摘要
一種上面裝有半導體芯片和帶有電路圖形，用于連接半導體芯片的輸入/輸出端子等的多芯片電路模塊。通過將相應單元線路層(8)～(12)的上面單元線路層，層疊在表面作成平面形的下部單元線路層上；并用通孔對通孔結構的內層連接，使這些線路層互相連接而形成多層的線路部分(2)。拋光安裝在這個多層線路部分(2)上的半導體芯片(6)和密封樹脂層(7)，以減少厚度。
文檔編號H01L21/98GK1491439SQ02804501
公開日2004年4月21日 申請日期2002年11月15日 優先權日2001年11月22日
發明者小川剛, 司, 西谷佑司 申請人:索尼公司