專利名稱：具有引線接合焊盤的半導體器件及其方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導體器件，尤其涉及一種具有引線接合焊盤的半導體器件及其方法。
背景技術(shù)：
在集成電路(IC)的制造過程中，重要的是集成電路芯片應盡可能小，以便降低成本。引線接合(wire bonding)是一種廣泛使用的方法，用于將具有電路的半導體芯片連接于元件封裝上的管腳。接合焊盤是IC表面上的導電金屬區(qū)。盡管改進的技術(shù)已經(jīng)可以減小集成電路的尺寸，但引線接合焊盤的尺寸沒有盡快地遞減。所以，接合焊盤占用了整個電路面積的很大百分比。這也減小了IC上用于在形成接合焊盤的金屬層上排布電力總線的可用面積。
現(xiàn)在，銅通常用于集成電路的互連。然而，因為與銅的引線接合問題，用于銅互連技術(shù)的引線接合焊盤通常使用鋁層來覆蓋暴露的銅引線接合焊盤。這種鋁帽的增加允許使用在鋁互連技術(shù)中使用的引線接合工具和工藝。
圖1示出了具有現(xiàn)有技術(shù)的引線接合焊盤13的半導體器件10的剖面圖。半導體器件10包括硅襯底19、互連區(qū)域20、鈍化層15和引線接合焊盤疊層13。在硅襯底19上形成有源電路?；ミB區(qū)域20包括銅層21，22，和23，層間通路層在銅層21，22和23以及襯底19的有源電路之間提供電連接。在多層金屬銅技術(shù)中，引線接合焊盤疊層13的銅部分12由銅互連區(qū)域20的最末的、最后的或頂部層21形成。在最末的IC鈍化層15上切出較大的開口，寬度和高度為50-100微米(μm)，從而露出銅焊盤12。然后，鋁帽14淀積在銅盤12上，繞引線接合區(qū)域的周邊在鈍化層15上逐步升高。
如上所述，按芯片的比例，接合焊盤較大。在通常的芯片設(shè)計中，I/O(輸入/輸出)焊盤單元位于環(huán)繞芯片周圍的圓環(huán)中。接合焊盤通常覆蓋該I/O環(huán)形區(qū)域的一半至四分之一。大的金屬電源總線通常也排布在該I/O環(huán)內(nèi)。在許多芯片設(shè)計中，電學性能可能受這些總線中的電阻的限制?？偩€電阻問題的一種解決方案是為工藝流程增加額外的銅金屬層，在總線金屬疊層中提供另一層，但這導致成本增加。作為選擇，I/O環(huán)形區(qū)域可以增加而提供用于排布電力總線的更大面積，但這也增加成本。
因此，需要一種引線接合焊盤和電力總線及接地總線，可以減輕上述問題的嚴重性，且不增加成本。


圖1示出了具有現(xiàn)有技術(shù)的引線接合焊盤的半導體器件的剖面圖。
圖2示出了具有本發(fā)明的引線接合焊盤的半導體器件的剖面圖。
具體實施例方式
總的來說，本發(fā)明提供了一種具有接合焊盤的集成電路。所述接合焊盤在集成電路的有源電路和/或電互連層正上方的鈍化層上形成。在所述實施例中，接合焊盤由鋁形成，電互連層由銅形成。本發(fā)明消除了圖1所示的引線接合焊盤結(jié)構(gòu)中的絕大多數(shù)銅。全標準尺寸的鋁焊盤直接淀積在鈍化層頂部。在鈍化層上切出一或多個小開口，僅視需要提供與下面的芯片電路的電連接。在鋁帽的淀積過程中，鈍化切口用鋁填充，形成直至一或多個下面的最末金屬層銅互連的通孔。應指出的是，最末金屬層銅互連可以相當小，且僅需視需要放置，而有利于高效互連。在鋁引線接合焊盤下方的最末金屬層銅的較大面積現(xiàn)在可用于電力總線，或其他互連，且可以與上方的鋁接合焊盤電隔離。
在所述實施例中，用于引線接合的鋁帽是標準制造流程的一部分。所以，本發(fā)明提供了更有效的優(yōu)點，附加的銅金屬層，限于引線接合焊盤正下方的區(qū)域，且沒有增加成本。因為引線接合焊盤可以較大，所以這可以在I/O環(huán)形排布區(qū)域和/或電學性能上有明顯的影響。
在引線接合焊盤下方的區(qū)域可用于導電，接地或傳導信號穿過集成電路。而且，在引線接合焊盤下方排布的最末金屬層銅導體可以與引線接合焊盤無關(guān)或獨立。此外，通過使用引線接合焊盤下方的區(qū)域，可以減小半導體芯片的表面積。
圖2示出了本發(fā)明另一實施例的半導體器件50的剖面圖。應指出的是該圖不是按比例繪出的。半導體器件50具有邊緣，或者周邊25，鈍化層18，互連區(qū)24，襯底或有源區(qū)26和接合焊盤53。應指出的是，與圖1中示出的現(xiàn)有技術(shù)的鋁包銅焊盤對比，圖2中示出的焊盤僅由鋁制成。由通過鈍化層18上的小切口形成的兩個填充鋁的通孔提供從接合焊盤53到最末金屬層28的最末金屬部分51和52的電連接。請注意在鋁接合焊盤53上的凹陷，在此鋁已經(jīng)保形地填充了小鈍化切口。鈍化層18覆蓋在接合焊盤53下方的較大面積的引線接合區(qū)，且使銅金屬層28的部分54與鋁接合焊盤53電隔離。部分54是用于在引線接合焊盤53下方為電源、地線和其他信號布線的金屬導體的剖面。部分54可以跨過沿周邊25形成的多個相鄰引線接合焊盤下面的大部分的半導體器件。部分45可以，或可以不連接于引線接合焊盤53。最末金屬部分51和52可以是向鋁焊盤53及其下面的互連提供電連接所必須的或所需的任何尺寸和形狀。而且，在其他實施例中，可以有兩個以上，或小于兩個的、使所述接合焊盤電連接于互連層28、30和32的最末金屬部分51和52。
在優(yōu)選實施例中，鈍化切口的最小高度或?qū)挾仁?μm。使用最小尺寸是3×3μm的方形切口，以及直至3×50μm的矩形切口。
在一個實施例中，接合焊盤53相對靠近半導體器件50的周邊25定位。通常，沿周邊25排列多個類似于接合焊盤53的引線接合焊盤(未示出)，以便提供與半導體器件50的外部連接。而且，可以根據(jù)需要在鋁焊盤53和最末金屬部分51和52之間使用阻擋層(未示出)。所述阻擋層可以由鉭形成。但在其他實施例中，所述阻擋層可以是在不同且相鄰的材料之間形成擴散阻擋和粘結(jié)層的任何材料。擴散和阻擋材料的示例是氮化鉭、鈦、氮化鈦、鎳、鎢、鈦鎢合金和氮化硅鉭。
接合焊盤53可以由鋁形成，最末金屬層部分51和52可以由銅形成。然而，本領(lǐng)域的技術(shù)人員可認識到接合焊盤53可以是含鋁的合金，最末金屬層部分51和52可以是包含銅的合金。接合焊盤53形成相對較厚的鋁層。鋁焊盤53的厚度可以介于約0.5至2.0微米之間?；ミB區(qū)24包括用于在半導體器件20的各種元件之間為電源、地線、信號和其他線路布線的金屬層28，30和32。應注意的是每個金屬層28，30和32使用絕緣材料互相隔開。如上所述，最末金屬層28包括位于引線接合焊盤53正下方的導體，所述導體也用于為電源、地線和其他信號布線。
半導體器件50通過常規(guī)的制造技術(shù)，在襯底，或有源區(qū)域26上形成電路。所述電路可以用于各種集成電路應用，比如，通信、運輸、通用計算，或娛樂。在所示的實施例中，金屬層28，30，和32形成在導體材料中，例如，鋁、銅、或金。在其他實施例中，可以有更多或更少的金屬層。
在接合焊盤53正下方的互連層28，30，和32，用于排布跨過集成電路的用于電源、地線和信號的一或多個導電體54，從而使所述半導體器件的總體尺寸可以更小。而且，不直接連接于所述接合焊盤的電源和地線布線層可以圍繞所述接合焊盤下的集成電路，從而減小電源總線電阻，且沒有增加集成電路的尺寸或增加制造的復雜性。在引線接合位于接合焊盤53上的實際區(qū)域可以在鈍化切口正上方。作為選擇，接合焊盤53可以拉長而超過引線接合所在的區(qū)域，以便形成與遠離引線接合區(qū)的最末層部分51或52的連接。另外，引線接合焊盤53可以位于集成電路中的任何位置，甚至是遠離相關(guān)I/O電路的位置，從而允許最大的IC設(shè)計和封裝柔性。鋁引線接合層也可以用作互連層，無需疊加的任何鈍化層，例如，使所述引線接合焊盤電連接于其他電路部分。此外，因為最末金屬層部分51和52不用于探針試驗或引線接合，最末金屬層部分51和52的尺寸和形狀，以及鈍化層18上的開口的尺寸和形狀僅受為接合焊盤53提供連接所需的面積的限制。此外，因為半導體器件可以做得更小，所以每個晶片上的芯片數(shù)量可以增加，從而降低成本。
在前述內(nèi)容中，已經(jīng)參照具體實施例描述了本發(fā)明。然而，本領(lǐng)域的技術(shù)人員將認識到可以作出多種改進和變化，而不脫離如下權(quán)利要求中公開的本發(fā)明的范圍。因此，說明書和附圖被認為是示例性的，而不是限制性的，且所有這些改進意味著包括在本發(fā)明的范圍內(nèi)。
在上面已經(jīng)對照具體實施例描述了益處、其他優(yōu)點和問題的解決方案。然而，可能導致任何益處、優(yōu)點和解決方案發(fā)生或變得更顯著的所述益處、優(yōu)點、問題的解決方案及其他要素不應解釋為任一或全部權(quán)利要求的關(guān)鍵的、必須的或基本的特征或要素。如在此使用的，術(shù)語“包含”、“含有”或其任何變體，意謂著覆蓋非排他性的包含物，比如工藝、方法、物品或設(shè)備，包含一組要素，但不僅包括這些要素，而是可以包括未明確列出或這些工藝、方法、物品或設(shè)備固有的其他要素。
權(quán)利要求
1.一種集成電路，包含具有有源電路的襯底；在所述襯底上形成的多個銅互連層；在所述多個互連層上形成的鈍化層；以及在所述鈍化層上形成且連接于所述多個互連層中的一互連層的鋁引線接合焊盤，其中在所述鋁引線接合焊盤正下方的所述多個銅互連層的最末銅層中形成導電體，且所述導電體不直接連接于引線接合焊盤。
2.如權(quán)利要求1所述的集成電路，其特征在于所述引線接合焊盤通過在引線接合焊盤下面的鈍化層中的多個開口連接于所述多個互連層之一。
3.如權(quán)利要求1所述的集成電路，其特征在于在所述引線接合焊盤正下方的所述多個互連層用于為集成電路上的電路提供電源電壓。
4.如權(quán)利要求1所述的集成電路，其特征在于所述引線接合焊盤使用穿過所述鈍化層的一或多個通孔連接于所述多個互連層之一。
5.如權(quán)利要求1所述的集成電路，其特征在于所述多個互連層中的一互連層包括用于在引線接合焊盤正下方提供電源電壓的第二導電體，且所述第二導電體不直接連接于所述多個引線接合焊盤。
6.一種用于形成集成電路的方法，包含步驟提供具有有源電路的襯底；在所述襯底上形成多個銅互連層；在所述多個銅互連層上沉積鈍化層；以及在所述鈍化層上形成鋁引線接合焊盤，該接合焊盤連接于所述多個互連層的一互連層，其中在所述鋁引線接合焊盤正下方的所述多個銅互連層的最末銅層中形成導電體，且所述導電體不直接連接于引線接合焊盤。
7.如權(quán)利要求6所述的方法，其特征在于形成所述引線接合焊盤的步驟包含形成約0.5至2.0微米厚的引線接合焊盤。
8.如權(quán)利要求6所述的方法，其特征在于還包含使所述引線接合焊盤通過在所述引線接合焊盤下面的鈍化層中的多個開口連接于所述多個互連層之一的步驟。
9.如權(quán)利要求6所述的方法，其特征在于所述導電體用于為集成電路上的電路提供電源電壓。
10.如權(quán)利要求6所述的方法，其特征在于還包含使用一或多個穿過鈍化層的通孔使所述引線接合焊盤連接于所述多個銅互連層之一的步驟。
全文摘要
一種集成電路(50)具有引線接合焊盤(53)。引線接合焊盤(53)在集成電路(50)的有源電路(26)和/或電互連層(24)上方的鈍化層(18)上形成。引線接合焊盤(53)連接于多個最末的金屬層部分(51，52)。所述多個最末的金屬層部分(51，52)在互連層(24)的最末互連層上形成。在一個實施例中，接合焊盤(53)由鋁制成，最末金屬層焊盤由銅制成。引線接合焊盤(53)允許在接合焊盤(53)正下方的最末金屬層(21)中排布導體，因此使半導體芯片的表面積減小。
文檔編號H01L21/3205GK1639865SQ03804521
公開日2005年7月13日 申請日期2003年3月12日 優(yōu)先權(quán)日2002年3月13日
發(fā)明者蘇珊·H·多尼, 詹姆斯·W·米勒, 喬弗里·B·哈爾 申請人:飛思卡爾半導體公司