專利名稱：嵌入式封裝結構及其封裝方法
技術領域：
本發明涉及一種嵌入式(embedded)封裝結構及其封裝方法，尤其是一種使用增層技術(built-up layer)的嵌入式封裝結構及其封裝方法。
背景技術：
隨著半導體技術的發展，對于封裝結構輕薄化的需求逐漸提升?；诖?，嵌入式(embedded)的封裝技術開始受到矚目。嵌入式封裝結構于一封裝基板制作空孔，并將待封裝的芯片嵌入此空孔內，藉此，即可降低整個封裝結構的厚度，以達到輕薄化的要求。
請參照圖1A至1E所示，是一典型嵌入式封裝結構的封裝工藝的示意圖。就一待封裝的芯片200而言，如圖1A所示，制作于芯片200上的半導體元件(未圖標)透過芯片表面的金屬墊202與外界進行電子信號的交換。隨著半導體工藝發展，半導體元件之間的內部布線逐漸由鋁銅合金發展為以銅為主要成份的金屬。然而銅較鋁等金屬容易氧化產生成份變化，在其表面金屬墊202多數仍選用鋁銅合金制作。而此金屬墊202的表面預先制作有一凸塊底層金屬層(Under Bump Metal，UBM)204與一金屬凸塊206。其中，金屬凸塊206通常選用銅金屬制作，而凸塊底層金屬層204夾合于金屬墊202與金屬凸塊206間，用以防止金屬墊202與金屬凸塊206的材料的相互擴散并維持兩種不同材料之間的結合強度。又，為了避免金屬凸塊206表面氧化，在金屬凸塊206的表面，通常必須制作一有機保護膜(Organic SolderabilityPreservatives，OSP)(未圖示)以避免金屬凸塊206直接與空氣接觸。
隨后，如圖1B所示，于一封裝基板100中制作有一空孔102貫穿此封裝基板100。然后，再將此芯片200嵌入于此封裝基板的空孔102中。接下來，如圖1C所示，在此芯片200表面制作有金屬凸塊206的一例，制作一絕緣層120覆蓋各個金屬凸塊206。并且，以微機電技術(MEMS)，例如以激光鉆孔(laser-drilling)的方式，于絕緣層120中制作穿孔122以暴露各個金屬凸塊206。
接下來，如圖1D所示，于此絕緣層120上制作一系列的金屬圖案層142與介電層144，以構成此嵌入式封裝結構的布線層(redistribution layer)140。就現今的封裝技術而言，此布線層140中的導線部分(即金屬圖案層142)，通常由銅金屬所制作，以降低封裝結構整體的阻值。同時，由于前述制作于芯片表面的金屬凸塊206亦由銅金屬所制作，因此，可以確保金屬凸塊206與布線層140的導線部分有良好的連結。最后，如圖1E所示，再于此布線層140的表面，制作一阻焊掩模層(Solder Mask)150，并且于阻焊掩模層150的開孔中制作錫球160，以完成封裝工藝。
請參照圖2A至2C所示，是另一典型嵌入式封裝結構的封裝工藝的示意圖。如圖2A所示，在晶片W切割(dicing)成個別的芯片200之前，晶片W的表面預先制作一系列的金屬圖案層212與介電層214以為芯片200表面的布線層210。而在此布線層210的表面制作有接觸墊220，透過布線層210內的導線部分連接至芯片200表面的金屬墊202。基本上，此工藝就整個晶片W為單位進行，屬于一典型的晶片層級封裝(wafer-level package，WLP)工藝。值得注意的是，由于芯片200表面的金屬墊202通常由銅鋁合金所制作，而布線層210內的導線部分(即金屬圖案層212)通常由銅金屬所制作，因此，在金屬墊202與金屬圖案層212之間，還要制作一凸塊底層金屬層204，以防止金屬墊202與金屬圖案層212的材料互相擴散。
隨后，將晶片W切割成個別的芯片200以進行后續封裝步驟。如圖2B所示，切割后的芯片200嵌入一封裝基板100中，而制作于芯片200上的布線層210與其表面的接觸墊220裸露于外。接下來，如圖2C所示，于此芯片200與封裝基板100上，再制作一系列的金屬圖案層142’與介電層144’，以為封裝基板100上的布線層140’。然后，于此布線層140’的表面制作一阻焊掩模層150’，并于阻焊掩模層150’的開孔中制作錫球160’，以完成封裝工藝。
就圖1A至1E所示的嵌入式封裝結構而言，為避免金屬墊202直接暴露于外界而受到損害，在金屬墊202上必須另外制作一金屬凸塊206，而此金屬凸塊206通常選用銅金屬以利后續布線層140的制作。然而，由于金屬墊202通常由銅鋁合金所制作，因此，在金屬墊202與金屬凸塊206間，還必須額外制作一凸塊底層金屬層204以防止材料擴散。同時，由于金屬凸塊206于進行圖1A的封裝步驟前，早已經裸露于外。為防止金屬凸塊206表面氧化，通常還要在金屬凸塊206的表面制作有機保護膜(OSP)。上述諸如凸塊底層金屬層204與有機保護膜等膜層，均會導致封裝成本的上升。
就圖2A至2C所示的嵌入式封裝結構而言，于芯片200表面以晶片級封裝技術額外制作的布線層210，不僅增加封裝成本，同時，也增加芯片200表面的金屬墊202至封裝結構外表面的錫球160’間，互連線的距離，而會降低此封裝結構的電性能。
綜上所述，此二種嵌入式封裝結構均有其缺點，而造成其應用上的限制。因此，如何結合晶片層級封裝的優點，以降低封裝成本并兼顧封裝結構的可靠度，已成為一重要的發展方向。

發明內容
本發明提供一嵌入式封裝結構(embedded package)，包括一封裝基板、一待封裝芯片、一絕緣層與一布線層。其中，芯片的上表面具有至少一金屬墊，作為其輸出輸入(I/O)結構。此芯片嵌入封裝基板內，并且，其上表面裸露于外。絕緣層覆蓋于芯片上，并且，具有至少一穿孔以暴露金屬墊的上表面。布線層位于絕緣層上方。此布線層的底部具有一插塞填入穿孔內，以連接至金屬墊。而此布線層的頂端具有一接觸墊，作為本發明嵌入式封裝結構的輸出輸入結構。
依據此嵌入式封裝結構，本發明一并提供一種芯片的封裝方法，包括下列步驟(a)提供一晶片(wafer)，此晶片上劃分有多片芯片(die)，并且，各芯片的上表面分別具有至少一個金屬墊；(b)制作一絕緣層于此晶片的上表面，以完全覆蓋這些芯片上的金屬墊；(c)切割將此晶片，以分割出各個芯片；(d)提供一封裝基板；(e)將芯片嵌入封裝基板內，并且，芯片表面的絕緣層裸露于外；(f)以激光鉆孔技術于絕緣層內形成至少一穿孔以暴露芯片表面的金屬墊；(g)制作一布線層于絕緣層上，此布線層具有一插塞填入穿孔以連接至金屬墊。
關于本發明的優點與精神可以藉由以下的發明詳述及附圖得到進一步的了解。


圖1A至1E是一典型嵌入式封裝結構的封裝工藝的剖面示意圖；
圖2A至2C是另一典型嵌入式封裝結構的封裝工藝的剖面示意圖；圖3A至8是本發明嵌入式封裝結構的封裝工藝的剖面示意圖；圖8A是本發明嵌入式封裝結構另一實施例的剖面示意圖；圖8B是本發明嵌入式封裝結構又一實施例的剖面示意圖。
附圖標記說明晶片W芯片200，400封裝基板100，300空孔102金屬墊202，410a，410b金屬凸塊206凸塊底層金屬層204絕緣層120，420穿孔122，422布線層140，210，440金屬圖案層142，212，442，446，442’，446’，448’，442”介電層144，214，444，444’，444”開口444a接觸墊220，C插塞P阻焊層150，450錫球160，460具體實施方式
請參照圖3A至8所示，是本發明嵌入式封裝結構的封裝工藝一優選實施例的示意圖。首先，請參照圖3A所示，提供一晶片(wafer)W，此晶片W上制作有多個半導體元件(未圖標)與多個金屬墊410a。而這些半導體元件透過金屬墊410a，與外界進行電子信號的交換。
隨后，如圖3B所示，制作一絕緣層420(passivation layer)于此晶片W的上表面，以覆蓋金屬墊410a。同時請參照圖4，此圖是此晶片W局部的俯視圖。如圖中所示，絕緣層420并未覆蓋芯片400表面所有的金屬墊410a、410b，而僅覆蓋其中用以使芯片400上的半導體元件與外界進行電子信號的交換，亦即作為芯片400輸出輸入(I/O)元件的金屬墊410a。至于其它專供測試之用的金屬墊410b則裸露于外，以利進行電路測試。
此外，為了對金屬墊410a提供適當的保護，同時顧及后續封裝工藝的進行，就一優選實施例而言，此絕緣層420可以選用聚酰亞胺(Polyimide，PI)或苯并環丁烯(benezocy-clobutene，BCB)等高分子材料。同時，由于此絕緣層420全面覆蓋金屬墊410a，因此，金屬墊410a可以直接選擇使用銅金屬為材料，而不需顧慮氧化的問題。
隨后，如圖5所示，切割晶片W以分割出各個芯片400，并將芯片400嵌入封裝基板300內。此芯片400表面的絕緣層420裸露于外，以利于后續布線工藝的進行。然后，如圖6所示，以激光鉆孔技術(laser-drilling)于絕緣層420內形成穿孔422，以暴露各個金屬墊410a的上表面。
隨后，如圖7所示，形成一布線層440于絕緣層420的上方。就此布線層440的制作步驟而言，首先制作一第一金屬圖案層442于絕緣層420表面。此第一金屬圖案層442具有一插塞(plug)P填入穿孔422內，以連接至金屬墊410a。然后再制作一介電層444覆蓋第一金屬圖案層442。并于此介電層444制作至少一開口444a，以暴露第一金屬圖案層442。隨后，再制作一第二金屬圖案層446于此介電層444上。此第二金屬圖案層446填入介電層的開口444a內，以連接至第一金屬圖案層442。同時，此第二金屬圖案層446具有一接觸墊C于介電層444的上表面，以定義此封裝結構表面接點的位置。
圖中所示的布線層440由二金屬層(第一金屬圖案層442與第二金屬圖案層446)與一介電層444所構成，然亦不限于此。如圖8A所示，此布線層亦可以僅由一金屬圖案層442”所構成?；蚴侨鐖D8B所示，由數量更多的金屬層442’，446’，448’與介電層444’交疊而成。惟，上述各實施例中的布線層的底部均具有插塞P，填入穿孔422內，以連結至芯片400表面的金屬墊410a。同時，其頂端具有接觸墊C。又，就一優選實施例而言，此布線層440可以增層技術(build-up layer)制作，以降低制作成本。
隨后，如圖8所示，制作一阻焊層(solder mask)450覆蓋布線層440。并且，于此阻焊層450中制作至少一開口452以暴露布線層440上的接觸墊C。然后，在此開口452內制作凸塊、焊球或是引出針腳(圖中以焊球460為例)，以作為本發明嵌入封裝結構的輸出輸入(I/O)元件。
值得注意的是，本發明的封裝工藝于芯片400嵌入封裝基板300后，方始以激光鉆孔技術于絕緣層420中制作穿孔422使金屬墊410a裸露。所以，可以降低金屬墊410a暴露于空氣而產生氧化物的可能性。也因此，本發明的金屬墊410a可以選用易氧化的銅金屬為材料。其次，由于布線層440中的導線部分(即圖中的金屬圖案層442與446)，通常亦由銅金屬所制作，因此，本發明的金屬墊410a可以直接連結至布線層440的導線部分，而不需要在金屬墊410a與插塞P之間額外制作一凸塊底層金屬層(Under BumpMetal)。
其次，夾合于芯片400與布線層440之間的絕緣層420由高分子材料所構成。藉助此高分子材料的特性，除了有助于布線層440附著于芯片400表面外，亦可以緩解芯片400、封裝基板300與布線層440間的內應力，以避免封裝結構產生斷線的可能性。
如圖3B所示，本發明的待封裝芯片400表面的金屬墊410a于晶片階段的工藝中，即受到絕緣層420的覆蓋與保護。一直到將芯片400嵌入封裝基板300后，如圖6所示，方始以激光鉆孔的方式，于絕緣層420中制作穿孔422以暴露金屬墊410a。因此，本發明的封裝工藝可以將芯片400表面的金屬墊410a受到氧化的可能性降到最低。
由此觀之，相較于圖1E的傳統嵌入式封裝結構，本發明的嵌入式封裝結構容許使用銅金屬制作金屬墊410a，因而不需在金屬墊410a上額外制作凸塊底層金屬層、金屬凸塊與有機保護膜，可以降低封裝成本。其次，由于本發明的封裝工藝中，金屬墊410a與布線層440的導線部分選用相同的材料，因此可以降低封裝結構的阻值，以提升其電性能。同時，由于本發明的封裝工藝可以避免氧化物的產生，因此，可以避免封裝結構內產生斷線，以提高封裝結構的可靠度。
其次，本發明的絕緣層420于晶片級封裝工藝中所制作，而非如圖1C的傳統嵌入式封裝結構，于芯片200嵌入封裝基板100后，方就各個待封裝芯片200表面分別制作絕緣層120。因此，相較于此傳統封裝工藝，本發明的封裝工藝可以有效降低封裝成本。
另外，相較于圖2C的傳統嵌入式封裝結構，于芯片200表面預先以晶片級封裝技術制作布線層210。本發明的嵌入式封裝結構于晶片級封裝工藝中，僅預先于晶片W表面涂布一絕緣層420。因此，可以有效降低封裝成本，同時，也可以縮短芯片表面的金屬墊與封裝結構外表面間的互連線的距離，以提升封裝結構的電性能。
以上所述利用優選實施例詳細說明本發明，而非限制本發明的范圍，而且本領域內的技術人員皆能明了，適當而作些微的改變及調整，仍將不失本發明的要義所在，亦不脫離本發明的精神和范圍。
權利要求
1.一種嵌入式封裝結構，包括一封裝基板；一芯片，其上表面具有至少一金屬墊，作為該芯片的輸出輸入(I/O)元件，并且，該芯片嵌入該封裝基板內，而該芯片的上表面裸露于外；一絕緣層，覆蓋于該芯片上，并且具有至少一穿孔以暴露該金屬墊的上表面；以及一布線層，位于該絕緣層上方，并且，該布線層的底部具有一插塞填入該穿孔內以連接該金屬墊，該布線層的頂端具有一接觸墊，作為該嵌入式封裝結構的輸出輸入元件。
2.如權利要求1的嵌入式封裝結構，更包括一阻焊層，覆蓋該布線層，并且具有一開口以暴露該接觸墊，該開口內制作有一凸塊、一焊球或一針腳，連接該接觸墊。
3.如權利要求1的嵌入式封裝結構，其中該芯片更具有至少一測試金屬墊位于該芯片的該上表面且外露于該絕緣層。
4.如權利要求1的嵌入式封裝結構，其中，該絕緣層由聚酰亞胺(PI)或苯并環丁烯(BCB)所構成。
5.如權利要求1的嵌入式封裝結構，其中，該金屬墊與該插塞由銅金屬所構成。
6.一種芯片的封裝方法，包括提供一芯片，該芯片具有多個非測試金屬墊、多個測試金屬墊及至少一絕緣層，該絕緣層覆蓋該些非測試金屬墊，而該些測試金屬墊外露于該絕緣層；提供一封裝基板；將該芯片嵌入該封裝基板，并且，該絕緣層裸露于外；以激光鉆孔技術于該絕緣層內形成至少一穿孔以暴露該非測試金屬墊；以及制作一布線層于該絕緣層上，該布線層具有一插塞填入該穿孔以連接該非測試金屬墊。
7.如權利要求6的封裝方法，制作該布線層之后，更包括制作一阻焊層覆蓋該布線層，該阻焊層具有至少一開口以暴露該布線層；以及制作一凸塊、一焊球或一針腳制作于該開口內，連接至該布線層。
8.如權利要求6的封裝方法，其中，制作該布線層的步驟，包括制作一第一金屬圖案層于該絕緣層表面，該第一金屬圖案層填入該穿孔以連接該非測試金屬墊；形成一介電層覆蓋該第一金屬圖案層，該介電層具有至少一開口以暴露該第一金屬圖案層；以及制作一第二金屬圖案層于該介電層上，該第二金屬圖案層填入該介電層的開口，以連接至該第一金屬圖案層，同時形成一接觸墊于該介電層的上表面。
9.如權利要求6的封裝方法，其中，該金屬墊與該布線層的導線部分由銅金屬所構成。
10.如權利要求6的封裝方法，其中，該絕緣層由聚酰亞胺(PI)或苯并環丁烯(BCB)所構成。
11.如權利要求6的封裝方法，其中，提供該芯片的步驟，包含提供一晶片，該晶片上劃分有多片芯片，并且，各該芯片的上表面分別具有該些非測試金屬墊及該些測試金屬墊；制作一絕緣層于該晶片上表面，以完全覆蓋該些芯片上的非測試金屬墊；以及切割將該晶片，以分割出該些芯片。
12.如權利要求6的封裝方法，其中該芯片的該些非測試金屬墊作為該芯片的輸出輸入(I/O)元件。
全文摘要
一種嵌入式封裝結構(embedded package)，具有一封裝基板、一待封裝芯片、一絕緣層與一布線層。芯片的上表面具有至少一金屬墊。此芯片嵌入封裝基板內，并且，其上表面裸露于外。絕緣層覆蓋于芯片上，并且具有至少一穿孔以暴露金屬墊的上表面。布線層位于絕緣層上方。此布線層的底部具有一插塞填入穿孔內，以連接至金屬墊。而此布線層的頂端具有一接觸墊。本發明還提供一種芯片的封裝方法。
文檔編號H01L21/60GK1767184SQ20051009915
公開日2006年5月3日 申請日期2005年9月9日 優先權日2005年9月9日
發明者張文遠, 楊智安 申請人:威盛電子股份有限公司