專利名稱：具有非晶硅monos存儲(chǔ)單元結(jié)構(gòu)的半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用于半導(dǎo)體器件制造的集成電路及其處理。更具體地， 本發(fā)明提供一種具有存儲(chǔ)單元的半導(dǎo)體器件和一種制造該器件的方法。僅 作為實(shí)例，本發(fā)明已應(yīng)用于三維(3D)非晶硅(a-Si)金屬-氧化物-氮化物-氧 化物半導(dǎo)體(MONOS)存儲(chǔ)單元結(jié)構(gòu)和一種用于制造該存儲(chǔ)單元結(jié)構(gòu)的方 法。但是應(yīng)該認(rèn)識(shí)到本發(fā)明擁有更寬廣的可應(yīng)用范圍。例如，本發(fā)明可以 應(yīng)用于諸如動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器器件、靜態(tài)隨機(jī)存取存儲(chǔ)器器件、閃速存 儲(chǔ)器器件等等的各種器件中。
背景技術(shù)：
集成電路或"IC"己從制造在單片硅上的少數(shù)相互連接的器件發(fā)展 到數(shù)百萬的器件。當(dāng)前的IC提供了遠(yuǎn)超過最初所想象的性能和復(fù)雜性。 為了實(shí)現(xiàn)在復(fù)雜性和電路密度(即能夠封裝在給定芯片面積上的器件數(shù) 目)上的改進(jìn)，最小器件特征尺寸，也稱為器件"幾何形狀(geometry)", 已隨著每一代IC而變得越來越小。現(xiàn)在半導(dǎo)體器件正以小于四分之一微 米寬的特征來制造。
增加電路密度不僅改善了 IC的復(fù)雜性和性能，而且還向消費(fèi)者提 供了較低成本的零件。IC制造設(shè)備可花費(fèi)數(shù)億或甚至數(shù)十億美元。每一制 造設(shè)備將有某種晶片生產(chǎn)量，并且每一晶片在其上將有特定數(shù)量的IC。因 此，通過使IC的單個(gè)器件更小，可在每一晶片上制造更多的器件，從而 增加制造設(shè)備的產(chǎn)量。使器件更小是很有挑戰(zhàn)性的，因?yàn)橛糜贗C制造的 每個(gè)工藝是有限度的。那就是說， 一個(gè)給定工藝典型地只作用到某一特征 尺寸，然后需要改變工藝或器件布局。
在過去，減少存儲(chǔ)器件一直是一項(xiàng)有挑戰(zhàn)性的任務(wù)。舉例來說，對(duì) 于非易失性存儲(chǔ)器件，由于無力在不減少每單位面積上的存儲(chǔ)容量的情況
下減小存儲(chǔ)單元的尺寸，這阻礙了高密度存儲(chǔ)器的發(fā)展。在過去，己經(jīng)針 對(duì)減小尺度的存儲(chǔ)單元開發(fā)了各種傳統(tǒng)技術(shù)。遺憾的是，這些傳統(tǒng)技術(shù)通 常是不充分的。
因此，可以看出需要一種用于存儲(chǔ)單元結(jié)構(gòu)的改善的器件設(shè)計(jì)和技術(shù)。

發(fā)明內(nèi)容
本發(fā)明涉及用于半導(dǎo)體器件制造的集成電路及其處理。更具體地， 本發(fā)明提供一種具有存儲(chǔ)單元的半導(dǎo)體器件以及該器件的制造方法。僅作
為實(shí)例，本發(fā)明已應(yīng)用于三維(3D)非晶硅(a-Si)金屬-氧化物-氮化物-氧化物 半導(dǎo)體(MONOS)存儲(chǔ)單元結(jié)構(gòu)和一種用于制造該存儲(chǔ)單元結(jié)構(gòu)的方法。但 是應(yīng)該認(rèn)識(shí)到本發(fā)明擁有更寬廣的可應(yīng)用范圍。例如，本發(fā)明可以應(yīng)用于 諸如動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器器件、靜態(tài)隨機(jī)存取存儲(chǔ)器器件、閃速存儲(chǔ)器器 件等等的各種器件中。
在一個(gè)特定實(shí)施例中，本發(fā)明提供一種具有a-Si MONOS存儲(chǔ)單元 結(jié)構(gòu)的器件。該器件包括基片、基片上的絕緣層以及嵌入在電介質(zhì)層中的 一個(gè)或多個(gè)源區(qū)或漏區(qū)。 一個(gè)或多個(gè)源區(qū)或漏區(qū)的每一個(gè)包括n型a-Si 層、擴(kuò)散勢(shì)壘層和傳導(dǎo)層。與電介質(zhì)層有共面表面的n型a-Si層位于擴(kuò)散 勢(shì)壘層上。擴(kuò)散勢(shì)壘層覆蓋傳導(dǎo)層。另外，該器件包括覆蓋n型a-Si層和 電介質(zhì)層的共面表面的本征型(i型)a-Si層。此外，該器件包括覆蓋i型a-Si 層的p型a-Si層。該器件還包括覆蓋p型a-Si層的氧化物-氮化物-氧化物 (ONO)層和覆蓋ONO層的至少一個(gè)控制柵。
在一個(gè)替選的特定實(shí)施例中，本發(fā)明提供一種制造a-Si MONOS存 儲(chǔ)單元結(jié)構(gòu)的方法。該方法包括提供基片、在基片上形成第一絕緣層以及
在第一絕緣層上形成一個(gè)或多個(gè)源區(qū)或漏區(qū)。 一個(gè)或多個(gè)源區(qū)或漏區(qū)的每 一個(gè)與第一表面相關(guān)并且包括n型a-Si層、勢(shì)壘層和傳導(dǎo)層。n型a-Si層
位于勢(shì)壘層上。勢(shì)壘層覆蓋傳導(dǎo)層。另外，該方法包括在第一絕緣層上形
成第二絕緣層。第二絕緣層與基本上與第一表面共面的第二表面相關(guān)。該 方法還包括形成覆蓋第一表面和第二表面的i型a-Si層以及形成覆蓋i 型a-Si層的p型a-Si層。此外，該方法包括形成覆蓋p型a-Si層的氧 化物-氮化物-氧化物(ONO)層。該方法還包括形成覆蓋ONO層的金屬層和 通過圖案化金屬層來形成至少一個(gè)控制柵。
在另一個(gè)特定實(shí)施例中，覆蓋i型a-Si層的p型a-Si能夠在n型 a-Si表面上形成p-i-n 二極管結(jié)。這個(gè)p-i-n 二極管結(jié)可以作為每個(gè)存儲(chǔ)比 特的存取器件，具有改善的信噪比和減小的縮放限制。在另一個(gè)特定實(shí)施 例中，n型a-Si源區(qū)、p型a-Si溝道層以及下一n型a-Si漏區(qū)的組合能夠 形成薄膜晶體管(TFT)。 TFT可以作為存儲(chǔ)單元的替選存取器件。另外， 單元結(jié)構(gòu)化設(shè)計(jì)的簡(jiǎn)單性提供了以3D的形式堆疊的能力。例如，整個(gè)存 儲(chǔ)單元結(jié)構(gòu)可以以交叉點(diǎn)存儲(chǔ)器體系結(jié)構(gòu)的形式來實(shí)施，其中ONO層內(nèi) 的每個(gè)存儲(chǔ)器存儲(chǔ)元件可以?shī)A在正交字線和位線陣列之間。
除了能夠3D堆疊以外，通過本發(fā)明還可以獲得很多勝過傳統(tǒng)技術(shù) 的益處。根據(jù)某些實(shí)施例，本發(fā)明結(jié)合了 ONO電荷捕獲存儲(chǔ)器存儲(chǔ)設(shè)計(jì) 的高可靠性、使用p-i-n 二極管作為存取器件的小幾何單元尺寸以及在存 儲(chǔ)單元容忍的溫度內(nèi)摻雜劑活化與制造的低熱量預(yù)算的優(yōu)點(diǎn)。另外，本發(fā) 明提供一種不必對(duì)傳統(tǒng)設(shè)備和工藝進(jìn)行實(shí)質(zhì)修改而與傳統(tǒng)CMOS生產(chǎn)丄 藝技術(shù)兼容的易于使用的過程。在一些實(shí)施例中，該方法提供通過滿足3D 存儲(chǔ)單元結(jié)構(gòu)的可堆疊性和熱預(yù)算約束的a-Si薄膜的低溫沉積來形成 p-i-n 二極管結(jié)的工藝。根據(jù)該實(shí)施例，可以獲得這些益處中的--個(gè)或多個(gè)。 這些益處以及其它益處將在本說明書中尤其是在以下進(jìn)行更詳細(xì)描述。
參考詳細(xì)的說明書和隨后的附圖可以更完整地理解本發(fā)明的各個(gè) 附加的目的、特征和優(yōu)點(diǎn)。


圖1是根據(jù)本發(fā)明一個(gè)實(shí)施例的a-SiMONOS存儲(chǔ)單元的簡(jiǎn)化側(cè)視
圖2是示出根據(jù)本發(fā)明一個(gè)實(shí)施例的制造a-Si MONOS存儲(chǔ)單元結(jié) 構(gòu)的簡(jiǎn)化示圖3A是示出根據(jù)本發(fā)明一個(gè)實(shí)施例的用于制造a-Si MONOS存儲(chǔ) 單元結(jié)構(gòu)而在基片上形成第一絕緣層的方法的簡(jiǎn)化示圖3B是示出根據(jù)本發(fā)明一個(gè)實(shí)施例的用于制造a-Si MONOS存儲(chǔ) 單元結(jié)構(gòu)而按順序形成傳導(dǎo)層、擴(kuò)散勢(shì)壘層和n型a-Si層的方法的簡(jiǎn)化示 圖3C是示出根據(jù)本發(fā)明一個(gè)實(shí)施例的用于制造a-Si MONOS存儲(chǔ) 單元結(jié)構(gòu)而形成源區(qū)或漏區(qū)的方法的簡(jiǎn)化示圖3D是示出根據(jù)本發(fā)明一個(gè)實(shí)施例的用于制造a-Si MONOS存儲(chǔ) 單元結(jié)構(gòu)而在源區(qū)或漏區(qū)周圍形成第二絕緣層的方法的簡(jiǎn)化示圖3E是示出根據(jù)本發(fā)明一個(gè)實(shí)施例的用于制造a-Si MONOS存儲(chǔ) 單元結(jié)構(gòu)而形成源區(qū)或漏區(qū)與第二絕緣層的共面表面的方法的簡(jiǎn)化示圖3F是示出根據(jù)本發(fā)明一個(gè)實(shí)施例的用于制造a-Si MONOS存儲(chǔ) 單元結(jié)構(gòu)而形成p-i-n 二極管結(jié)的方法的簡(jiǎn)化示圖3G是示出根據(jù)本發(fā)明一個(gè)實(shí)施例的用于制造a-Si MONOS存儲(chǔ) 單元結(jié)構(gòu)而形成ONO層的方法的簡(jiǎn)化示圖3H是示出根據(jù)本發(fā)明一個(gè)實(shí)施例的用于制造a-Si MONOS存儲(chǔ) 單元結(jié)構(gòu)而在ONO層上形成金屬控制柵的方法的簡(jiǎn)化示圖31是示出根據(jù)本發(fā)明一個(gè)實(shí)施例的用于制造三維a-Si MONOS 存儲(chǔ)單元結(jié)構(gòu)而形成層間電介質(zhì)的方法的簡(jiǎn)化示圖。
具體實(shí)施例方式
本發(fā)明涉及用于半導(dǎo)體器件制造的集成電路及其處理。更具體地， 本發(fā)明提供一種具有存儲(chǔ)單元的半導(dǎo)體器件和一種制造該器件的方法。僅 作為實(shí)例，本發(fā)明已應(yīng)用于三維(3D)非晶硅(a-Si)金屬-氧化物-氮化物-氧化
物半導(dǎo)體(MONOS)存儲(chǔ)單元結(jié)構(gòu)和一種用于制造該存儲(chǔ)單元結(jié)構(gòu)的方法。
但是應(yīng)該認(rèn)識(shí)到本發(fā)明擁有更寬廣的可應(yīng)用范圍。例如，本發(fā)明可以應(yīng)用 于諸如動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器器件、靜態(tài)隨機(jī)存取存儲(chǔ)器器件、閃速存儲(chǔ)器 器件等等的各種器件中。
如上所述，各種傳統(tǒng)技術(shù)已經(jīng)涉及減小尺寸的存儲(chǔ)單元。根據(jù)傳統(tǒng) 技術(shù)之一，以堆疊的柵結(jié)構(gòu)來實(shí)現(xiàn)存儲(chǔ)單元。例如，堆疊結(jié)構(gòu)利用通過源 區(qū)和溝道區(qū)的 一 個(gè)或多個(gè)溝道熱電子而被編程并且然后通過
Fowler-Norheim隧道效應(yīng)來擦除。
遺憾的是，堆疊的柵單元結(jié)構(gòu)是二維陣列類型，通常隨著單元尺寸 縮小，每單位面積存儲(chǔ)容量就變小。 一個(gè)可行的解決方案是在包含CMOS 支持電路的a-Si基片之上堆疊三維的若干層存儲(chǔ)器陣列。根據(jù)各個(gè)實(shí)施 例，本發(fā)明提供三維存儲(chǔ)單元結(jié)構(gòu)。例如，本發(fā)明的某些實(shí)施例提供在存 儲(chǔ)單元中制造可堆疊存取器件的能力。這要求改善存儲(chǔ)單元結(jié)構(gòu)設(shè)計(jì)，使 其能夠滿足下列屬性中的一個(gè)或多個(gè)，這些屬性包括堆疊能力、小幾何 形狀、低泄漏電流、雙向可操作、易于集成到低溫后端CMOS流中、成 本效率、效率等等。因此，本發(fā)明的各個(gè)實(shí)施例提供了一種非晶硅金屬-氧化物-氮化物-氧化物半導(dǎo)體(a-SiMONOS)存儲(chǔ)單元結(jié)構(gòu)。應(yīng)該理解，術(shù) 語"a-SiMONOS"是指一類存儲(chǔ)單元結(jié)構(gòu)并且是廣義定義的。例如，"a-Si MONOS"可以根據(jù)圖1來說明。
圖1是具有能夠被三維堆疊的a-Si MONOS存儲(chǔ)單元結(jié)構(gòu)的半導(dǎo)體 器件100的簡(jiǎn)化示圖。該示圖僅是實(shí)例，其不應(yīng)過度地限制權(quán)利要求的范 圍。本領(lǐng)域普通技術(shù)人員將認(rèn)識(shí)到許多變化、替選和修改。器件100包括 以下組件
1. 基片10;
2. 電介質(zhì)層20;
3. 傳導(dǎo)層30;
4. 擴(kuò)散勢(shì)壘層35;5. —個(gè)或多個(gè)n型a-Si源區(qū)或漏區(qū)40;
6. i型a-Si中間層50;
7. p型a-Si層60;
8. 氧化物-氮化物-氧化物(ONO)層70;以及
9. 金屬柵區(qū)80。
雖然上面已經(jīng)示出了對(duì)于器件IOO使用選定組的組件，但是也可以 有許多替選、修改和變化。例如，某些組件可以被擴(kuò)展和/或組合。其它組 件可以插入到上面指出的那些組件中。根據(jù)該實(shí)施例，組件的布置可以與 替換的其他組件互換。在本說明書各處特別是在下面可找到這些組件進(jìn) 步的細(xì)節(jié)。
在一個(gè)實(shí)施例中，基片10由半導(dǎo)體材料制造。例如，半導(dǎo)體材料 是硅。在另一實(shí)例中，基片IO包括多個(gè)半導(dǎo)體器件，如利用電介質(zhì)鈍化 的a-Si MONOS存儲(chǔ)器陣列。
電介質(zhì)層20位于基片10上。在一個(gè)實(shí)施例中，電介質(zhì)層20的至 少一部分由在硅基片上通過熱氧化處理形成的二氧化硅組成。在另一個(gè)實(shí) 施例中，電介質(zhì)層20是由高密度等離子體(HDP)輔助的化學(xué)氣相沉積所沉 積的氧化硅或者TEOS沉積的氧化硅。
在電介質(zhì)層20中嵌入一個(gè)或多個(gè)約束區(qū)。這些約束區(qū)每個(gè)都包含 傳導(dǎo)層、擴(kuò)散勢(shì)壘層以及半導(dǎo)體源區(qū)或漏區(qū)。在如圖l所示的典型約束區(qū) 中，傳導(dǎo)層30位于底部并且擴(kuò)散勢(shì)壘層35覆蓋傳導(dǎo)層30，接著是n型 a-Si層40。 n型a-Si層40有與電介質(zhì)層20的表面共面的表面。n型a-Si 層40能夠形成器件100的源區(qū)或漏區(qū)。n型源區(qū)或漏區(qū)40通過擴(kuò)散勢(shì)壘 層35傳導(dǎo)地連接到傳導(dǎo)層30。傳導(dǎo)層30能夠與存儲(chǔ)器位線(圖1中未示 出)電耦合以便執(zhí)行對(duì)存儲(chǔ)單元的編程或擦除功能。在一個(gè)實(shí)施例中，傳 導(dǎo)層30是包含金屬的材料或者金屬合金材料。例如，材料是硅化鈦。在 另一個(gè)實(shí)施例中，擴(kuò)散勢(shì)壘層35是氮化鈦。
參見圖1， n型a-Si源區(qū)或漏區(qū)40包含無氫非晶硅，所述無氫非晶硅位于嵌入在電介質(zhì)區(qū)域20中的約束區(qū)內(nèi)的頂部。在一個(gè)實(shí)施例中，非晶硅與n型摻雜劑(例如As、 P等)摻雜以便以電子作為其主要載流子而 具有傳導(dǎo)性。如圖l中所看到的，在另一個(gè)實(shí)施例中，n型a-Si源區(qū)或漏 區(qū)40具有與電介質(zhì)層20共面的表面。
再次參考圖1， i型a-Si層50位于n型a-Si源區(qū)或漏區(qū)40和電介 質(zhì)層20的共面表面上。i型a-Si層50是沒有雜質(zhì)摻雜的本征半導(dǎo)體。在 一個(gè)實(shí)施例中，i型a-Si層50至少部分地與n型a-Si源區(qū)或漏區(qū)40直接 接觸。另外，p-型a-Si層60位于i型a-Si層50上。在一個(gè)實(shí)例中，p型 a-Si層以p型摻雜劑(例如B、 Ga等)摻雜，以空穴作為其主要載流子。參 見圖1，在另一個(gè)實(shí)施例中，p型a-Si層60和覆蓋約束n型a-Si源區(qū)或漏 區(qū)40的i型a-Si層50在器件100中形成a-Si p-i-n 二極管結(jié)。在另 一個(gè)實(shí) 施例中，位于兩個(gè)相鄰n型a-Si源區(qū)或漏區(qū)40上的p型a-Si層60能夠形 成p溝道薄膜晶體管(TFT)。 a-Si p-i-n 二極管結(jié)或p溝道TFT都可以用作 器件100的存儲(chǔ)器存取器件。
參見圖1 ， ONO層70位于p型a-Si層60上。ONO層70包括覆 蓋p型a-Si層60的下氧化物層72，接著是覆蓋下氧化物層72的氮化物 層75，以及覆蓋氮化物層75的上氧化物層78。例如，下氧化物層72和 上氧化物層78由原子層沉積的二氧化硅制成。氮化物層75由原子層沉積 的氮化硅制成。在一個(gè)實(shí)施例中，下氧化物層72是器件100的隧道氧化 物，用于使熱載流子注入到電荷捕獲氮化物層75中以便進(jìn)行存儲(chǔ)器存儲(chǔ)。 在另一個(gè)實(shí)施例中，上氧化物層78是用于阻擋電荷從電荷捕獲氮化物層 75泄漏的阻擋電介質(zhì)或柵絕緣層。ONO層70可以被修改以便優(yōu)化某些器 件設(shè)計(jì)要求。例如，可以調(diào)整氮化硅層中的組成以及隧道氧化物和阻擋電 介質(zhì)的厚度以便為存儲(chǔ)器件提供增強(qiáng)的性能。在另一實(shí)例中，可以精細(xì)調(diào) 整和控制在氮化硅層中捕獲的電荷量以使每一單元儲(chǔ)存4個(gè)或者更多比 特。
再來參考圖1，器件100還包括至少一個(gè)金屬柵區(qū)80作為控制柵。
通過將一金屬層圖案化來形成金屬柵區(qū)80，該金屬層形成為覆蓋ONO層 70。圖案化的金屬柵區(qū)80至少位于形成p-i-n a-Si二極管結(jié)的一個(gè)約束n 型a-Si源區(qū)或漏區(qū)40之上。金屬柵區(qū)80的圖案幾何形狀未在圖1中特別 示出，其只是一個(gè)實(shí)例并且本領(lǐng)域普通技術(shù)人員將認(rèn)識(shí)到金屬柵區(qū)80的 許多變化、替選和修改以及它們的相互聯(lián)系。例如，金屬柵區(qū)80可以電 耦合到存儲(chǔ)器陣列字線(未示出)，存儲(chǔ)器陣列字線可以與耦合到傳導(dǎo)層30 的存儲(chǔ)器位線正交。在一個(gè)實(shí)施例中，作為存儲(chǔ)單元的控制柵的金屬柵區(qū) 80可以用具有高功函數(shù)的材料制成以便抑制寄生的柵擦除電流。在一個(gè)實(shí) 例中，金屬柵區(qū)80包括鈦材料。在另一實(shí)例中，金屬柵區(qū)80包括鋁材料。
根據(jù)本發(fā)明的一個(gè)實(shí)施例，具有a-SiMONOS存儲(chǔ)單元結(jié)構(gòu)的器件 100可以在側(cè)向上復(fù)制以形成一個(gè)存儲(chǔ)器陣列。存儲(chǔ)器陣列還可以用具有 到柵、源區(qū)或漏區(qū)的多個(gè)金屬互連和/或接觸的層間電介質(zhì)來鈍化。在另-個(gè)實(shí)施例中，鈍化層可以進(jìn)一步被平坦化以便再次形成用于堆疊多個(gè)器件 IOO的基片。在另一個(gè)實(shí)施例中，本發(fā)明提供一種能夠以多層堆疊以形成 三維存儲(chǔ)器陳列的a-Si MONOS存儲(chǔ)單元結(jié)構(gòu)。
圖2是示出根據(jù)本發(fā)明實(shí)施例的用于制造a-Si MONOS存儲(chǔ)單元結(jié) 構(gòu)的方法的簡(jiǎn)化示圖。該示圖僅是實(shí)例，其不應(yīng)該過度限制此處的權(quán)利要 求的范圍。方法2000包括以下過程
1. 用于在基片上形成第一絕緣層的過程2100;
2. 用于形成n型a-Si源區(qū)或漏區(qū)的過程2200;
3. 用于形成覆蓋i型a-Si層的p型a-Si層的過程2300;
4. 用于形成ONO層的過程2400;
5. 用于形成金屬控制柵的過程2500;以及
6. 用于形成層間電介質(zhì)的過程2600。
上述一系列過程提供了根據(jù)本發(fā)明一個(gè)實(shí)施例的一種方法。也可以 提供其它替選方案，在其中增加了一些過程、刪除了一個(gè)或多個(gè)過程或者 按照不同的順序提供一個(gè)或多個(gè)過程等等，而不背離此處的權(quán)利要求范
圍。例如，具有通過方法2000制成的a-Si MONOS存儲(chǔ)單元結(jié)構(gòu)的半導(dǎo) 體器件是器件100。本發(fā)明的更多細(xì)節(jié)可以在本說明書各處并且特別是在 以下找到。
在過程2100，在基片上形成絕緣層。圖3A示出了一種根據(jù)本發(fā)明 實(shí)施例的用于制造具有a-Si MONOS存儲(chǔ)單元結(jié)構(gòu)的半導(dǎo)體器件而形成絕 緣層的簡(jiǎn)化方法。該示圖僅是實(shí)例，其不應(yīng)該過度限制權(quán)利要求的范圍。 本領(lǐng)域普通技術(shù)人員將認(rèn)識(shí)到許多變化、替選和修改。
如圖3A中所示，提供了起動(dòng)基片IIO。例如，基片110包括硅。 在另一個(gè)實(shí)例中，基片IIO包括多個(gè)半導(dǎo)體器件，所述半導(dǎo)體器件包括利 用鈍化嵌入在層間電介質(zhì)中的多個(gè)CMOS存儲(chǔ)器件。在基片110上，形成 第一絕緣層120。在一個(gè)實(shí)施例中，第一絕緣層120包括二氧化硅。例如， 通過熱氧化過程形成二氧化硅。在另一個(gè)實(shí)例中，通過使用高密度等離子 體化學(xué)氣相沉積(HDP-CVD)技術(shù)來沉積二氧化硅層。
參考圖2，在過程2200，形成一個(gè)或多個(gè)n型a-Si源區(qū)或漏區(qū)。 圖3B、 3C、 3D和3E示出了一種根據(jù)本發(fā)明實(shí)施例的用于制造具有a-Si MONOS存儲(chǔ)單元結(jié)構(gòu)的半導(dǎo)體器件而形成一個(gè)n型a-Si源區(qū)或漏區(qū)的簡(jiǎn) 化方法。這些示圖僅是實(shí)例，其不應(yīng)該過度限制權(quán)利要求的范圍。本領(lǐng)域 普通技術(shù)人員應(yīng)該認(rèn)識(shí)到許多變化、替選和修改。例如，可以執(zhí)行過程2200 來制造器件100。
如圖3B中所示，在第一絕緣層120上順序地形成傳導(dǎo)層130、擴(kuò) 散勢(shì)壘層135和n型a-Si層140。在一個(gè)實(shí)施例中，傳導(dǎo)層130由金屬硅 化物材料制成。金屬硅化物能夠形成用于電耦合的接觸墊。例如，傳導(dǎo)層 130可以與沿著特定方向嵌入在第一絕緣層120中的存儲(chǔ)器陣列位線(未示 出)電耦合。在另一個(gè)實(shí)例中，傳導(dǎo)層130是硅化鈦(TiSi2)。在另一個(gè)實(shí)施 例中，TiSi2層可以通過包括蒸發(fā)、濺射或CVD在內(nèi)的各種沉積技術(shù)來形 成。例如，TiSi2層通過使用SiH4和TiCU等的氣體混合物的熱CVD和隨 后的600-800°C熱退火來形成。
在又一個(gè)實(shí)施例中，為了減少金屬相互擴(kuò)散問題，在半導(dǎo)體層形成
之前沉積覆蓋傳導(dǎo)層130的擴(kuò)散勢(shì)壘層135。例如，擴(kuò)散勢(shì)壘層135由氮 化鈦(TiN)材料制成。在另一個(gè)實(shí)例中，利用低壓化學(xué)氣相沉積(LPCVD) 或物理氣相沉積(PVD)來沉積TiN層。再次參考圖3B，在擴(kuò)散勢(shì)壘層135 上形成n型a-Si層140。在另一個(gè)實(shí)施例中，通過利用SiH4 / PH3 / H2氣 體混合物的流動(dòng)的低溫(< 400。C)等離子體增強(qiáng)的CVD來沉積n型a-Si層 140，其中磷是n型摻雜劑雜質(zhì)。可以使用諸如LPCVD和原子層沉積(ALD) 技術(shù)的其它替選方法來形成n型a-Si層140。顯然，本領(lǐng)域普通技術(shù)人員 將認(rèn)識(shí)到包括其摻雜劑的n型a-Si形成的許多其它替選。
在過程2200，參考圖3C，根據(jù)本發(fā)明的一個(gè)實(shí)施例，對(duì)于連續(xù)的 層130、 135和140執(zhí)行圖案化和蝕刻。在一個(gè)實(shí)施例中，利用光致抗蝕 劑層的應(yīng)用以及接著在圖案化光掩模下的UV曝光來執(zhí)行圖案化。對(duì)光致 抗蝕劑層進(jìn)行顯影以及對(duì)曝光的抗蝕劑材料進(jìn)行剝離清洗產(chǎn)生由部分露 出的n型a-Si層140和仍然由抗蝕劑層覆蓋的一個(gè)或多個(gè)約束區(qū)組成的表 面。此外，執(zhí)行等離子體蝕刻來去除未遮蔽的層130、 135和140直到露 出第一絕緣層120。刻蝕過程是各向異性的因此保留了抗蝕劑層圖案所覆 蓋的區(qū)域。在去除抗蝕劑層之后，如圖3C中所示形成一個(gè)或多個(gè)約束區(qū) 150。在一個(gè)實(shí)施例中， 一個(gè)或多個(gè)約束區(qū)150的每一個(gè)都包括約束部分n 型a-Si層140a、擴(kuò)散勢(shì)壘層135a和傳導(dǎo)層130a。約束n型a-Si層140a 位于覆蓋約束傳導(dǎo)層130a的約束擴(kuò)散勢(shì)壘層135a上。
另外在過程2200，增加了第二絕緣層160以便完全覆蓋所形成的 一個(gè)或多個(gè)約束區(qū)150以及第一絕緣層120的暴露區(qū)域，如圖3D所示。 在一個(gè)實(shí)施例中，第二絕緣層160包括氧化硅。例如，氧化硅利用高密度 等離子體(HDP)化學(xué)氣相沉積來沉積。在另一實(shí)例中，氧化硅是原硅酸四 乙酯TEOS沉積的氧化硅。
參見圖3E，仍然在過程2200，執(zhí)行化學(xué)機(jī)械平坦化(CMP)過程以 便去除第二絕緣層160的額外量直到露出約束區(qū)150中的n型a-Si層140a 并且形成共面表面形成為止。CMP平坦化的表面至少部分包括區(qū)域140a 中n型a-Si層的第一表面141并且部分包括第二絕緣層160的第二表面 161。在另一個(gè)實(shí)施例中，CMP過程和干刻蝕過程的組合或者干刻蝕過 程單獨(dú)可用于去除第二絕緣層160的額外量。在另一個(gè)實(shí)施例中，第二絕 緣層160沉積在約束區(qū)150 (如圖3C所示)周圍直到第二絕緣層160的第 二表面161與區(qū)域140a中的n型a-Si的第一表面141基本上共面。 一個(gè) 或多個(gè)約束區(qū)150的每一個(gè)內(nèi)的n型a-Si層140a嵌入在有共面表面的第 二絕緣層160中并且能夠形成存儲(chǔ)器件的源區(qū)或漏區(qū)。例如，存儲(chǔ)器件是 器件100。
回來參考圖2，在過程2300，形成i型a-Si和p型a-Si的順序?qū)印?圖3F示出了根據(jù)本發(fā)明一個(gè)實(shí)施例的用于制造具有a-Si MONOS存儲(chǔ)單 元的半導(dǎo)體器件而形成覆蓋i型a-Si層的p型a-Si層的簡(jiǎn)化方法。該示圖 僅是實(shí)例，其不應(yīng)該過度地限制權(quán)利要求的范圍。本領(lǐng)域普通技術(shù)人員應(yīng) 該認(rèn)識(shí)到許多變化、替選和修改。
如圖3F所示，本征或者無摻雜的(即i型)a-Si層170形成，覆蓋約 束區(qū)150中的n型a-Si層140a的表面141和第二絕緣層160的表面161 。 在一個(gè)實(shí)施例中，i型a-Si層170至少部分地接觸約束區(qū)150中的n型a-Si 層140a的表面141。在另一個(gè)實(shí)施例中，i型a-Si層170通過利用SiHVHs 氣體混合物的流動(dòng)的低溫(〈400。C)等離子體增強(qiáng)CVD來沉積。在另一實(shí) 例中，i型a-Si層170通過利用在450° C之下的LPCVD使用Si2H6來沉 積非晶硅而形成。也可以使用其它替選方法，例如用ALD方法使用SiH4 或者Si2H6。
另外在過程2300， p型a-Si層180被沉積，覆蓋i型a-Si層170。 例如，p型a-Si層180通過利用SiH4/H2氣體混合物的流動(dòng)的低溫(〈40(T Q等離子體增強(qiáng)CVD工藝來沉積。可以使用諸如LPCVD和ALD技術(shù)的 其它替選方法來形成p型a-Si層180。當(dāng)然，本領(lǐng)域普通技術(shù)人員將認(rèn)識(shí) 到包括其摻雜劑的p型a-Si形成的許多其它替選。在一個(gè)特定實(shí)施例中，
在約束n型a-Si層140a之上，存在i型a-Si和p型a-Si的順序?qū)樱淠?夠形成a-Si p-i-n二極管結(jié)。a-Si p-i-n 二極管結(jié)可以用作存儲(chǔ)單元的存取 器件。在另一個(gè)特定實(shí)施例中，約束區(qū)150中的約束n型a-Si層140a形 成源區(qū)并且相鄰區(qū)域150中的約束n型a-Si層140a形成漏區(qū)。在兩個(gè)區(qū) 域150上，i型a-Si層170上的p型a-Si層180形成將n型源區(qū)連接到n 型漏區(qū)的薄膜晶體管溝道。根據(jù)本發(fā)明的一個(gè)實(shí)施例，包括a-Sip溝道薄 膜晶體管在內(nèi)的這樣一個(gè)結(jié)構(gòu)也可以作為存儲(chǔ)單元的存取器件。
再次參考圖2，在過程2400，形成ONO層。圖3G是示出根據(jù)本 發(fā)明一個(gè)實(shí)施例的用于制造具有a-Si MONOS存儲(chǔ)單元結(jié)構(gòu)的半導(dǎo)體器件 而形成ONO層的簡(jiǎn)化方法。該示圖僅是實(shí)例，其不應(yīng)該過度地限制權(quán)利 要求的范圍。本領(lǐng)域普通技術(shù)人員將認(rèn)識(shí)到許多變化、替選和修改。
參見圖3G， ONO層190形成，覆蓋p型a-Si層180層。ONO層 是被下氧化物層192和上氧化物層198夾在中間的氮化物層195。氮化物 層195可以用作用于存儲(chǔ)器存儲(chǔ)的電荷捕獲絕緣層。例如，氮化物層195 是通過ALD技術(shù)沉積的氮化硅。在另一實(shí)例中，氮化物是富硅氮化物。 下氧化物層192是把氮化物層195與p型a-Si層180分隔開來的隧道氧化 物，其中來自n型a-Si層漏區(qū)140a的熱電子通過編程電場(chǎng)而注入到氮化 物層195中。上氧化物層198是阻擋氧化物或者柵絕緣層，設(shè)置高的勢(shì)壘 層以便使電荷保留在氮化物層195中。在一個(gè)實(shí)例中，下氧化物層192和 上氧化物層198都由二氧化硅制成。在另一實(shí)例中，通過ALD技術(shù)生長(zhǎng) 二氧化硅。在一個(gè)實(shí)施例中，上氧化物層198比下氧化物層192厚。
在過程2500，形成金屬控制柵。圖3H示出根據(jù)本發(fā)明一個(gè)實(shí)施例 的用于制造具有a-Si MONOS存儲(chǔ)單元結(jié)構(gòu)的半導(dǎo)體器件而形成金屬控制 柵的簡(jiǎn)化方法。該示圖僅是實(shí)例，其不應(yīng)該過度地限制權(quán)利要求的范圍。 本領(lǐng)域普通技術(shù)人員將認(rèn)識(shí)到許多變化、替選和修改。例如，執(zhí)行本發(fā)明 方法的過程2500來制造器件100的金屬控制柵。
如圖3H所示，沉積金屬層200，其覆蓋ONO層190。在一個(gè)實(shí)施
例中，金屬層200覆蓋上氧化物層198。金屬層200包括具有高功函數(shù)的 材料。在一個(gè)實(shí)例中，金屬層200由鋁材料制成。在另一實(shí)例中，金屬層 200包括鈦材料。可以通過包括蒸發(fā)、濺射和電化學(xué)沉積(ECD)的各種技 術(shù)來進(jìn)行金屬沉積。
根據(jù)本發(fā)明的一個(gè)實(shí)施例，可以通過圖案化位于在過程2300形成 的a-Si p-i-n 二極管結(jié)之上的ONO層190上的金屬層200來形成控制柵。 在另一個(gè)實(shí)施例中，圖案化的控制柵設(shè)置于在過程2300可替選地形成的p 溝道TFT之上。在另一實(shí)施例中，雙金屬柵可以形成在每個(gè)存儲(chǔ)單元內(nèi)。 用于形成每個(gè)控制柵的圖案化和蝕刻過程包括施加光致抗蝕劑層、遮蔽、 曝光、顯影抗蝕劑、剝離曝光的抗蝕劑殘余、金屬蝕刻以及抗蝕劑層去除 等等。
在另一個(gè)實(shí)施例中，每一個(gè)圖案化的控制柵可以與存儲(chǔ)器陣列字線 電耦合。存儲(chǔ)器陣列字線可以配置為與其存儲(chǔ)器陣列的位線方向正交。雖 然控制柵的詳細(xì)圖案化幾何形狀未在圖3H中明確說明，但是本領(lǐng)域普通 技術(shù)人員將認(rèn)識(shí)到柵結(jié)構(gòu)的許多變化、替選和修改，其不應(yīng)該過度地限制 權(quán)利要求的范圍。在過程2500的結(jié)尾，控制柵的形成完成了 a-SiMONOS 存儲(chǔ)單元結(jié)構(gòu)的形成。例如，器件100的陣列通過包括從過程2100到過 程2500的順序過程在內(nèi)的方法2000而制成。
回來參考圖2，在過程2600，形成層間電介質(zhì)。圖3I示出了形成 層間電介質(zhì)210的簡(jiǎn)化方法，層間電介質(zhì)210覆蓋在過程2500結(jié)尾形成 的具有a-SiMONOS存儲(chǔ)單元結(jié)構(gòu)的器件。該示圖僅是實(shí)例，其不應(yīng)該過 度地限制權(quán)利要求的范圍。本領(lǐng)域普通技術(shù)人員將認(rèn)識(shí)到許多變化、替選 和修改。例如，在層間電介質(zhì)210的形成之前可以在過程2500結(jié)尾形成 具有a-Si MONOS存儲(chǔ)單元結(jié)構(gòu)的多個(gè)器件。另外，金屬互連(未示出)可 以嵌入在層間電介質(zhì)210中用于存儲(chǔ)器陣列的位線或字線。在另一個(gè)特定 實(shí)施例中，通過過程2100到2600形成的a-Si MONOS存儲(chǔ)單元結(jié)構(gòu)是三 維可堆疊的。例如，層間電介質(zhì)可以通過CMP或回蝕刻工藝來平坦化。電介質(zhì)的平坦化表面可以用作基片。然后可以重復(fù)方法2000的一系列過 程(2100 —直到2500)以便形成另一層存儲(chǔ)單元陳列。
如圖3I所示，在一個(gè)特定實(shí)施例中，本發(fā)明提供具有a-SiMONOS 存儲(chǔ)單元結(jié)構(gòu)的器件。該器件包括基片、基片上的電介質(zhì)層以及嵌入在電 介質(zhì)層中的一個(gè)或多個(gè)源區(qū)或漏區(qū)。所述一個(gè)或多個(gè)源區(qū)或漏區(qū)的每一個(gè) 包括n型a-Si層、擴(kuò)散勢(shì)壘層和傳導(dǎo)層。與電介質(zhì)層有一共面表面的n型 a-Si層位于擴(kuò)散勢(shì)壘層上。擴(kuò)散勢(shì)壘層覆蓋傳導(dǎo)層。另外，該器件包括覆 蓋n型a-Si層和電介質(zhì)層的共面表面的本征型(:i型)a-Si層。此外，該器件 包括覆蓋i型a-Si層的p型a-Si層。該器件還包括覆蓋p型a-Si層的氧化 物-氮化物-氧化物(ONO)層和覆蓋ONO層的至少一個(gè)控制柵。
用于制造具有a-Si MONOS存儲(chǔ)單元結(jié)構(gòu)的半導(dǎo)體器件的上述過 程僅是實(shí)例，其不應(yīng)該過度地限制此處權(quán)利要求的范圍。對(duì)于本領(lǐng)域普通 技術(shù)人員來說還可以有許多替選、修改和變化。例如，某些過程可以擴(kuò)展 和/或組合。其它過程可以插入到上面指出的那些過程中。根據(jù)一個(gè)特定實(shí) 施例，方法2000直接提供具有相同結(jié)構(gòu)的器件100的一種二維存儲(chǔ)單元 陣列。根據(jù)另一個(gè)特定實(shí)施例，可以重復(fù)方法2000以便以多層的形式堆 疊存儲(chǔ)單元結(jié)構(gòu)，從而可以制成三維存儲(chǔ)單元結(jié)構(gòu)陣列。n型a-Si源區(qū)或 漏區(qū)、a-Si p-i-n 二極管結(jié)或者p溝道TFT以及跟著金屬控制柵的ONO電 荷捕獲層的形成的簡(jiǎn)單性提供了容易的3D可堆疊性。例如，具有a-Si MONOS存儲(chǔ)單元結(jié)構(gòu)的器件100可以三維地嵌入在較大的芯片中并且在 豎直方向上每單位面積的存儲(chǔ)密度提高。
本發(fā)明具有各種優(yōu)點(diǎn)。本發(fā)明的某些實(shí)施例提供了一種能用于3D 堆疊的a-Si MONOS存儲(chǔ)單元。本發(fā)明的某些實(shí)施例提供了存儲(chǔ)單元中的 a-Si p-i-n 二極管結(jié)作為存儲(chǔ)器存取器件。例如，用低溫(〈450。C) CVD過 程形成a-Si p-i-n 二極管結(jié)，所述過程滿足3D存儲(chǔ)單元的可堆疊性和熱預(yù) 算約束。本發(fā)明的某些實(shí)施例可以降低晶體管泄漏電流并且改善存儲(chǔ)單元 的電荷保留時(shí)間。本發(fā)明的某些實(shí)施例使用與已建立的CMOS技術(shù)完全兼容的工藝來提供一種簡(jiǎn)單的制造3D存儲(chǔ)單元的方法。
還應(yīng)該理解，在此所描述的實(shí)例和實(shí)施例只是為了說明的目的并且 本領(lǐng)域技術(shù)人員能夠想到受其啟發(fā)的各種修改和改變，并且這些修改和改 變將包括在本申請(qǐng)的精神和范圍以及所附權(quán)利要求的范圍內(nèi)。
權(quán)利要求
1.一種制造非晶硅(a-Si)金屬-氧化物-氮化物-氧化物半導(dǎo)體(MONOS)存儲(chǔ)單元結(jié)構(gòu)的方法，該方法包括提供基片；在所述基片上形成第一絕緣層；在所述第一絕緣層上形成一個(gè)或多個(gè)源區(qū)或漏區(qū)，所述一個(gè)或多個(gè)源區(qū)或漏區(qū)的每一個(gè)與第一表面相關(guān)并且包括n型a-Si層、勢(shì)壘層和傳導(dǎo)層，所述n型a-Si層在所述勢(shì)壘層上，所述勢(shì)壘層覆蓋所述傳導(dǎo)層，所述第一表面由n型a-Si組成；在所述第一絕緣層上形成第二絕緣層，所述第二絕緣層與第二表面相關(guān)，所述第二表面基本上與所述第一表面共面；形成覆蓋所述第一表面和所述第二表面的i型a-Si層；形成覆蓋所述i型a-Si層的p型a-Si層；形成覆蓋所述p型a-Si層的ONO(氧化物-氮化物-氧化物)層；形成覆蓋所述ONO層的金屬層；以及通過圖案化所述金屬層來形成至少一個(gè)控制柵。
2. 權(quán)利要求1的方法，其中在所述第一絕緣層上形成一個(gè)或多個(gè)源區(qū)或漏區(qū)的方法進(jìn)一步包括在所述第一絕緣層上沉積所述傳導(dǎo)層；沉積覆蓋所述傳導(dǎo)層的所述勢(shì)壘層；沉積覆蓋所述勢(shì)壘層的所述n型a-Si層；以及圖案化所述n型a-Si層、所述勢(shì)壘層和所述傳導(dǎo)層以便形成包括所 述第一表面的約束區(qū)。
3. 權(quán)利要求2的方法，其中所述傳導(dǎo)層是包括TiSi2的金屬硅化物。
4. 權(quán)利要求2的方法，其中所述勢(shì)壘層是包括TiN的金屬氮化物。
5. 權(quán)利要求1的方法，其中所述第一絕緣層包括二氧化硅。
6. 權(quán)利要求1的方法，其中在所述第一絕緣層上形成第二絕緣層進(jìn)一步 包括沉積所述第二絕緣層以便覆蓋所述第一絕緣層上的一個(gè)或多個(gè)源區(qū)或漏區(qū)；以及執(zhí)行CMP和/或回蝕刻工藝以便形成所述第二表面，所述第二表 面基本上與所述第一表面共面。
7. 權(quán)利要求6的方法，其中所述第二絕緣層包括通過高密度等離子體輔 助的化學(xué)氣相沉積來沉積的氧化硅。
8. 權(quán)利要求6的方法，其中所述第二絕緣層包括TEOS沉積的氧化硅。
9. 權(quán)利要求l的方法，其中所述i型a-Si層基本上包括本征硅材料。
10. 權(quán)利要求1的方法，其中覆蓋所述i型a-Si層的所述p型a-Si層能夠 在所述第一表面形成非晶硅PIN 二極管結(jié)。
11. 權(quán)利要求1的方法，其中覆蓋所述i型a-Si層的所述p型a-Si層能 夠形成連接所述n型a-Si源區(qū)和n型a-Si漏區(qū)的p溝道。
12. 權(quán)利要求1的方法，其中形成所述非晶硅層進(jìn)一步包括在450攝氏 度下利用低壓氣相沉積(LP-CVD)方法通過Si2H6或者利用等離子體CVD 通過SiH4或者利用原子層沉積(ALD)方法通過SiH4或Si2H6來沉積非晶 硅層。
13. 權(quán)利要求1的方法，其中形成所述ONO層進(jìn)一步包括在所述p型a-Si層上沉積氧化硅隧道層； 沉積覆蓋所述氧化硅隧道層的氮化硅層；以及 沉積覆蓋所述氮化硅層的氧化硅阻擋層。
14. 權(quán)利要求12的方法，其中通過使用原子層沉積(ALD)技術(shù)來執(zhí)行形 成所述ONO層。
15. 權(quán)利要求1的方法，其中覆蓋所述ONO層的金屬層包括鋁材料。
16. 權(quán)利要求1的方法，其中覆蓋所述ONO層的金屬層包括鈦材料。
17. 權(quán)利要求1的方法，其中所述控制柵設(shè)置在至少一個(gè)源區(qū)和一個(gè)漏區(qū)之上。
18. 權(quán)利要求1的方法還包括:重復(fù)所述過程步驟以便三維地堆疊所述存儲(chǔ)單元結(jié)構(gòu)。
19. 一種具有非晶硅(a-Si)金屬-氧化物-氮化物-氧化物半導(dǎo)體(MONOS)存儲(chǔ)單元結(jié)構(gòu)的器件，該器件包括基片；在所述基片上的電介質(zhì)層，所述電介質(zhì)層與第一表面相關(guān)； 嵌入在所述電介質(zhì)層中一個(gè)或多個(gè)源區(qū)或漏區(qū)，所述一個(gè)或多個(gè)源 區(qū)或漏區(qū)的每一個(gè)與第二表面相關(guān)并且包括n型a-Si層、擴(kuò)散勢(shì)壘層和 傳導(dǎo)層，所述n型a-Si層位于所述擴(kuò)散勢(shì)壘層上，所述擴(kuò)散勢(shì)壘層覆蓋 所述傳導(dǎo)層，所述第二表面由n型a-Si組成并且基本上與所述第一表面 共面；覆蓋所述第一表面和所述第二表面的本征(i型)a-Si層； 覆蓋所述i型a-Si層的p型a-Si層；覆蓋所述p型a-Si層的氧化物-氮化物-氧化物(ONO)層；以及 覆蓋所述ONO層的至少一個(gè)控制柵。
20. 權(quán)利要求19的器件，其中所述絕緣層包括氧化硅。
21. 權(quán)利要求19的器件，其中所述傳導(dǎo)層是包括TiSi2的金屬硅化物。
22. 權(quán)利要求21的器件，其中所述金屬硅化物層能夠與存儲(chǔ)器陣列位線 電耦合。
23. 權(quán)利要求19的器件，其中所述擴(kuò)散勢(shì)壘層是包括TiN的金屬氮化物。
24. 權(quán)利要求19的器件，其中覆蓋所述i型a-Si層的所述p型a-Si層能 夠在所述第二表面形成非晶硅p-i-n 二極管結(jié)。
25. 權(quán)利要求19的器件，其中所述ONO層包括用于電荷捕獲的氮化硅 層，所述氮化硅層被上氧化硅阻擋層和下氧化硅隧道層夾在中間。
26. 權(quán)利要求19的器件，其中所述控制柵由覆蓋所述ONO層的金屬層 圖案來賦予特征。
27. 權(quán)利要求26的器件，其中所述金屬層包括鈦。
28. 權(quán)利要求26的器件，其中所述金屬層包括鋁。
29. 權(quán)利要求26的器件，其中所述金屬層與存儲(chǔ)器陣列字線電耦合。
30. 權(quán)利要求26的器件，其中所述控制柵設(shè)置在至少一個(gè)源區(qū)和一個(gè)漏 區(qū)之上。
全文摘要
一種具有非晶硅(a-Si)金屬-氧化物-氮化物-氧化物半導(dǎo)體(MONOS)存儲(chǔ)單元結(jié)構(gòu)的半導(dǎo)體器件。該器件包括基片；覆蓋基片的電介質(zhì)層；以及嵌入電介質(zhì)層中的一個(gè)或多個(gè)源區(qū)或漏區(qū)，其中n型a-Si和電介質(zhì)層有共面表面。另外，該器件包括p-i-na-Si二極管結(jié)。該器件還包括覆蓋a-Sip-i-n二極管結(jié)的氧化物-氮化物-氧化物(ONO)電荷捕獲層和覆蓋ONO層的金屬控制柵。提供了一種制造a-SiMONOS存儲(chǔ)單元結(jié)構(gòu)的方法并且可以重復(fù)該方法以便三維地?cái)U(kuò)展所述結(jié)構(gòu)。
文檔編號(hào)H01L21/336GK101202233SQ20061014744
公開日2008年6月18日 申請(qǐng)日期2006年12月12日 優(yōu)先權(quán)日2006年12月12日
發(fā)明者三重野文健 申請(qǐng)人:中芯國(guó)際集成電路制造(上海)有限公司