專利名稱：嵌埋硅/鍺材料相對溝道區的偏移降低的晶體管的制作方法
技術領域：
本發明涉及集成電路的制造，尤其涉及利用嵌埋半導體合金例如硅/鍺制造具有應變溝道區的晶體管，以增強該晶體管的溝道區中的載流子遷移率。
背景技術：
制造復雜集成電路需要提供大量的晶體管元件，這些晶體管元件是復雜電路中的主要電路元件。例如，現有的復雜集成電路中可具有數億個晶體管。一般而言，目前可實施多種制程技術，其中，對于例如微處理器、儲存芯片等復雜電路，CMOS技術因其在運行速度和/或功耗和/或成本效益方面的優越特性而成為當前最有前景的技術。在CMOS電路中， 互補晶體管，亦即P溝道晶體管和η溝道晶體管，用于形成電路元件例如反相器及其他邏輯門，從而設計高度復雜的電路組件，例如CPU、儲存芯片等。在利用CMOS技術制造復雜集成電路期間，晶體管，亦即P溝道晶體管和η溝道晶體管，是形成于包括結晶半導體層的基板上。MOS晶體管或通常的場效應晶體管，不論是η溝道晶體管還是ρ溝道晶體管，都包括ρη 結(pn-jimction)，其由高摻雜的源漏區與位于該源漏區之間經反向摻雜或弱摻雜的溝道區之間的介面形成。該溝道區的電導率，亦即導電溝道的驅動電流能力，由形成于該溝道區附近并藉由薄絕緣層與該溝道區隔離的柵極電極控制。因在該柵極電極施加適當的控制電壓而形成導電溝道時，該溝道區的電導率取決于摻雜濃度、載流子遷移率以及-給定該溝道區沿晶體管寬度方向的延伸程度-源漏區之間的距離，亦即溝道長度。因此，溝道長度的降低-以及與其關聯的溝道電阻率的降低-是實現集成電路的運行速度增加的主要設計標準。不過，晶體管尺寸的不斷縮小牽涉與其關聯的多個問題，這些問題必須解決以避免不當地抵消不斷降低MOS晶體管的溝道長度所帶來的優點。例如需要在源漏區中沿垂直方向以及橫向形成高度復雜的摻雜分布，從而提供低的薄片電阻率和接觸電阻率以及理想的溝道可控性。而且，還可使柵極介電材料適應降低的溝道長度以保持所需的溝道可控性。 不過，保持高度的溝道可控性的一些機制還可對該晶體管的溝道區中的載流子遷移率帶來負面影響，從而部分抵消降低溝道長度所獲得的優點。由于不斷縮小的關鍵尺寸，亦即晶體管的柵極長度，使得調整和可能的話開發新的高度復雜的制程技術成為必要，并且還因遷移率惡化而導致性能提升不太顯著，因此業界提出對于特定的溝道長度通過增加該溝道中的載流子遷移率而增強晶體管元件的溝道電導率，從而能夠使性能提升與極度縮小關鍵尺寸的技術標準推進相當，同時避免或至少延緩與器件尺寸縮小相關的諸多制程調整。增加載流子遷移率的一個有效機制是改變溝道區中的晶格結構，例如藉由在溝道區附近形成拉伸或壓縮應力而在該溝道區中產生相應的應變，進而導致電子和空穴的遷移率發生改變。例如對于活性硅材料的標準晶體組態，在溝道區中形成拉伸應變，亦即表面晶向為(100)同時溝道長度沿<110>方向，增加了電子的遷移率，其可直接轉化為電導率的相應增加。另一方面，溝道區中的壓縮應變可增加空穴的遷移率，從而有可能增強P型晶體管的性能。在集成電路制造中引入應力或應變工程是一項極有前景的技術，因為應變硅可被視為“新”型半導體材料，其能夠制造快速強大的半導體器件而無需昂貴的半導體材料，同時還可使用許多成熟的制造技術。因此，業界提出鄰近溝道區引入例如硅/鍺材料以誘發壓縮應力，從而導致相應的應變。形成硅/鍺材料時，可使PMOS晶體管的源漏區選擇性凹陷以形成開口，同時遮罩 NMOS晶體管，隨后通過外延生長在該PMOS晶體管的開口中選擇性形成該硅/鍺材料。盡管該技術顯著提升ρ溝道晶體管乃至整個CMOS器件的性能提升，但證明在不影響柵極電極結構的完整性的情況下，降低硅/鍺合金相對于溝道區的橫向偏移可能難以實現在該溝道區中進一步增加應變分量，下面將參照圖Ia至圖Ie進行詳細描述，以清楚展示一種形成硅/鍺合金的傳統方法。圖Ia示意早期制造階段中傳統半導體器件100的剖視圖。如圖所示，半導體器件100包括基板101例如硅基板，如考慮SOI (silicon on insulator ；絕緣體上硅)組構的話還可在該基板上方形成絕緣埋層(未圖示)。另外，硅基半導體層102形成于基板101 上方，并代表“活性”半導體材料以在其中及其上形成例如晶體管等電路元件。如圖所示， 半導體層102包括通過例如淺溝槽隔離等隔離結構103隔離的第一工作區10 和第二工作區102b。工作區10 代表適當摻雜的半導體材料以在其中及其上方形成ρ溝道晶體管 150a，而工作區102b可具有適當的摻雜濃度以提供η溝道晶體管150b的基本特性。在所示制造階段中，晶體管150a、150b包括柵極電極結構151。該柵極電極結構151可包括柵極電極材料151a、形成于該柵極電極151a的頂面上的覆蓋層151b以及柵極絕緣層151c。該柵極絕緣層151c隔離柵極電極材料151a與相應工作區l(^a、102b的溝道區152。另外，側間隙壁元件(spacer element) 104a可與蝕刻停止襯里105 —起形成于ρ溝道晶體管150a 的柵極電極結構151的側壁上。另一方面，側間隙壁層104可與蝕刻停止襯里105 —起覆蓋η溝道晶體管150b。可遵循用以提供硅/鍺合金的成熟傳統技術依據下列制程技術形成半導體器件 100。通過形成隔離結構103并執行適當的注入序列(implantation sequence)以形成基本的摻雜濃度從而定義工作區102a、120b后，可提供適當的材料形成柵極絕緣層151c，接著沉積柵極電極材料，從而形成柵極電極結構151。另外，還可沉積覆蓋層材料151b。為此，可使用成熟的氧化、表面處理和沉積技術，取決于所需的材料及其特性。例如，為形成柵極絕緣層材料151c，可通過氧化和/或沉積或表面處理在復雜半導體器件中形成厚度約1納米至幾納米的二氧化硅基材料。在其他情況下，可使用例如氧化鉿等高k介電材料，其介電常數通常為10或更高，以針對該柵極介電材料的特定物理厚度增加柵極電極材料151a與溝道區152的電容耦合。隨后，可提供例如多晶硅等適當材料以形成柵極電極151a。接著，沉積氮化硅材料等形式的覆蓋材料151b。在隨后圖案化該些材料層期間，可使用復雜的光刻技術和蝕刻制程以依據器件100的設計規則獲得具有期望柵極長度的柵極電極結構151。 接著，可通過沉積和/或氧化形成蝕刻停止襯里105，接著沉積側間隙壁層104，其通常由氮化硅材料構成，其可通過熱活化式化學氣相沉積(chemical vapour deposition ；CVD)配方、等離子輔助制程等沉積。當沉積側間隙壁層104時，可針對側間隙壁元件10 的期望寬度10 選擇側間隙壁層104的厚度，其可相應確定將在后續制造階段在工作區10 中形成的硅/鍺合金的偏移。在復雜應用中，期望降低寬度10 以增強利用該硅/鍺材料獲得的應變誘導機制。不過，盡管就晶體管150a的性能提升而言期望降低側間隙壁層104的厚度，但為在提供應變硅/鍺合金的后續處理期間保持柵極電極材料151a和柵極絕緣層151c 的總體完整性，側間隙壁層104必須具有較佳厚度值。因此，通常選擇10納米至30納米的厚度，以針對后續制程提供所需的制程邊界(process margin)。在形成側間隙壁層104后， 基于光刻制程提供蝕刻掩模106，以覆蓋晶體管150b和側間隙壁層104的相應部分，同時使晶體管150a暴露于用以選擇性移除側間隙壁層104的材料的蝕刻環境107中，從而形成側間隙壁元件10如。可基于成熟的等離子輔助非等向性蝕刻技術執行蝕刻制程107，其中，如需要，可基于蝕刻停止襯里105實施蝕刻制程的控制。隨后，可移除襯里105并基于適當選擇的蝕刻參數和蝕刻化學執行另一蝕刻制程或制程107的另一步驟，以相對側間隙壁10 和隔離結構103選擇性蝕刻進入工作區10加。例如，相對氧化物和氮化物選擇性移除硅的高度選擇非等向性蝕刻技術是成熟的現有技術。圖Ib顯示下一制造階段中的半導體器件100的示意圖。如圖所示，鄰近柵極電極結構151和側間隙壁元件10 形成相應開口 108，其中，由于先前的等離子輔助蝕刻制程的非等向性本質，因而獲得基本垂直的側壁108s，從而使開口 108以及后續制造階段中要形成的任意硅/鍺合金相對柵極電極材料151a的橫向偏移基本由側間隙壁10 的寬度以及蝕刻停止襯里105(如提供的話)的厚度確定。在相應的開口蝕刻制程之后或之前，可移除蝕刻掩模106。圖Ic顯示下一制造階段中的半導體器件100的示意圖，其中，將器件100加熱至高溫例如800°C及以上，以使器件100適合載入適于執行選擇性外延生長制程的相應制程室或制程環境160中。圖Id顯示在制程環境160中執行熱處理109期間的半導體器件100的示意圖，可在例如850°C及更高的溫度下執行該熱處理109以移除可形成于開口 108的暴露表面上的任意原生氧化物(native oxide) 0在約800°C及以上的高溫期間，可發生一定程度的硅回流，從而“模糊(blur) ”開口 108的初始形狀。熱處理109后，可將制程環境160內的溫度調整至理想的沉積溫度，大約為750°C及以下，取決于總體制程溫度，例如壓力、前驅氣體流速、摻雜種類的前驅體的速率等。圖Ie顯示在相應的選擇性外延生長制程110期間的器件100的示意圖，在該過程中可在開口 108中形成硅/鍺合金111，其中，材料111相對柵極電極材料151a的橫向偏移基本由寬度10 定義，如前所述。因此，通過在材料111中使用預定的小部分鍺類，可產生相應的高度內部應變，不過，材料111的橫向偏移可顯著影響溝道區152中的實際應變。進一步縮小側間隙壁寬度10 與柵極電極結構151中產生缺陷的高風險相關聯， 因此考慮總體的生產良率和產品可靠性，各方法并不太理想。鑒于上述情況，本發明涉及方法及半導體器件及制程，其中，嵌埋半導體合金可置于溝道區附近，同時避免或至少減輕上述一個或多個問題。

發明內容
一般而言，本發明提供半導體器件及技術，其中，通過設計形成于柵極電極結構附近的各開口的形狀并在實際的選擇性外延生長制程之前保持該開口的理想形狀而實現靈活度的增加。在這里所揭露的一些實施方式中，形成該開口使其延伸于相應側間隙壁結構的下方，從而降低相對溝道區的偏移，其中，可在形成應變半導體合金的整個制程序列過程中保持下方蝕刻區的相應適當形狀。為此，在將該器件暴露于高溫之前，可在該開口的暴露表面區域上設置保護層，以基本避免硅材料的回流，從而保持該開口的相應有利形狀，例如基于晶體非等向性蝕刻過程而獲得的“六角形”形狀，其可提供增強的總體應變傳遞機制， 同時由于相應偏移側間隙壁結構具有適當選擇的厚度，因而仍可保持柵極電極結構的完整性。這里所揭露的一種方法包括在與半導體器件之晶體管的柵極電極結構鄰近的含硅結晶半導體區中形成開口，其中，該柵極電極結構包括形成于其側壁上的偏移側間隙壁。 該方法進一步包括在該開口的暴露表面上形成保護層，以及在第一高溫下將該半導體器件引入制程環境中。該方法進一步包括調整該制程環境以獲得較低的第二溫度，以及在該較低的第二溫度的該制程環境中移除該保護層。最后，在該第二溫度的該制程環境中于該開口中形成半導體合金。這里所揭露的另一種方法包括通過執行基于等離子環境的第一蝕刻制程以及基于濕蝕刻化學的第二蝕刻制程而在晶體管的柵極電極結構附近的結晶半導體區中形成開口。該方法進一步包括在該開口中形成應變誘導半導體合金，以及形成源漏區于該半導體區中且至少部分形成于該應變誘導半導體合金中。這里所揭露的一種半導體器件包括形成于基板上方的晶體管。該晶體管包括形成于結晶半導體區上方的柵極電極結構，以及形成于該晶體管的源側和漏側的該結晶半導體區中的應變誘導半導體合金。而且，該應變誘導半導體合金在各該源側和漏側與該結晶半導體區形成第一傾斜介面和第二傾斜介面，其中，該第一傾斜介面和該第二傾斜介面彼此連接而形成一條邊。另外，該晶體管包括形成于該結晶半導體區中并至少部分形成于該半導體合金中的源區和漏區。


本發明的各實施例由所附的權利要求書定義，并藉由下面參照附圖所作的詳細說明變得更加清楚。圖Ia至Ie示意依據傳統技術在ρ溝道晶體管中形成硅/鍺合金的各制造階段期間傳統半導體器件的剖視圖。圖加和2b示意依據本發明實施例在包括適當尺寸的偏移側間隙壁元件的柵極電極結構附近的工作區中形成非矩形開口的各制造階段中半導體器件的剖視圖。圖2c顯示依據本發明另一實施例在該非矩形開口的暴露區域上形成保護層的制程期間具有該開口的該半導體器件的示意圖。圖2d至2f顯示制備該半導體器件以進行后續選擇性外延生長制程的各制造階段期間該半導體器件的示意圖，其中，依據本發明實施例，該保護層可增強高溫期間該開口的完整性，并可在實際沉積應變誘導半導體合金之前移除該保護層。圖2g顯示依據本發明實施例在后續制造階段中該半導體器件的示意圖。
具體實施例方式盡管本發明藉由參照下面的詳細說明以及附圖所描述之實施例來說明，但應當理解，該詳細說明及附圖并非意圖將發明限于這里所揭露的特定實施例。相反，所述實施例僅示例本發明的各種實施方式，本發明的范圍由所附權利要求書定義。—般而言，本發明提供半導體器件及其制造技術，其中，由于開口的總體形狀設計的靈活度增加，因而可增加形成于晶體管工作區的源漏側中的半導體合金的應變誘導機制，同時仍保持相應偏移側間隙壁的理想寬度。為此，在這里所揭露的一實施方式中，通過形成適當的保護層例如氧化層、氮化層等，可增加形成于含硅基材料中的該開口在高溫期間，例如為執行選擇性外延生長制程而載入相應沉積室的載入過程期間的穩定性。可在降低的非臨界溫度下實際沉積該應變誘導合金之前在該非臨界溫度的制程環境內移除該保護層。因此，依據該方法，該開口可具有任意理想的形狀，例如，在相應的蝕刻序列期間形成下方蝕刻區(under etched region)，使該偏移側間隙壁元件具有所需的厚度以保持柵極電極完整性，同時降低該應變誘導半導體合金的橫向偏移。該保護層可在形成該半導體合金的整個制程序列過程中基本保持該開口的相應初始形狀，從而針對特定組成的該半導體合金提供增強的應變。在另一實施方式中，形成開口的制程可基于等離子輔助蝕刻制程以及隨后的濕化學蝕刻制程，其可降低該開口相對溝道區的橫向偏移，其中，在一些實施例中，該濕化學蝕刻制程可作為晶體非等向性蝕刻制程執行，以獲得形狀明確的開口。例如，可使用濕蝕刻化學，其對(111)晶向提供低移除速率，從而將自先前的非等向性等離子輔助蝕刻制程獲得的基本呈矩形的開口“轉換”為與相鄰半導體區具有傾斜介面的“六角形”或菱形的開口。 其由基本半導體材料的晶體組構決定。在一些實施例中，該開口具有適當的保護層以便即使在高溫處理期間仍可保持該開口的相應初始非矩形形狀，從而在選擇適當制程技術以在該非矩形開口內形成應變誘導半導體合金時增強靈活性。基于該明確的開口形狀，針對該應變誘導合金的特定組成，例如硅/鍺合金、硅/鍺/錫合金、硅/錫合金或需要相應的拉伸應變分量時的硅/碳合金，可在相鄰溝道區中實現應變分量的顯著增加。下面參照圖加至2g詳細描述實施例，其中還可適當參照圖Ia至le。圖加顯示半導體器件200的剖視圖，該半導體器件200包括基板201，在該基板上方可形成半導體層202。另外，如前面參照器件100所述，如在器件200的至少一些器件區中需SOI組構，則可在基板201與含硅半導體層202之間至少局部設置絕緣埋層(未圖示)。而且，可在半導體層202中形成晶體管250a、250b的相應工作區2(^a、202b，并由隔離結構203隔離。另外，晶體管250a、250b可包括柵極電極結構251，例如包括柵極電極材料251a，覆蓋層251b和柵極絕緣層251c。另外，在晶體管250a的柵極電極251的側壁上可形成側間隙壁結構20 以及蝕刻停止襯里。另一方面，晶體管250b可由間隔層204以及蝕刻停止襯里205覆蓋。應當了解，對于這里所述的元件適用相同的標準，如前面參照半導體器件100的相應元件所述。例如，可選擇側間隙壁20 的寬度20 以保持柵極電極結構251的完整性，如前所述，而要形成于漏側253d和源側253s的半導體合金的相應偏移不太重要，因為后續制造階段中依據實施例可改變開口 208的形狀。另外，在圖加所示的制造階段中，可在晶體管250b上方形成蝕刻掩膜206，例如抗蝕劑掩膜、硬掩膜材料等，同時使晶體管250a暴露于蝕刻環境207。該蝕刻環境207可基于等離子環境建立，以獲得基本非等向性蝕刻行為，如前面參照半導體器件100所述。如圖加中所示的半導體器件200可基于參照器件100所述的類似制程技術形成，不過，其中，可選擇開口 208的深度208d以能夠執行另一蝕刻制程，從而適當調整開口 208 的最終形狀。例如，如希望相應降低開口 208相對柵極電極材料251a的橫向偏移，則可調整初始深度208d，以使沿深度方向的材料移除仍可使基本工作區20 具有足夠的模板材料。 在其他實施例中，在蝕刻制程207之前或之后，可在工作區20 中引入適當的蝕刻控制種類(未圖示)，并可將其定位于理想的高度，從而在相應的額外蝕刻制程期間及之后定義適當深度的開口 208。例如，在形成柵極電極結構251之前或對其圖案化后，可將η型摻雜種類定位于適當的深度，以在相應的濕化學蝕刻制程中充當蝕刻停止材料，如后面參照圖2b 所述。在此情況下，初始深度208d基本對應相應開口的最終期望深度。圖沘顯示下一制造階段中半導體器件200的示意圖，其中，器件200暴露于另一蝕刻環境207a中，該蝕刻環境提供橫向移除速率以至少局部降低開口 208相對柵極電極材料251a的橫向偏移。例如，在一些實施例中，蝕刻制程207a可基于等離子執行，以提供基本各向同性的蝕刻行為，從而增加初始深度208d，同時還形成下方蝕刻區以使開口 208延伸至側間隙壁結構20 下方。在圖2b所示的實施例中，蝕刻制程207a可作為濕化學蝕刻制程執行，以獲得降低開口 208a的偏移所需的橫向移除速率。在一實施例中，如圖所示，濕化學蝕刻制程207a可另外提供晶體非等向性蝕刻行為，亦即在該蝕刻行為中，沿至少一個晶向的移除速率顯著低于沿其他一個或多個晶向的移除速率。例如，基于氫氧化鉀的濕蝕刻化學可在硅的<111>方向提供顯著降低的蝕刻速率，從而導致形成開口 208的相應傾斜側壁表面208s，其中，傾斜表面208s與表面法線201的相應角度由區域20 的基材的晶體組構定義。例如，區域20 的晶體組構可對應硅基半導體器件的標準組構，其中，表面法線 201η可對應<100>或物理等向方向，而溝道長度方向，亦即圖2b的水平方向可對應<110> 方向。在此情況下，表面208s基本對應硅晶體的<111>平面的方向，其與表面法線201η的角度約為36°。因此，傾斜表面208s可具有共同的“頂點”或邊208e，從而可將位于開口 208之間的區域20 的半導體材料看作六角形區，并將開口 208稱為“六角形”開口。不過隔離結構203的相應側壁基本由結構203的絕緣材料定義，取決于結構203的側壁部分的相應角度。在一實施例中，蝕刻制程207a可基于四甲基氫氧化銨(tetra methyl ammonium hydroxide ；TMAH)執行，其為濕化學劑，常用于蝕刻光阻材料，不過其還可用于高濃度和約 50°C至100°C的高溫下以蝕刻硅材料。另外，TMAH可相對二氧化硅材料和氮化硅呈高度選擇性，以在利用TMAH執行的蝕刻制程207a期間保持非硅表面區域的完整性。此外，可利用 TMAH實現晶體非等向性蝕刻行為。另外，如前所述，在一些情況下，需要使垂直蝕刻速率與橫向蝕刻速率“去耦(decouple) ”，從而“驅動(drive) ”邊208e進一步朝向溝道區252，同時不會顯著另外增加開口 208的深度。在此情況下，TMAH適合與特定深度的半導體區20 中包含的η型摻雜種類一起使用，因為η摻雜硅材料中的TMAH蝕刻速率顯著降低。因此， 在一些實施例中，依據總體制程方案，例如在蝕刻制程207之前和濕化學蝕刻制程207a之前，可在區域20 中引入相應的摻雜種類，例如砷。圖2c顯示下一制造階段中的半導體器件200的示意圖，其中，可至少在開口 208 的暴露表面上形成保護層212。例如，保護層212可由任意適當的材料組成，其可在用于執行選擇性外延生長制程的沉積室內形成的蝕刻環境中移除。在一示例實施例中，保護層212 可基于氧化環境213形成，該氧化環境可基于爐中的氣體環境等形成，其中，可適當選擇相應的溫度以避免改變開口 208的基本形狀。例如，可在大約700°C及更低溫度的氧化環境中執行爐內制程，從而以高度可控的方式在暴露硅表面上形成保護層212。保護層212可具有適當的厚度，以在任意高溫處理期間提供足夠的穩定性，否則高溫處理期間硅材料通常可一定程度回流，從而使得由先前執行的蝕刻制程207a(參照圖2b)獲得的開口 208的形狀發生不期望的損失。例如，對于較密實的二氧化硅材料，可選擇2納米至10納米的厚度，取決于總體制程和器件要求。另外，通過氧化制程獲得由二氧化硅材料構成的保護層212，可進一步“消耗”硅材料，從而在下一制造階段中在移除保護層212后有可能進一步降低開口 208的最終偏移。應當了解，選擇開口 208的適當深度時，可考慮由氧化獲得的氧化物材料組成的保護層212的相應厚度，以便即使在移除保護層212后，仍可保留模板材料的相應部分。在其他實施例中，執行濕化學氧化制程，例如利用水結合臭氧或利用適于以可控方式氧化硅的其他濕化學溶劑，可提供氧化材料構成的保護層212。圖2d顯示下一制造流程階段中的半導體器件200的示意圖，其中，器件200暴露于高溫，例如約800°C及更高溫度，該溫度為將器件200引入制程環境260所需的溫度。該制程環境260例如為沉積室，其適于執行選擇性外延生長制程，并且可在該沉積室中形成相應的反應環境以在形成非臨界總體制程溫度時移除保護層212。圖2e顯示暴露于反應環境214中的半導體器件200的示意圖，該反應環境214形成于使硅保持穩定的溫度下的制程環境260內。例如，反應環境214可基于約低于750°C的溫度形成，并可包括任意適當的蝕刻化學以移除保護層212，其在先前的高溫制程期間，例如將器件引入圖2d所示的制程環境260期間提供開口 208的完整性。例如，要移除二氧化硅時，可基于氯基蝕刻化學形成環境214。如前所述，在移除制程214期間，可進一步降低開口 208的最終偏移208ο。例如，對于如圖加所示的六角形開口 208，偏移208ο可定義為邊208e與柵極電極材料251a的橫向距離，亦即，與橫向最接近該相應開口的柵極電極材料 251a的相應側壁251的橫向距離。應當了解，當邊208e延伸至該柵極電極材料251a的下方時，偏移208ο還可表示“重迭”。在一些實施例中，在移除保護層212后，可省略任意進一步的高溫處理，以保持移除保護層212后獲得的開口 208的形狀。圖2f顯示暴露于制程環境沈0中的沉積環境210時的半導體器件200的示意圖。 在制程210期間，利用成熟的制程參數，針對硅穩定性在非臨界溫度下例如約750°C及以下的溫度下可沉積適當的半導體合金，例如硅/鍺、硅/鍺/錫、硅/錫。這樣，對于上述特定的半導體合金，可在晶體管250a的溝道區252中獲得相應的壓縮應變，其中，如前所述，對于特定組成的半導體合金211，與傳統技術相比，本發明因開口 208的特定形狀而增加了壓縮應變量。因此，半導體合金211可與區20 的剩余硅材料形成相應的介面211s，其與側間隙壁20 的寬度20 相比，可至少部分具有降低的偏移。在一些實施例中，介面211s 可代表傾斜介面，其會合于相應的邊21 le，如前參照開口 208 (參照圖2b)所述，從而形成相應的“六角形”半導體合金211。因此，在此情況下，材料211可獲得明確可控的組構，同時與如前面參照傳統器件100所述的基本呈“矩形”的開口相比，還可獲得顯著增強的應變。應當了解，在其他實施例中，當晶體管250a代表η溝道晶體管時，半導體合金211 可由硅/碳合金構成，從而在溝道區252中提供拉伸應變分量。在其他實施例中，可在晶體管250a、250b中形成各開口，并可以不同的半導體合金填充。例如，在先前的制造序列期間，還可在晶體管250b中形成相應的開口，同時相應的保護層可覆蓋該相應開口的任意表面區域。另外，可基于該相應的保護層保持該些開口的形狀。而且，在提供材料211的外延生長制程210期間，該相應的保護層可充當生長掩膜，并可接著相對材料211選擇性移除該保護層，以制備器件200進行另一半導體合金的沉積，如晶體管250a中的材料211為壓縮應變誘導材料，則另一半導體合金可為硅/碳材料。圖2g顯示下一制造階段中的半導體器件200的示意圖。如圖所示，晶體管250a、 250b可包括源漏區253，其至少部分形成于晶體管250a的應變半導體合金211內。在所示實施例中，晶體管250b可不具有任意應變誘導半導體合金，而在其他情況下(未圖示)，還可在源漏區253內至少部分提供適當的半導體合金。另外，可在柵極電極結構251的側壁上形成側間隙壁結構216，其中，側間隙壁結構216可具有晶體管250a、250b的總體制程方案和要求所需的任意適當組構。另外，如需要，可在源漏區253和柵極電極材料251a中形成相應的金屬硅化物區215。如圖2g所示的半導體器件200可基于下述制程形成。在至少提供半導體材料 211 (參照圖2f)后，側間隙壁20 和掩膜層204可與襯里205 —起移除(參照圖2f)，隨后可形成側間隙壁結構216或至少其部分，以在基于離子注入制程形成至少部分源漏區253 時充當注入掩膜。在其他情況下，還可至少基于沉積期間納入材料211中的摻雜種類形成源漏區253。基于離子注入技術形成晶體管250a和250b的源漏區253后，可執行適當的回火制程以激活該摻雜種類并對注入誘發的損壞再結晶。接著，可基于成熟的技術形成金屬硅化物區215。隨后，可實施任意進一步的應變誘導機制，例如在晶體管250a、250b的其中至少一者上方提供高度應力介電材料，接著沉積適當的層間介電材料。因此，本發明提供半導體器件及技術，其中，通過適當設計相應開口的形狀并在整個制造序列過程中保持該形狀可增加形成應變誘導半導體合金的靈活度。為此目的，在一實施例中，可基于等離子輔助蝕刻制程以及隨后的濕化學蝕刻步驟形成該開口，該濕化學蝕刻步驟可具有晶體非等向性蝕刻行為，以提供理想的下方蝕刻(under etching)程度，其尺寸和形狀高度可控。隨后，可提供保護層以在后續高溫處理期間保持該開口形狀。接著， 可基于非臨界溫度基于選擇性外延生長技術沉積該應變誘導半導體材料，以獲得形狀明確的半導體合金，從而在該相鄰溝道區中提供增強應變，同時在整個制程序列期間仍提供柵極電極完整性。在閱讀說明書后，本領域的技術人員可容易地對本發明作進一步的修改和變更。 因此，說明書僅為說明性質，目的在于教導本領域的技術人員執行本發明的一般方式。應當理解，所示方式應當被視作當前的優選實施例。
權利要求
1.一種方法，包括在與半導體器件的晶體管的柵極電極結構鄰近的含硅結晶半導體區中形成開口，該柵極電極結構包括形成于其側壁上的偏移側間隙壁； 在該開口的暴露表面上形成保護層； 在第一高溫下將該半導體器件引入制程環境中； 調整該制程環境以獲得較低的第二溫度； 在該制程環境中移除該保護層；以及在該第二溫度的該制程環境中于該開口中形成半導體合金。
2.如權利要求1所述的方法，其中，該開口形成有延伸至該偏移側間隙壁下方的下方蝕刻區。
3.如權利要求2所述的方法，其中，形成該開口包括執行基于等離子環境的第一蝕刻制程以及基于濕蝕刻化學的第二蝕刻制程。
4.如權利要求3所述的方法，其中，該濕蝕刻化學具有晶體非等向性移除率。
5.如權利要求4所述的方法，其中，該濕蝕刻化學包括四甲基氫氧化銨(tetramethyl ammonium hydroxide ；TMAH)。
6.如權利要求1所述的方法，其中，形成該保護層包括在該開口的該暴露表面上形成氧化層。
7.如權利要求6所述的方法，其中，該氧化層形成于溫度約低于750°C的氧化氣體環境中。
8.如權利要求6所述的方法，其中，通過執行濕化學氧化制程形成該氧化層。
9.如權利要求1所述的方法，進一步包括在該半導體合金中形成至少部分源漏區。
10.如權利要求1所述的方法，其中，形成該半導體合金以在該晶體管的溝道區中誘發壓縮應變。
11.如權利要求10所述的方法，其中，該半導體合金由硅和鍺組成。
12.如權利要求1所述的方法，其中，該第一高溫約為800°C或更高。
13.一種方法，包括通過執行基于等離子環境的第一蝕刻制程以及基于濕蝕刻化學的第二蝕刻制程而在結晶半導體區中形成相對晶體管的柵極電極結構橫向偏移的開口； 在該開口中形成應變誘導半導體合金；以及在該半導體區中形成源漏區。
14.如權利要求13所述的方法，進一步包括在將該晶體管引入用以形成該應變誘導半導體合金的制程環境之前，在該開口的暴露表面上形成保護層。
15.如權利要求14所述的方法，進一步包括在移除該保護層之前在該制程環境中形成沉積溫度。
16.如權利要求15所述的方法，其中，該沉積溫度約為750°C或更低。
17.如權利要求14所述的方法，其中，該保護層由二氧化硅材料形成。
18.如權利要求13所述的方法，其中，該第二蝕刻制程的該濕蝕刻化學具有晶體非等向性蝕刻行為。
19.如權利要求13所述的方法，其中，該半導體合金包括鍺和錫的至少其中一者。
20.一種半導體器件，包括形成于基板上方的晶體管，該晶體管包括柵極電極結構，形成于結晶半導體區上方；應變誘導半導體合金，形成于源側和漏側的該結晶半導體區中，該應變誘導半導體合金在各該源側和漏側與該結晶半導體區形成第一傾斜介面和第二傾斜介面，該第一傾斜介面和該第二傾斜介面會合而形成邊；以及源區和漏區，形成于該結晶半導體區中并至少部分形成于該半導體合金中。
21.如權利要求20所述的器件，其中，半導體合金在該晶體管的溝道區中誘發壓縮應變。
22.如權利要求20所述的器件，其中，該晶體管的柵極長度約為50納米或更小。
全文摘要
應變誘導半導體合金可基于具有非矩形形狀的開口形成，通過提供適當的保護層例如二氧化硅材料，即使在相應的高溫處理期間也可保持該非矩形形狀，從而降低該應變誘導半導體材料的橫向偏移，同時在該開口蝕刻制程期間仍使相應的偏移側間隙壁具有足夠的厚度，以保持柵極電極的完整性。例如，p溝道晶體管可具有呈六角形的硅/鍺合金，以顯著增強總體應變傳遞效率。
文檔編號H01L21/8238GK102282668SQ200980147114
公開日2011年12月14日 申請日期2009年9月29日 優先權日2008年9月30日
發明者A·奧特, A·魏, M·連斯基, S·克朗霍爾茲 申請人:先進微裝置公司