專利名稱：一種pip多晶硅刻蝕工藝方法
技術(shù)領(lǐng)域：
本發(fā)明屬于半導(dǎo)體集成電路制造工藝，具體涉及一種PIP多晶硅刻蝕工藝方法。
背景技術(shù)：
B⑶(Bipolar CMOS DM0S，簡稱B⑶，B⑶工藝能夠在同一芯片上制作雙極管Bipolar，互補(bǔ)金屬氧化物半導(dǎo)體CMOS和擴(kuò)散金屬氧化物半導(dǎo)體DMOS器件)工藝制作中，需要通過干法刻蝕工藝得到側(cè)墻，傳統(tǒng)的工藝流程如下:1)在硅基底I上生長柵氧2，在柵氧2上沉積一層多晶娃，多晶娃光刻和刻蝕，形成多晶娃柵極4(多晶娃柵極4作為PIP多晶硅的底部多晶硅)；在全硅片上沉積一層側(cè)墻氧化膜3 (側(cè)墻氧化膜3作為PIP多晶硅的中間絕緣層)，然后再沉積一層多晶娃作為PIP多晶娃的頂部多晶娃6, PIP多晶娃光刻，PIP多晶硅的頂部多晶硅6刻蝕，并去除光刻膠，如圖1所示；2)刻蝕側(cè)墻氧化膜3 (即PIP多晶硅的中間絕緣層)，并且形成柵極氧化膜側(cè)墻9，如圖2所示。由于在現(xiàn)有工藝基礎(chǔ)上位于多晶硅-絕緣層-多晶硅(PIP)結(jié)構(gòu)最頂部的多晶硅(poly)在中間絕緣層刻蝕的時(shí)候缺乏有效保護(hù)，并且PIP本身打開面積非常大，在中間絕緣層的刻蝕中對多晶硅的選擇比并不高的情況下使得在側(cè)墻刻蝕時(shí)PIP頂部多晶硅損失較大，甚至可以達(dá)到25%的損失量。這個(gè)損失會導(dǎo)致電阻值增大，并且因?yàn)榭涛g晶片面內(nèi)的均勻性的影響，晶片面內(nèi)PIP損失的不一致會導(dǎo)致器件性能在晶片面內(nèi)分布不穩(wěn)定。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題是提供一種PIP多晶硅刻蝕工藝方法，來改善PIP多晶硅在側(cè)墻刻蝕時(shí)候的損失，從而達(dá)到穩(wěn)定晶片面內(nèi)PIP多晶硅的阻值。為解決上述技術(shù)問題，本發(fā)明提供一種PIP多晶硅刻蝕工藝方法，包括如下步驟:I)在硅基底上生長柵氧，在柵氧上沉積一層多晶硅，多晶硅光刻和刻蝕，形成多晶硅柵極作為PIP多晶硅的底部多晶硅；在全硅片上沉積一層側(cè)墻氧化膜作為PIP多晶硅的中間絕緣層，然后再沉積一層多晶硅作為PIP多晶硅的頂部多晶硅，在PIP多晶硅的頂部多晶硅上沉積保護(hù)膜，然后進(jìn)行PIP多晶硅光刻，保護(hù)膜和PIP多晶硅的頂部多晶硅刻蝕，光刻膠去除；2)氧化膜側(cè)墻刻蝕和側(cè)墻形成。在步驟I)中，所述保護(hù)膜為氮化膜或氮氧化膜。在步驟I)中，所述保護(hù)膜的厚度為側(cè)墻氧化膜厚度的5% 100%。在步驟I)中，所述保護(hù)膜和PIP多晶硅的頂部多晶硅刻蝕在多晶硅刻蝕機(jī)臺一體完成。在步驟2)中，所述氧化膜側(cè)墻刻蝕的時(shí)候，側(cè)墻氧化膜對保護(hù)膜的刻蝕選擇比要大于4。在步驟2)中，所述氧化膜側(cè)墻刻蝕采用C5F8和O2氣體；C5F8氣體的流量為5SCCm lOOsccm, O2氣體的流量為5 lOOsccm。或者，
在步驟2)中，所述氧化膜側(cè)墻刻蝕采用C4F6和O2氣體；C4F6氣體的流量為5SCCm lOOsccm, O2氣體的流量為5 lOOsccm。和現(xiàn)有技術(shù)相比，本發(fā)明具有以下有益效果:本發(fā)明在現(xiàn)有的PIP多晶硅結(jié)構(gòu)的頂部淀積一層具有一定厚度的保護(hù)膜，然后通過調(diào)整側(cè)墻刻蝕條件對側(cè)墻和PIP保護(hù)膜不同的刻蝕速率，在刻蝕側(cè)墻時(shí)對保護(hù)膜進(jìn)行具有一定選擇比的刻蝕，進(jìn)而使得在損失很小厚度保護(hù)膜的基礎(chǔ)上對PIP多晶硅結(jié)構(gòu)中的頂部的多晶硅進(jìn)行完整的保護(hù)，從而達(dá)到穩(wěn)定晶片面內(nèi)PIP多晶硅的阻值。


圖1是傳統(tǒng)工藝中側(cè)墻刻蝕前的PIP結(jié)構(gòu)剖面圖；圖2是傳統(tǒng)工藝中側(cè)墻刻蝕后的PIP結(jié)構(gòu)剖面圖；圖3是本發(fā)明中側(cè)墻刻蝕前的PIP結(jié)構(gòu)剖面圖；圖4是本發(fā)明中側(cè)墻刻蝕后的PIP結(jié)構(gòu)剖面圖；圖中附圖標(biāo)記說明如下:I為硅基底，2為柵氧，3是側(cè)墻氧化膜(刻蝕前)，4是多晶硅柵極，5是場氧，6是PIP多晶硅的頂部多晶硅，8是保護(hù)膜，9是氧化膜側(cè)墻(刻蝕后)。
具體實(shí)施例方式下面結(jié)合附圖和實(shí)施例對本發(fā)明作進(jìn)一步詳細(xì)的說明。如圖3和圖4所示，本發(fā)明一種PIP多晶硅刻蝕工藝方法，具體包括如下步驟:I)如圖3所示，在硅基底I上生長柵氧2，在柵氧2上沉積一層多晶硅，多晶硅光刻和刻蝕，形成多晶硅柵極4 (多晶硅柵極4作為PIP多晶硅的底部多晶硅)；在全硅片上沉積一層側(cè)墻氧化膜3 (側(cè)墻氧化膜3作為PIP多晶硅的中間絕緣層)，然后再沉積一層多晶硅作為PIP多晶硅的頂部多晶硅6，在PIP多晶硅的頂部多晶硅6上進(jìn)行保護(hù)膜8沉積，然后進(jìn)行PIP多晶硅光刻，保護(hù)膜8和PIP多晶硅的頂部多晶硅6刻蝕(保護(hù)膜8和PIP多晶硅的頂部多晶硅6刻蝕在多晶硅刻蝕機(jī)臺一體完成)，并去除光刻膠；其中，沉積的保護(hù)膜8為氮化膜或氮氧化膜；保護(hù)膜8的厚度為側(cè)墻氧化膜3厚度(即PIP多晶硅的中間絕緣層厚度)的5% 100% ；2)如圖4所示，刻蝕側(cè)墻氧化膜3，形成氧化膜側(cè)墻9。氧化膜側(cè)墻9刻蝕的時(shí)候，側(cè)墻氧化膜3對保護(hù)膜8的刻蝕選擇比要大于4。刻蝕側(cè)墻氧化膜的時(shí)候使用C5F8和O2混合氣體；或者刻蝕側(cè)墻氧化膜的時(shí)候使用C4F6和O2混合氣體；C5F8和C4F6氣體的流量為5sccm lOOsccm, O2 氣體流量為 5 lOOsccm。本發(fā)明在現(xiàn)有的PIP多晶硅結(jié)構(gòu)的頂部淀積一層具有一定厚度的保護(hù)膜，然后通過調(diào)整側(cè)墻刻蝕條件對側(cè)墻和PIP保護(hù)膜不同的刻蝕速率，在刻蝕側(cè)墻時(shí)對保護(hù)膜進(jìn)行具有一定選擇比的刻蝕，進(jìn)而使得在損失很小厚度保護(hù)膜的基礎(chǔ)上對PIP多晶硅結(jié)構(gòu)中的頂部的多晶硅進(jìn)行完整的保護(hù)，從而達(dá)到穩(wěn)定晶片面內(nèi)PIP多晶硅的阻值。
權(quán)利要求
1.一種PIP多晶硅刻蝕工藝方法，其特征在于，包括如下步驟: 1)在硅基底上生長柵氧，在柵氧上沉積一層多晶硅，多晶硅光刻和刻蝕，形成多晶硅柵極作為PIP多晶硅的底部多晶硅；在全硅片上沉積一層側(cè)墻氧化膜作為PIP多晶硅的中間絕緣層，然后再沉積一層多晶硅作為PIP多晶硅的頂部多晶硅，在PIP多晶硅的頂部多晶硅上沉積保護(hù)膜，然后進(jìn)行PIP多晶硅光刻，保護(hù)膜和PIP多晶硅的頂部多晶硅刻蝕，光刻膠去除； 2)氧化膜側(cè)墻刻蝕和側(cè)墻形成。
2.如權(quán)利要求1所述的方法，其特征在于，在步驟I)中，所述保護(hù)膜為氮化膜或氮氧化膜。
3.如權(quán)利要求1或2所述的方法，其特征在于，在步驟I)中，所述保護(hù)膜的厚度為側(cè)墻氧化膜厚度的5% 100%。
4.如權(quán)利要求1所述的方法，其特征在于，在步驟I)中，所述保護(hù)膜和PIP多晶硅的頂部多晶硅刻蝕在多晶硅刻蝕機(jī)臺一體完成。
5.如權(quán)利要求1所述的方法，其特征在于，在步驟2)中，所述氧化膜側(cè)墻刻蝕的時(shí)候，側(cè)墻氧化膜對保護(hù)膜的刻蝕選擇比要大于4。
6.如權(quán)利要求1或5所述的方法，其特征在于，在步驟2)中，所述氧化膜側(cè)墻刻蝕采用C5F8和O2氣體。
7.如權(quán)利要求1或5所述的方法，其特征在于，在步驟2)中，所述氧化膜側(cè)墻刻蝕采用C4F6和O2氣體。
8.如權(quán)利要求6所述的方法，其特征在于，在步驟2)中，C5F8氣體的流量為5SCCm IOOsccm, O2氣體的流量為5 lOOsccm。
9.如權(quán)利要求7所述的方法，其特征在于，在步驟2)中，C4F6氣體的流量為5SCCm lOOsccm, O2氣體的流量為5 lOOsccm。
全文摘要
本發(fā)明公開了一種PIP多晶硅刻蝕工藝方法，包括如下步驟1)在硅基底上生長柵氧，在柵氧上沉積一層多晶硅，多晶硅光刻和刻蝕，形成多晶硅柵極作為PIP多晶硅的底部多晶硅；在全硅片上沉積一層側(cè)墻氧化膜作為PIP多晶硅的中間絕緣層，然后再沉積一層多晶硅作為PIP多晶硅的頂部多晶硅，在PIP多晶硅的頂部多晶硅上沉積保護(hù)膜，然后進(jìn)行PIP多晶硅光刻，保護(hù)膜和PIP多晶硅的頂部多晶硅刻蝕，光刻膠去除；2)氧化膜側(cè)墻刻蝕和側(cè)墻形成。本發(fā)明在現(xiàn)有的PIP多晶硅結(jié)構(gòu)的頂部淀積一層保護(hù)膜，來改善PIP多晶硅在側(cè)墻刻蝕時(shí)候的損失，從而達(dá)到穩(wěn)定晶片面內(nèi)PIP多晶硅的阻值。
文檔編號H01L21/28GK103107084SQ201110360070
公開日2013年5月15日 申請日期2011年11月14日 優(yōu)先權(quán)日2011年11月14日
發(fā)明者黃志剛 申請人:上海華虹Nec電子有限公司