專利名稱：多鰭片器件及其制造方法
技術領域：
本發明涉及半導體器件，具體而言，本發明涉及多鰭片器件及其制造方法。
背景技術：
所謂的鰭狀場效應晶體管(FinFET)器件對于高性能小尺寸集成電路變得越來越普及。因為柵極在三面上環繞溝道區，FinFET對小臨界尺寸(critical dimension)提供極好的溝道控制。另一方面，FinFET結構的特有性質使得難以調整或者調諧典型的FinFET器件的溝道寬度。因為各種器件性能參數如驅動電流(Illsat)與溝道寬度相關，不能輕易地調諧或者調整溝道寬度是不利的。那么所需要的是克服常規領域中弊端的FinFET結構及 其制造方法。

發明內容
為了解決現有技術中存在的問題，根據本發明的一個方面，提供了一種器件，包括襯底；多個鰭片，形成于所述襯底上；源極區和漏極區，形成于相應的所述鰭片中；介電層，形成于所述襯底上，所述介電層具有鄰近第一鰭片的一側的第一厚度，并且具有鄰近所述鰭片的相對側的第二厚度，所述第二厚度不同于所述第一厚度；以及連續柵極結構，位于所述多個鰭片的上面，所述連續柵極結構鄰近每個鰭片的頂面以及至少一個鰭片的至少一個側壁面。在上述器件中，其中，所述器件是FinFET器件。上述器件包括第一鰭片，具有被所述介電層覆蓋的第一側壁和在所述介電層上方延伸的第二側壁；第二鰭片，具有均在所述介電層上方延伸的第一側壁和第二側壁；以及其中所述柵極結構共形地位于所述第一鰭片的所述第二側壁和所述第二鰭片的所述第一側壁和第二側壁的上面。在上述器件中，其中，所述多個鰭片的每個鰭片具有頂面和至少一個側壁，所述頂面具有厚度t，所述側壁在所述介電層上方具有高度h，其中在所述多個鰭片中形成溝道，所述溝道具有由所述厚度t的和加上所述高度h的和限定的溝道寬度。在上述器件中，其中，所述多個鰭片的至少一個鰭片具有兩個在所述介電層上方延伸的側壁。在上述器件中，包括三個或者三個以上的鰭片。在上述器件中，其中，所述介電層的所述第一厚度等于所述鰭片在所述襯底上方的高度。在上述器件中，其中，所述多個鰭片選自基本上由外延材料、所述襯底的材料、及其組合組成的組。在上述器件中，其中，所述多個鰭片的每個鰭片具有側壁，所述側壁的一部分基本上垂直于所述襯底的主表面，并且所述側壁的下部不垂直于所述襯底的所述主表面。根據本發明的另一方面，還提供了一種晶體管，包括第一半導體鰭片，位于介電層中，所述第一半導體鰭片具有在所述介電層上方延伸第一距離的第一側壁、頂面、和在所述介電層上方延伸第二距離的第二側壁；第二半導體鰭片，位于所述介電層中，第二鰭片具有在所述介電層上方延伸所述第一距離的第一側壁、頂面、和在所述介電層上方延伸所述第一距離的第二側壁；柵極結構，位于所述第一半導體鰭片和所述第二半導體鰭片的上面，其中所述柵極結構接觸所述第一半導體鰭片的所述頂面和至少一個側壁，以及接觸所述第二半導體鰭片的所述頂面和至少一個側壁；源極區，分布在所述第一半導體鰭片和所述第二半導體鰭片中；以及漏極區，分布在所述第一半導體鰭片和所述第二半導體鰭片中。在上述晶體管中，進一步包括第三半導體鰭片，所述第三半導體鰭片位于所述介電層中，所述第三半導體鰭片具有在所述介電層上方延伸所述第一距離的第一側壁、頂面、和在所述介電層上方延伸所述第一距離的第二側壁。在上述晶體管中，其中，所述第二距離等于零。
·
在上述晶體管中，其中，所述柵極結構包括柵極電介質和柵電極。在上述晶體管中，其中，所述晶體管包括位于第一鰭片和第二鰭片中的溝道區，并且其中，所述溝道區具有溝道寬度，所述溝道寬度等于兩個頂面厚度的和加上所述第一半導體鰭片的所述第一側壁和所述第二側壁在所述介電層上方延伸的距離的和加上所述第二半導體鰭片的所述第一側壁和所述第二側壁在所述介電層上方延伸的距離的和。根據本發明的又一方面，還提供了一種形成晶體管的方法，包括在襯底上形成多個鰭片；在所述多個鰭片中形成源極區和漏極區；在所述鰭片之間形成介電層；調整所述多個鰭片中的至少兩個鰭片之間的所述介電層的厚度；以及在所述鰭片和介電層上形成連續柵極結構。在上述方法中，其中，在襯底上形成多個鰭片的步驟包括選自基本上由蝕刻鰭片至襯底中、以及在襯底上外延生長鰭片、及其組合的組的工藝。在上述方法中，其中，調整所述介電層的厚度的步驟包括覆蓋所述介電層的一部分；以及回蝕所述介電層的未被覆蓋的部分。在上述方法中，其中，調整所述介電層的厚度的步驟包括覆蓋所述介電層的一部分和回蝕所述介電層的未被覆蓋的部分，且上述方法進一步包括露出所述介電層的被覆蓋的部分。在上述方法中，其中，調整所述介電層的厚度的步驟包括覆蓋所述介電層的一部分和回蝕所述介電層的未被覆蓋的部分，且上述方法進一步包括露出所述介電層的被覆蓋的部分，上述方法還進一步包括回蝕所述介電層的露出的部分；以及進一步回蝕所述介電層的所述未被覆蓋的部分。在上述方法中，其中，形成源極區和漏極區包括將摻雜劑注入至相應的所述鰭片中。


為了更充分地理解本發明及其優點，現在將結合附圖所進行的以下描述作為參考，其中圖Ia至圖6b示出了制造實施例I的各個階段；圖6c至圖6f示出了用于調整實施例中介電層厚度的可選方法；以及
圖7a至圖7b分別示出了圖6a和圖6b中示出的結構的可選實施例。
具體實施例方式圖Ia以立體圖示出了制造鰭狀場效應晶體管(FinFET)器件I的中間階段。圖Ib以沿著如圖Ia中的a-a所指示的線的剖面圖示出了結構。在所示出的實施例中,FinFET I將延伸跨過若干鰭片(更具體而言是3個鰭片)，將在下面更詳細解釋。在圖Ia中所示出的制造中間階段中，在襯底4上形成了經圖案化的感光層2。更精確地，在硬掩模6的頂上形成經圖案化的感光層2，如光刻膠或類似物，硬掩模6依次位于襯墊氧化物8的頂上，襯墊氧化物8依次位于襯底4的頂上。硬掩模6可以是氮化硅、或氮氧化硅等。襯墊氧化物層8可以是氧化硅，并且它們的形成物是公知的。襯底4可以是體襯底如體硅晶圓。可選地，襯底4可以僅僅是化合物晶圓的頂部半導體層，如絕緣體上硅襯底。在又一個實施例中，襯底4可以是體襯底或者是通常外延生 長的包含Ge、SiGe, III-V族材料(如GaAs、InAs)、和II-VI族材料(如ZeSe、ZnS)等的化合物晶圓的頂層。認為III-V或者II-VI族材料對于形成示例性器件是特別優選的，因為它們具有能夠從使用III-V族或II-VI族性質如InAsjP ZnS等得到的有益的應變性質(strain property)。如圖2a和2b (其中圖2a繼續圖Ia的立體圖，圖2b繼續圖Ib的剖面圖)中所示出的，采用公知的蝕刻工藝將經圖案化的感光層2的圖案轉印到硬掩模6、襯墊氧化物8、和襯底4中，其具體內容對于理解本發明不是必需的，因此在本文中不再重復。在該圖案轉印工藝期間，經圖案化的感光層2可以被完全消耗，如圖2a和圖2b所示。在一些實施例中，經圖案化的感光層2沒有被完全消耗，而是采用例如氧等離子體或所謂的灰化工藝去除經圖案化的感光層2的剩余部分。得到的結構包括在襯底4中形成的多個鰭片10。多個鰭片10中的每個鰭片具有側壁,該側壁的一部分基本上垂直于襯底4的主表面，并且該側壁的下部非垂直于襯底的主表面。這些鰭片10充當待形成的FinFET器件I的鰭片結構。在一些實施例中，蝕刻襯底4至約40nm至約80nm的深度，意味著形成高度為約40nm至約80nm的鰭片10。在一個具體實施例中，形成高度為約60nm的鰭片10。現在參考圖3，在器件I上均厚沉積氧化物層12。可以通過例如化學汽相沉積(CVD)工藝、或通過旋涂玻璃工藝等采用本領域技術人員已知的工藝步驟沉積氧化物層12，有時被稱為淺溝槽隔離氧化物或者僅稱為淺溝槽隔離。可選地且在形成氧化物12之前，可以進行鰭片10的熱氧化以修復在蝕刻步驟(在圖2a和圖2b中示出)期間對側壁發生的損傷。如圖4a和圖4b中所示出的,應用CMP步驟往回減薄(thin back)氧化物層12至鰭片10的頂部水平。注意到在CMP步驟中去除經圖案化的硬掩模6和經圖案化的襯墊氧化物8。CMP步驟的工藝參數為本領域中公知的，因此出于簡明和清楚的目的在本文中不再重復。在一些實施例中，在CMP工藝之后，在襯底4上形成多個鰭片10的步驟可以進一步包括選自基本上由蝕刻鰭片至襯底中，以及在襯底上外延生長鰭片，及其組合組成的組的工藝。因此，多個鰭片可以選自基本上由外延材料、襯底材料、及其組合組成的組。圖5a示出了制造工藝中的下一個階段，其中進一步往回減薄氧化物層12。氧化物層12可以以各種方式往回減薄。在一個實施例中，通過稀氫氟酸(DHF)處理或者氫氟酸蒸汽(VHF)處理適當時間來往回減薄氧化物層12。特別注意到如符號A(表示尚未被往回減薄的氧化物層12的部分)和B(表示已被往回減薄的氧化物層12的部分)所示出的，可以選擇性地往回減薄氧化物層12。在回蝕工藝期間，這種選擇性減薄可以通過用保護層如光刻膠層覆蓋氧化物層12的部分A來完成。在圖5b中所示出的實施例中，鰭片10在 襯底4的表面上方延伸距離H并在氧化物層12的往回減薄部分B的上方延伸距離h。在示例性實施例中，對于B區，1/4 < h/H< 1/3。認為鰭片10在B區中的氧化物層12的上方延伸的這種比率實現了期望的溝道寬度，將在下面進一步解釋。接下來，在三個鰭片10上方形成單一連續柵極結構，如圖6a和6b中所示出的。圖6b中還示出了在相應鰭片10內源極區S和漏極區D的形成。在一個實施例中，形成源極區和漏極區包括將摻雜劑注入相應的鰭片中。在另一個實施例中，形成源極區和漏極區包括蝕刻鰭片至襯底中以及在襯底上外延生長源極區和漏極區。本領域技術人員將認識到用于形成柵極結構14的多個工藝步驟，其包括柵極電介質的形成和圖案化以及柵電極的形成和圖案化。這些具體內容對于理解本發明不是必需的，并且柵極電介質和柵電極在本文中共同被稱為柵極結構14。同樣地，形成摻雜的源極區和漏極區的具體步驟是已知的，因此為了簡明的目的在本文不再重復這些具體步驟。在這種情況中，第一金屬層可以是連續的，并位于該三個源極區的上面，以形成一個FinFET器件的源極區。而且，第二金屬層可以是連續的，并位于該三個漏極區的上面以形成一個FinFET器件的漏極區。本領域技術人員將意識到溝道長度和溝道寬度是用于晶體管包括用于FinFET器件如示例性器件I的兩個重要參數。溝道長度基本上等于源極S和漏極D區之間的距離。在所示出的實施例中，使用多個鰭片尤其是具有由于鰭片之間氧化物層12的不同厚度引起的不同高度的多個鰭片對溝道長度沒有影響。換句話說，鰭片之間的不同的氧化物層12厚度不影響源極S和漏極D之間的距離，或者溝道長度。溝道長度影響這種晶體管性能如例如轉換速度。溝道寬度也影響器件性能，如器件的驅動電流。作為實例，通過調整溝道寬度可以進一步微調IDsat。通過改變鰭片之間的氧化物層12的厚度，并因此改變鰭片10在氧化物層上方的高度，可以更改得到的FinFET的總溝道寬度。參考圖6C至圖6f更詳細地對此進行解釋。首先參考圖6c，示出極端實施例，其中在鰭片10之間完全不回蝕氧化物層12。在該實施例中，總溝道寬度(在形成柵極結構14之后)將等于鰭片10的厚度。在該情況中，采用結合在一起的三個鰭片10形成一個FinFET器件(即，采用連續且位于三個鰭片10的單一柵極結構14，如圖6b中所示出的)，總溝道寬度將等于3t。這種結構實際上等于平面晶體管器件。相比之下，圖6d示出了其他極端實施例，其中在所有鰭片10之間一致地回蝕氧化物層12。在該實施例中，總溝道寬度將等于每個鰭片的厚度加上每個鰭片高度的2倍(因為柵極結構位于每個鰭片的兩個側壁以及每個鰭片的頂部的上面，每個側壁具有高度h，以及頂部具有厚度t)。在所示出的實施例中，溝道寬度將等于3t+6h。雖然這種結構可能在其很容易例如在具有相似特性的平面晶體管的等效面積中布置三個鰭片結構方面是有益的，但是多個鰭片結構可能具有過大的驅動電流，其可能對期望的性能產生負面影響。圖6e示出了另一實施例結構，其中通過使氧化物層12在鰭片之間具有不同的厚度更改驅動電流。注意到在圖6e的實施例中，例如，在一對鰭片10(最左邊和居中的鰭片)之間回蝕氧化物層12，但在另一對鰭片10(最右邊和居中的鰭片)之間不回蝕氧化物層。在該情況下，得到的結構的驅動電流是3t+2h，因為對于位于上面的柵極結構14(未示出，但在圖6b中不出)僅暴露了鰭片的兩個側壁。圖6f示出了又一個實施例，其中在兩對鰭片之間回蝕但在外側鰭片的外緣上不回蝕柵極氧化物12。在示出的該實例中，總溝道寬度等于3t+4h。本領域的技術人員將意識到可以用于通過調整與各個鰭片10接界的氧化物層12的厚度來微調溝道寬度的各種其他結構。在圖6 (其包括圖6a至圖6f)中所示出的實施例中，或者在一些區域(區域B)中蝕刻氧化物層12，或者在其他區域(區域A)中保持氧化物層12完全不被蝕刻。在其他實施例中，可以通過將氧化物層12的某些區域回蝕第一量，并將氧化物層12的其他區域回蝕第二更大的量獲得進一步的微調。圖7a和圖7b示出了這樣一個實施例。
·
圖7a以立體圖和圖7b以剖面圖示出了一個實施例，其中，在其中E所指示的氧化物層12的部分被部分地回蝕的第一回蝕步驟期間，C所指示的氧化物層12的部分被保護(例如，用光刻膠、硬掩模、或犧牲層等覆蓋)。在下一個工藝步驟中，暴露出部分C，并且將氧化物層12(包括部分C和E)進一步回蝕到圖7a和圖7b中所示的水平。在該情況中，最左邊的鰭片10在氧化物層12的上方延伸高度h2，而最右邊的兩個鰭片在它們相應外側壁上的氧化物層12的上方延伸高度h2(因為氧化物層12在鰭片的外部區域上厚度為“E”)，并沿著它們相應的內側壁在具有厚度“C”的氧化物層12的上方延伸較小的高度4。假設鰭片10具有厚度t，圖7中所示出的實施例的總溝道寬度為3t+4h2+2hlt)盡管已經詳細地描述了本實施例及其優勢，但應該理解，可以在不背離所附權利要求限定的實施例的精神和范圍的情況下，進行各種改變、替換和更改。僅作為幾個實例，盡管示出了延伸跨過三個鰭片的FinFET器件，本發明的教導將等同應用于延伸跨過2個鰭片或延伸跨過4個或更多個鰭片的FinFET。同樣地，其他多柵極器件如柵極器件、和
柵極器件等在預期的范圍內。另外地，通過將上面所述的兩回蝕工藝(圖7)擴展到其中氧化物層12可以具有3個不同高度的三回蝕工藝可以獲得甚至更進一步微調的溝道長度，形成最多具有三個不同側壁鰭片高度的鰭片。這種教導可以通過加入額外的回蝕和掩模步驟進一步擴展到四個或者更多個不同氧化物層厚度。注意到本教導將如同其應用于蝕刻至襯底中的鰭片一樣等同地應用于外延生長的鰭片是重要的。而且，本申請的范圍并不僅限于本說明書中描述的工藝、機器、制造、材料組分、裝置、方法和步驟的特定實施例。作為本領域普通技術人員根據本發明將很容易理解，根據本發明可以利用現有的或今后開發的用于執行與本文所述相應實施例基本上相同的功能或者獲得基本上相同的結果的工藝、機器、制造、材料組分、裝置、方法或步驟。因此，所附權利要求預期在其范圍內包括這樣的工藝、機器、制造、材料組分、裝置、方法或步驟。
權利要求
1.一種器件，包括 襯底； 多個鰭片，形成于所述襯底上； 源極區和漏極區，形成于相應的所述鰭片中； 介電層，形成于所述襯底上，所述介電層具有鄰近第一鰭片的一側的第一厚度，并且具有鄰近所述鰭片的相對側的第二厚度，所述第二厚度不同于所述第一厚度；以及 連續柵極結構，位于所述多個鰭片的上面，所述連續柵極結構鄰近每個鰭片的頂面以及至少一個鰭片的至少一個側壁面。
2.根據權利要求I所述的器件，其中，所述器件是FinFET器件。
3.根據權利要求I所述的器件，包括 第一鰭片，具有被所述介電層覆蓋的第一側壁和在所述介電層上方延伸的第二側壁；第二鰭片，具有均在所述介電層上方延伸的第一側壁和第二側壁；以及其中所述柵極結構共形地位于所述第一鰭片的所述第二側壁和所述第二鰭片的所述第一側壁和第二側壁的上面。
4.一種晶體管，包括 第一半導體鰭片，位于介電層中，所述第一半導體鰭片具有在所述介電層上方延伸第一距離的第一側壁、頂面、和在所述介電層上方延伸第二距離的第二側壁； 第二半導體鰭片，位于所述介電層中，第二鰭片具有在所述介電層上方延伸所述第一距離的第一側壁、頂面、和在所述介電層上方延伸所述第一距離的第二側壁； 柵極結構，位于所述第一半導體鰭片和所述第二半導體鰭片的上面，其中所述柵極結構接觸所述第一半導體鰭片的所述頂面和至少一個側壁，以及接觸所述第二半導體鰭片的所述頂面和至少一個側壁； 源極區，分布在所述第一半導體鰭片和所述第二半導體鰭片中；以及 漏極區，分布在所述第一半導體鰭片和所述第二半導體鰭片中。
5.根據權利要求4所述的晶體管，進一步包括第三半導體鰭片，所述第三半導體鰭片位于所述介電層中，所述第三半導體鰭片具有在所述介電層上方延伸所述第一距離的第一側壁、頂面、和在所述介電層上方延伸所述第一距離的第二側壁。
6.根據權利要求4所述的晶體管，其中，所述晶體管包括位于第一鰭片和第二鰭片中的溝道區，并且其中，所述溝道區具有溝道寬度，所述溝道寬度等于兩個頂面厚度的和加上所述第一半導體鰭片的所述第一側壁和所述第二側壁在所述介電層上方延伸的距離的和加上所述第二半導體鰭片的所述第一側壁和所述第二側壁在所述介電層上方延伸的距離的和。
7.一種形成晶體管的方法，包括 在襯底上形成多個鰭片； 在所述多個鰭片中形成源極區和漏極區； 在所述鰭片之間形成介電層； 調整所述多個鰭片中的至少兩個鰭片之間的所述介電層的厚度；以及 在所述鰭片和介電層上形成連續柵極結構。
8.根據權利要求7所述的方法，其中，在襯底上形成多個鰭片的步驟包括選自基本上由蝕刻鰭片至襯底中、以及在襯底上外延生長鰭片、及其組合的組的工藝。
9.根據權利要求7所述的方法，其中，調整所述介電層的厚度的步驟包括 覆蓋所述介電層的一部分；以及 回蝕所述介電層的未被覆蓋的部分。
10.根據權利要求7所述的方法，其中，形成源極區和漏極區包括將摻雜劑注入至相應的所述鰭片中。
全文摘要
一種多鰭片器件包括襯底；在襯底上形成的多個鰭片；在相應鰭片中形成的源極區和漏極區；在襯底上形成的介電層，該介電層具有鄰近第一鰭片的一側的第一厚度，并且具有鄰近鰭片的相對側的不同于第一厚度的第二厚度；以及位于多個鰭片上面的連續柵極結構，該連續柵極結構鄰近每個鰭片的頂面以及至少一個鰭片的至少一個側壁面。通過調整介電層厚度，可以微調得到的器件的溝道寬度。本發明還提供該多鰭片器件的制造方法。
文檔編號H01L29/78GK102969353SQ20111036623
公開日2013年3月13日 申請日期2011年11月17日 優先權日2011年9月1日
發明者劉繼文, 王昭雄 申請人:臺灣積體電路制造股份有限公司