用于制造結(jié)構(gòu)化的燒結(jié)連接層的方法以及具有結(jié)構(gòu)化的燒結(jié)連接層的半導體器件的制作方法
【專利摘要】本發(fā)明的基本構(gòu)思是制造襯底（11）與芯片（13）之間的燒結(jié)層連接，其不僅建立襯底（11）與芯片（13）之間的良好電連接和熱連接而且減小芯片（13）中的機械應力。本發(fā)明涉及一種用于制造燒結(jié)層（12）的方法，所述方法包括以下步驟：在襯底（11）的主表面（11a）的接觸面（21）上結(jié)構(gòu)化地施加由構(gòu)成所述燒結(jié)層（12）的初始材料構(gòu)成的多個燒結(jié)元件（22a、22b、22c）；在所述燒結(jié)元件（22a、22b、22c）上設(shè)置待與所述襯底（11）連接的芯片（13）；加熱以及壓縮所述燒結(jié)元件（22a、22b、22c）以制造連接所述襯底（11）和所述芯片（13）的結(jié)構(gòu)化的燒結(jié)層（12），所述燒結(jié)層（12）在所述接觸面（21）內(nèi)延伸，其中，在所述襯底（11）上在所述接觸面（21）的中部區(qū)域（21a）中所述燒結(jié)元件（22a、22b、22c）的表面覆蓋密度大于在所述接觸面（21）的邊緣區(qū)域（21c）中所述燒結(jié)元件（22a、22b、22c）的表面覆蓋密度，其中，從所述燒結(jié)元件（22a、22b、22c）中的每一個存在至少一個橫向于所述襯底（11）的所述主表面（11a）延伸至所述接觸面（21）的邊緣的穿通通道（23）。在所述接觸面（21）的中部區(qū)域（21a）中可以設(shè)置一個大面積的燒結(jié)元件（22a）并且在所述接觸面（21）的邊緣區(qū)域（21c）中可以設(shè)置多個例如圓形的燒結(jié)元件（22c）。所述燒結(jié)元件（22a、22b、22c）也可以具有凹口（24）。本發(fā)明還涉及一種相應的裝置（10、10’、10’’）。
【專利說明】用于制造結(jié)構(gòu)化的燒結(jié)連接層的方法以及具有結(jié)構(gòu)化的燒結(jié)連接層的半導體器件
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種用于制造結(jié)構(gòu)化的燒結(jié)層的方法和一種具有結(jié)構(gòu)化的燒結(jié)層的半導體器件，尤其是功率電子器件。
【背景技術(shù)】
[0002]功率電子器件——如功率二極管、(垂直)功率晶體管或其他部件必須安裝在襯底上。由于流過這種器件的電流較大，重要的是確保器件與襯底的良好的電耦合和熱耦合。
[0003]為了半導體與金屬層之間的機械連接——例如銅層，可以使用基于銀的燒結(jié)連接(“銀燒結(jié)”)，例如功率電子裝置和所使用的方法的低溫連接技術(shù)(VDI的進展報告，系列21，第365號，VDI出版社)。在銀燒結(jié)中，膏糊與基于銀的微顆粒或納米顆粒在更高的溫度和更高的壓強下壓合在一起，其中各個顆粒聚攏成機械穩(wěn)定的燒結(jié)層并且實現(xiàn)兩個與燒結(jié)層鄰接的組件之間的穩(wěn)定機械連接。
[0004]由于半導體和金屬層的熱膨脹系數(shù)不同，在此在燒結(jié)層中出現(xiàn)機械應力，所述機械應力會損害燒結(jié)層的穩(wěn)定性和可靠性。
[0005]在文獻EP2075835A2中公開了 一種用于構(gòu)造半導體芯片與襯底之間的燒結(jié)層的方法，利用所述燒結(jié)層可以通過使燒結(jié)層與半導體芯片的棱邊間隔開以及在各個燒結(jié)區(qū)段之間構(gòu)造間隙來改進機械穩(wěn)定性。

【發(fā)明內(nèi)容】

[0006]本發(fā)明根據(jù)一種實施方式提出一種用于制造燒結(jié)層的方法，所述方法具有如下步驟:在襯底的主表面的接觸面上結(jié)構(gòu)化地施加由構(gòu)造燒結(jié)層的初始材料構(gòu)成的多個燒結(jié)元件；在燒結(jié)元件上設(shè)置待與襯底連接的芯片；加熱以及壓縮燒結(jié)元件以制造連接襯底和芯片的結(jié)構(gòu)化的燒結(jié)層，所述燒結(jié)層在接觸面內(nèi)延伸，其中在襯底上在接觸面的中部區(qū)域中的燒結(jié)元件的表面覆蓋密度大于接觸面的邊緣區(qū)域中的燒結(jié)元件的表面覆蓋密度，其中從燒結(jié)元件中的每一個存在至少一個橫向于襯底的主表面延伸至接觸面的邊緣的穿通通道。
[0007]根據(jù)另一實施方式，本發(fā)明提出一種半導體器件，尤其是功率電子裝置半導體器件，其具有:具有主表面的襯底；設(shè)置在襯底的主表面上的半導體芯片；結(jié)構(gòu)化的燒結(jié)層，所述燒結(jié)層在襯底與半導體芯片之間設(shè)置在主表面的接觸面上，并且所述燒結(jié)層將芯片與襯底連接，其中，燒結(jié)層包括多個燒結(jié)元件，在所述襯底上在接觸面的中部區(qū)域中所述燒結(jié)元件的表面覆蓋密度大于接觸面的邊緣區(qū)域中的燒結(jié)元件的表面覆蓋密度，其中從燒結(jié)元件中的每一個存在至少一個橫向于襯底的主表面在襯底與芯片之間延伸至接觸面的邊緣的穿通通道。
[0008]本發(fā)明的基本構(gòu)思是制造襯底與芯片之間的燒結(jié)層連接，其不僅建立襯底與芯片之間的良好電連接和熱連接而且減小芯片中的機械應力。這通過以下燒結(jié)層來解決:所述燒結(jié)層由多個燒結(jié)元件構(gòu)成，所述多個燒結(jié)元件以結(jié)構(gòu)化方式從接觸面放置在襯底與芯片之間。通過在接觸面的中部中燒結(jié)元件的較高表面覆蓋密度，可以確保在芯片運行中典型地出現(xiàn)高溫度形成的地方的良好的導熱性和導電性。在接觸面的邊緣處，燒結(jié)元件的表面覆蓋密度小于在中部中，從而在那里在燒結(jié)時作用到燒結(jié)元件中的每一個上的壓縮壓強有效地高于中部中，由此提供邊緣區(qū)域中的燒結(jié)連接的可靠性。
[0009]對于燒結(jié)元件中的每一個，沿著襯底的主表面在芯片與襯底之間形成穿通通道，使得對于燒結(jié)元件中的每一個確保了燒結(jié)過程期間的進氣和排氣。對于燒結(jié)元件中的每一個在燒結(jié)期間通過穿通通道可以確保尤其充分燒結(jié)所需的氧氣供給。同時，在燒結(jié)時從燒結(jié)元件排出的氣體可以通過穿通通道導出，從而有利地能夠?qū)崿F(xiàn)在接觸面的所有區(qū)域中均勻地且可預測地形成燒結(jié)層。
[0010]有利地，尤其在邊緣區(qū)域中可以構(gòu)造很多燒結(jié)元件，從而即使在單個燒結(jié)連接在燒結(jié)期間或者之后失效時一即通過單個燒結(jié)元件的導熱性或?qū)щ娦匀笔r也不損害燒結(jié)層的整體導熱性或者導電性，因為邊緣區(qū)域中的其他燒結(jié)元件可以承擔失效的燒結(jié)元件的功能。
[0011]有利的是，在襯底上在中部區(qū)域與邊緣區(qū)域之間的接觸面區(qū)域中燒結(jié)元件的表面覆蓋密度從邊緣區(qū)域中的表面覆蓋密度朝著接觸面的中部區(qū)域中的表面覆蓋密度逐漸增大。
[0012]有利地，接觸面的邊緣在橫向方向上沿著襯底的主表面可以與芯片的棱邊間隔開預先確定的長度。這可以有利地確保減輕有折斷危險的芯片棱邊的機械應力。
[0013]此外有利的是，與接觸面的邊緣區(qū)域中的燒結(jié)元件的橫向延展相比更大地選擇接觸面的中部區(qū)域中的燒結(jié)元件的橫向延展。一方面由此在接觸面的承受較小機械負載的中部區(qū)域中實現(xiàn)高表面覆蓋密度并且由此實現(xiàn)燒結(jié)層與芯片的改善的熱接通和電接通。另一方面，通過邊緣區(qū)域中的較小的表面覆蓋密度提高作用到邊緣區(qū)域中的較小燒結(jié)元件中的每一個上的有效燒結(jié)壓強，由此提高燒結(jié)過程的可靠性和接觸面的承受較強機械負荷的邊緣區(qū)域中的燒結(jié)連接的強度。
[0014]優(yōu)選的改進方案是相應從屬權(quán)利要求的主題。
[0015]上述擴展方案和改進方案只要有意義可以任意彼此組合。本發(fā)明的其他可能的擴展方案、改進方案和實現(xiàn)也包括前面或以下關(guān)于實施例描述的本發(fā)明特征的未明確提及的組合。
【專利附圖】

【附圖說明】
[0016]本發(fā)明的其他特征和優(yōu)點從以下參照附圖的描述中得到。
[0017]附圖示出:
[0018]圖1a至Ic:根據(jù)本發(fā)明的一種實施方式的用于制造襯底上的結(jié)構(gòu)化的燒結(jié)層的方法的階段的示意圖；
[0019]圖2:根據(jù)本發(fā)明的另一實施方式的具有結(jié)構(gòu)化的燒結(jié)層的器件的示意圖；
[0020]圖3:根據(jù)本發(fā)明的另一實施方式的具有結(jié)構(gòu)化的燒結(jié)層的器件的示意圖；
[0021]圖4:根據(jù)本發(fā)明的另一實施方式的具有燒結(jié)層的器件的表面結(jié)構(gòu)化的示意圖；
[0022]圖5:根據(jù)本發(fā)明的另一實施方式的具有燒結(jié)層的器件的表面結(jié)構(gòu)化的示意圖。
[0023]在附圖中，相同的或功能相同的元件、特征和組件(只要沒有其他說明)分別設(shè)置相同的附圖標記。應理解的是，附圖中的組件和元件出于清楚性和理解性的原因不一定彼此合乎比例地給出。
【具體實施方式】
[0024]在圖1a至Ic中示出用于制造襯底11上的結(jié)構(gòu)化的燒結(jié)層12的方法的階段。圖1a不出具有第一主表面Ila和與第一主表面Ila相對置的主表面Ilb的襯底11的不意圖。襯底11例如可以是金屬襯底、尤其是銅襯底或以金屬涂覆的襯底。稀有金屬表面例如通過銅襯底上的鎳金金屬化可以保證燒結(jié)層良好地粘合到襯底上。在主表面Ila上可以施加用于構(gòu)造燒結(jié)層12的燒結(jié)元件。例如可以結(jié)構(gòu)化地施加燒結(jié)元件，也就是說，可以借助構(gòu)造燒結(jié)層12的材料——例如燒結(jié)膏糊覆蓋襯底11的主表面Ila上的區(qū)域，而不通過材料覆蓋其他區(qū)域。例如，為此在圖1a中示出了燒結(jié)層12的四個區(qū)域，它們通過空出的區(qū)域中斷。
[0025]燒結(jié)層12可以由施加在襯底11的主表面Ila上的接觸面21內(nèi)的多個燒結(jié)元件組成。在此可以以結(jié)構(gòu)化的形式施加燒結(jié)元件，例如通過絲網(wǎng)印刷方法、模板印刷方法、掩膜印刷方法、油墨印刷方法、噴墨印刷方法或類似結(jié)構(gòu)化技術(shù)。在此可以由燒結(jié)層12的初始材料來制造燒結(jié)元件，例如具有銀微顆粒的燒結(jié)膏糊。燒結(jié)膏糊可以除溶劑以外還具有一個或多個易熱處理的組分，尤其是穩(wěn)定劑。組分可以是蠟，尤其是粉蠟(Mahlwachs)、優(yōu)選硬脂酸。在進行燒結(jié)過程的熱處理時至少部分地消除所述組分，由此銀顆粒可以聚攏在一起。
[0026]可以以與印刷層厚度不同的、在5μπι到100 μ m之間、尤其在15μπι到IOOymi
間、尤其大約25 μ m的燒結(jié)層厚度來制造燒結(jié)層12。可以在真正的燒結(jié)過程之前通過干燥方法來干燥燒結(jié)層12的燒結(jié)元件，使得燒結(jié)元件所包括的材料盡可能不含有溶劑，由此實現(xiàn)一定的壓力強度并且可以避免或減小真正燒結(jié)過程期間的稍后溶劑氣體析出。
[0027]圖1b示出所述方法的第二階段的示意圖。芯片13、例如半導體芯片被放置到具有主表面13的燒結(jié)元件上。芯片13例如可以包括功率晶體管、功率二極管或其他功率器件。優(yōu)選地，芯片13可以包括MOSFET、IGBT、JFET、BJT、可開關(guān)的晶閘管或類似器件。
[0028]芯片13在此可以包括表面13b，其橫向延展大于接觸面21的橫向延展。特別地，接觸面21可以與芯片13的側(cè)棱邊間隔開預先確定的距離d。所述距離d在此可以圍繞接觸面21，并且產(chǎn)生所謂的“底印(Underprint)”，也就是說，芯片13的整個表面13b通過燒結(jié)層12的不完全連接。這優(yōu)選可以確保減輕有折斷危險的芯片棱邊的負載。
[0029]在燒結(jié)元件之間可以構(gòu)造穿通通道23。穿通通道23可以在襯底11與芯片13之間橫向于襯底11的主表面I Ia延伸。特別地，燒結(jié)元件中的每一個通過一個穿通通道23與接觸面的邊緣連接。穿通通道23為此可以用于在燒結(jié)過程期間使工藝氣體通向燒結(jié)元件以及從燒結(jié)元件引出工藝氣體。例如，通過穿通通道將氧氣引導至燒結(jié)元件，使得可以進行燒結(jié)膏糊的充分燒結(jié)。也可以設(shè)置，通過穿通通道23將在燒結(jié)元件燒結(jié)時從燒結(jié)材料中排出的氣體從半導體器件導出。在沒有這樣的穿通通道23的情況下，氣體可能通過隨機路徑從半導體器件排出并且因此形成不可再現(xiàn)的脫氣通道，其可能負面影響燒結(jié)層12的特性。
[0030]在圖1c中示出的第三方法階段中，可以通過根據(jù)溫度曲線預給定加熱到200°C到400°C之間的預先確定的燒結(jié)溫度以及通過根據(jù)壓力曲線預給定壓縮芯片13和襯底11來構(gòu)造燒結(jié)層12。為此，垂直于襯底的主表面Ila在芯片13或者襯底11上施加小于30MPa、尤其小于IOMPa的壓強p，如示意性地通過圖1c中的箭頭示出的那樣。通過壓縮可以減小燒結(jié)元件的厚度。由此可以制造具有襯底11、半導體芯片13以及連接襯底11和芯片13的燒結(jié)層12的半導體器件10。
[0031]圖2示出具有結(jié)構(gòu)化的燒結(jié)層12、14的器件10’的示意圖。器件10’與圖1c中的器件10的區(qū)別在于，芯片13在兩個主表面上通過燒結(jié)層12或者14分別與襯底11或者15連接。襯底15在此可以類似于襯底11。
[0032]圖3示出具有結(jié)構(gòu)化的燒結(jié)層12的器件10’’的示意圖。器件10’’與圖1c中的器件10的區(qū)別在于，芯片13是垂直的功率MOSFET或功率IGBT，其通過燒結(jié)層12與襯底11連接。襯底11在此可以是DBC襯底(“directly bonded copper”:直接鍵合銅),其例如包括具有低熱膨脹系數(shù)的陶瓷并且其在其兩個主表面上設(shè)有銅層16。也可能的是，襯底包括IMS (Insulated Metal Substrate:絕緣金屬襯底)襯底、PCB (Printed Circuit Board:印刷電路板)襯底、AMB (Active Metal Brazing:活性金屬釬焊)襯底或陶瓷單層襯底或陶瓷多層襯底。襯底11在此可以設(shè)置在完全由金屬、例如銅制成的熱沉17上，通過所述熱沉可以進行在功率MOSFET中產(chǎn)生的熱的散熱。
[0033]在圖4和圖5中示出了通過燒結(jié)元件22a、22b、22c的不同形狀和分布結(jié)構(gòu)化燒結(jié)層12的示例性實施方式。在圖4和圖5中示出的示圖是沿在圖1a中示出的剖切線x-x的首1J視圖。
[0034]在圖4和圖5中分別示出了具有從圖平面向外的主表面Ila的襯底11，在所述主表面Ila上構(gòu)造有接觸面21，在所述接觸面內(nèi)分別構(gòu)造有多個燒結(jié)元件22a、22b、22c。接觸面的邊緣、即相對于接觸面的中部位于最外面的燒結(jié)元件22c有利地分別與襯底11的邊緣間隔開至少一個預先確定的距離d。
[0035]圖4和圖5中的示圖分別示出襯底11的四分之一，其中角部分別位于襯底11的中部右下方。換言之，襯底11可以劃分成四個象限，其中這些象限中的每一個可以設(shè)有相應于燒結(jié)元件22a、22b、22c的布置的鏡像布置。以此方式分別得到具有接觸面21的襯底11，其具有位于襯底11的中部中的中部區(qū)域21a、位于接觸面21的邊緣處的邊緣區(qū)域21c和位于中部區(qū)域21a與邊緣區(qū)域21c之間的中間區(qū)域21b。接觸面21的區(qū)域21a、21b和21c的邊界分別通過圖4和5中的相應邊界線表示。
[0036]在圖4中示出的實施例中，在中部區(qū)域21a中設(shè)置有一個大面積的燒結(jié)元件22a。中部區(qū)域21a例如可以覆蓋接觸面的至少10%、尤其大于20%。燒結(jié)元件22a確保在中部區(qū)域中建立襯底11與芯片13之間的良好的熱接通和/或電接通。中部區(qū)域21a的表面覆蓋密度、即主表面Ila的每表面單位通過燒結(jié)元件覆蓋的份額因此非常大。
[0037]相反，在邊緣區(qū)域21c中設(shè)置有多個燒結(jié)元件22c，其例如可以是圓形的。燒結(jié)元件22c的橫向延展、即例如其直徑比燒結(jié)元件22a的橫向延展小得多。另一方面，燒結(jié)元件22c的數(shù)量比中部區(qū)域21a中的燒結(jié)元件22a的數(shù)量多得多。邊緣區(qū)域21c中的表面覆蓋密度小于中部區(qū)域21a中的表面覆蓋密度。由此一方面可以實現(xiàn)在燒結(jié)過程中施加到邊緣區(qū)域21c中的各個燒結(jié)元件22c上的壓強大于在中部區(qū)域中的燒結(jié)元件22a上所施加的壓強。這導致與中部區(qū)域21a相比邊緣區(qū)域21c中的燒結(jié)連接的機械穩(wěn)定性更高。另一方面，構(gòu)成不同替代燒結(jié)連接的燒結(jié)元件22c。換言之，邊緣區(qū)域21c中的單個燒結(jié)元件22c的燒結(jié)連接的失效不導致芯片13的電過載、熱過載或機械過載，因為多個其余有效的燒結(jié)元件22c可以補償所述失效。由此可以確保整個燒結(jié)層12的功能性。
[0038]可以設(shè)置，在位于邊緣區(qū)域21c與中部區(qū)域21a之間的中間區(qū)域21b中設(shè)有燒結(jié)元件22b，其具有位于中部區(qū)域21a中的燒結(jié)元件22a的橫向延展與邊緣區(qū)域21c中的燒結(jié)元件22c的橫向延展之間的橫向延展。此外，中間區(qū)域21b中的燒結(jié)元件22b的表面覆蓋密度可以位于中部區(qū)域21a中的表面覆蓋密度與邊緣區(qū)域21c中的表面覆蓋密度之間。
[0039]燒結(jié)元件22a、22b、22c的總數(shù)量例如可以在6和300之間，尤其在12和240之間。但所述數(shù)量可以根據(jù)芯片13的橫向延展變化。邊緣區(qū)域中的燒結(jié)元件22c例如可以位于從襯底11的中心起測得的角度范圍Λ中。邊緣區(qū)域21c中的燒結(jié)元件22c中的每一個例如可以占據(jù)小于75°、尤其小于30°的角度范圍Λ。
[0040]對于燒結(jié)元件22a、22b、22c中的每一個，穿通通道23通向接觸面21的邊緣，在燒結(jié)過程期間工藝氣體可以通過所述穿通通道從燒結(jié)元件22a、22b、22c導出或者輸送給燒結(jié)元件22a、22b、22c。示例性地在圖4中作為虛線雙箭頭示出至中部區(qū)域21a中的燒結(jié)元件22a的穿通通道之一。
[0041]在圖5中示出的實施例中，在中部區(qū)域21a中設(shè)置有一個大面積的燒結(jié)元件22a。中間區(qū)域21b或者邊緣區(qū)域21c中的燒結(jié)元件22b和22c可以具有梯形形狀、多邊形形狀或其他合適形狀。圖5中的圖示在此僅僅理解為示例性的一燒結(jié)元件22b和22c的任意其他形狀和大小同樣可以是合適的。燒結(jié)元件22a、22b和22c附加地具有凹口 24，其能夠?qū)崿F(xiàn)更好地近入燒結(jié)元件22a、22b和22c的內(nèi)部區(qū)域。通過所述凹口或者進入通道24，工藝氣體可以更容易地輸送至燒結(jié)元件22a，22b和22c的中部或者從燒結(jié)元件22a，22b和22c的中部導出。這能夠?qū)崿F(xiàn)更均勻且更穩(wěn)定的燒結(jié)過程。至少一個穿通通道23通向燒結(jié)元件22a、22b和22c中的每一個，其中示例性地作為虛雙箭頭示出一個通向中部區(qū)域21a中的燒結(jié)元件22a的穿通通道。
[0042]除燒結(jié)層12以外，半導體器件10、10’和10’’可以分別設(shè)有用于改善熱連接和/或電連接的其他材料，例如設(shè)有底層材料、導電粘合劑、焊料、導熱膏糊或類似材料。
【權(quán)利要求】
1.一種用于制造燒結(jié)層(12)的方法，所述方法包括以下步驟: 在襯底(11)的主表面(Ila)的接觸面(21)上結(jié)構(gòu)化地施加由構(gòu)成所述燒結(jié)層(12)的初始材料構(gòu)成的多個燒結(jié)元件(22a、22b、22c); 在所述燒結(jié)元件(22a、22b、22c)上設(shè)置待與所述襯底(11)連接的芯片(13); 加熱以及壓縮所述燒結(jié)元件(22a、22b、22c)以制造連接所述襯底(11)和所述芯片(13)的結(jié)構(gòu)化的燒結(jié)層(12)，所述燒結(jié)層(12)在所述接觸面(21)內(nèi)延伸， 其中，在所述襯底(11)上在所述接觸面(21)的中部區(qū)域(21a)中所述燒結(jié)元件(22a、22b、22c)的表面覆蓋密度大于在所述接觸面(21)的邊緣區(qū)域(21c)中所述燒結(jié)元件(22a、22b,22c)的表面覆蓋密度， 其中，從所述燒結(jié)元件(22a、22b、22c)中的每一個存在至少一個橫向于所述襯底(11)的所述主表面(Ila)延伸至所述接觸面(21)的邊緣的穿通通道(23)。
2.根據(jù)權(quán)利要求1所述的方法，其中，所述初始材料是燒結(jié)膏糊，其中，所述燒結(jié)膏糊由微顆粒和/或納米顆粒構(gòu)成，其中，所述燒結(jié)膏糊含有銀作為主要組分。
3.根據(jù)權(quán)利要求1或2所述的方法，其中，所述接觸面(21)的邊緣區(qū)域(21c)中的燒結(jié)元件(22a、22b、22c)的數(shù)量大于所述接觸面(21)的中部區(qū)域(21a)中的燒結(jié)元件(22a、22b,22c)的數(shù)量。
4.根據(jù)權(quán)利要求1至3中任一項所述的方法，其中，在所述襯底(11)上在所述接觸面(21)的位于所述中部區(qū)域(21a)與所述邊緣區(qū)域(21c)之間的區(qū)域(21b)中所述燒結(jié)元件(22a、22b、22c)的表面覆蓋密度位于所述接觸面(21)的邊緣區(qū)域(21c)中的表面覆蓋密度與所述接觸面(21)的中部區(qū)域(21a)中的表面覆蓋密度之間。
5.根據(jù)權(quán)利要求1至4中任一項所述的方法，其中，所述接觸面(21)的邊緣在橫向方向上沿所述襯底(11)的主表面(Ila)與所述芯片(13)的棱邊間隔開預先確定的長度。
6.一種半導體器件(10)，所述半導體器件包括: 具有主表面(Ila)的襯底(11)； 設(shè)置在所述襯底(11)的主表面(Ila)上的半導體芯片(13)； 結(jié)構(gòu)化的燒結(jié)層(12)，所述燒結(jié)層在所述襯底(11)與所述半導體芯片(13)之間設(shè)置在所述主表面(Ila)的接觸面(21)上，并且所述燒結(jié)層將所述半導體芯片(13)與所述襯底(11)連接， 其中，所述燒結(jié)層(12)包括多個燒結(jié)元件(22a、22b、22c)，在所述襯底(11)上在所述接觸面(21)的中部區(qū)域(21a)中所述燒結(jié)元件的表面覆蓋密度大于在所述接觸面(21)的邊緣區(qū)域(21c)中所述燒結(jié)元件(22a、22b、22c)的表面覆蓋密度， 其中，從所述燒結(jié)元件(22a、22b、22c )中的每一個存在至少一個橫向于所述襯底(11)的所述主表面(I Ia)在所述襯底(11)與所述半導體芯片(13 )之間延伸至所述接觸面(21)的邊緣的穿通通道(23)。
7.根據(jù)權(quán)利要求6所述的半導體器件(10)，其中，在所述接觸面(21)的邊緣區(qū)域(21c)中所述燒結(jié)元件(22a、22b、22c)的數(shù)量大于在所述接觸面(21)的中部區(qū)域(21a)中所述燒結(jié)元件(22a、22b、22c)的數(shù)量。
8.根據(jù)權(quán)利要求6和7中任一項所述的半導體器件(10)，其中，在所述襯底(11)上在所述接觸面(21)的位于所述中部區(qū)域(21a)與所述邊緣區(qū)域(21c)之間的區(qū)域(21b)中所述燒結(jié)元件(22a、22b、22c)的表面覆蓋密度位于所述接觸面(21)的邊緣區(qū)域(21c)中的表面覆蓋密度與所述接觸面(21)的中部區(qū)域(21a)中的表面覆蓋密度之間。
9.根據(jù)權(quán)利要求6至8中任一項所述的半導體器件(10)，其中，所述半導體芯片(13)包括功率晶體管或功率二極管或晶閘管，并且所述襯底(11)包括DBC襯底、MS (絕緣金屬襯底)襯底、PCB (印刷電路板)襯底、AMB (活性金屬釬焊)襯底或陶瓷單層襯底或陶瓷多層襯底。
10.根據(jù)權(quán)利要求6至9中任一項所述的半導體器件(10)，其中，在接觸面(21)的中部區(qū)域(21a)中所述燒結(jié)元件(22a)的橫向延展大于在接觸面(21)的邊緣區(qū)域(21c)中所述燒結(jié)元件(22c)的橫向延展。
【文檔編號】H01L23/373GK103635997SQ201280033105
【公開日】2014年3月12日 申請日期:2012年6月26日 優(yōu)先權(quán)日:2011年7月4日
【發(fā)明者】M·居耶諾, M·岡瑟, T·赫博特 申請人:羅伯特·博世有限公司