嵌入式存儲元件的制造方法
【專利摘要】本發明公開一種嵌入式存儲元件的制造方法，包括提供襯底。在襯底的單元區上形成多個第一柵極結構。在襯底的周邊區上形成第二柵極結構。在周邊區的襯底上形成介電層。在單元區形成多個虛擬自對準接觸窗插塞，并在虛擬自對準接觸窗周圍形成多個開口。于襯底上形成停止層，停止層填入于開口中，其中在對應開口的上述停止層的表面上具有多個凹陷。于各個凹陷中分別形成硬掩模層。移除硬掩模層以及部分停止層。移除虛擬自對準接觸窗插塞，以形成多個自對準接觸窗開口。于自對準接觸窗開口中形成多個自對準接觸窗。本發明可以避免在相鄰兩個漏極區以及源極區之間最大距離處形成深孔隙，避免后續的金屬填入孔隙之中，而造成位線與字線短路的問題。
【專利說明】嵌入式存儲元件的制造方法

【技術領域】
[0001]本發明涉及一種嵌入式存儲元件的制造方法。

【背景技術】
[0002]嵌入式存儲元件為達到降低成本及簡化工藝步驟的需求，將單元區與周邊區的元件整合在同一芯片上已逐漸成為一種趨勢，例如將閃存與邏輯電路元件整合在同一芯片上，此種元件稱之為嵌入式閃存(embedded flash memory)0
[0003]然而，現有的嵌入式存儲元件在相鄰兩個漏極區以及源極區之間最大距離處，因為無法填滿介電層而形成深孔隙，后續形成來作為金屬插塞的金屬層可能填入于這一些深孔隙中，因而衍生位線與字線電短路的問題。


【發明內容】

[0004]本發明實施例提出一種嵌入式存儲元件的制造方法，可以避免在相鄰兩個漏極區以及源極區之間最大距離處，因為無法填滿介電層而形成深孔隙。
[0005]本發明實施例提出一種嵌入式存儲元件的制造方法，包括提供襯底，襯底包括單元區與周邊區。在襯底的單元區上形成多個第一柵極結構。在襯底的周邊區上形成第二柵極結構。在周邊區的襯底上形成介電層。在單元區形成多個虛擬自對準接觸窗插塞，并在虛擬自對準接觸窗周圍形成多個開口。于襯底上形成第一停止層，第一停止層填入于開口中，其中在對應開口的上述第一停止層的表面上具有多個凹陷。于各個凹陷中分別形成硬掩模層。移除硬掩模層以及部分第一停止層。移除上述虛擬自對準接觸窗插塞，以形成多個自對準接觸窗開口。于自對準接觸窗開口中形成多個自對準接觸窗。
[0006]依照本發明實施例所述，上述凹陷中形成所述硬掩模層的方法包括:于所述襯底上形成硬掩模材料層；以及以所述第一停止層為終止層，進行平坦化工藝，移除所述凹陷以外的所述硬掩模材料層，留下所述凹陷中的所述硬掩模層。
[0007]依照本發明實施例所述，上述第一停止層的材料與所述硬掩模層的材料不同。
[0008]依照本發明實施例所述，上述在移除所述硬掩模層以及部分所述第一停止層時，使用對于所述硬掩模層:所述第一停止層的蝕刻選擇比為1:1的蝕刻劑。
[0009]依照本發明實施例所述，上述虛擬自對準接觸窗分別包括頂蓋層，所述頂蓋層的材料與所述第一停止層的材料相同，且所述方法更包括在移除所述硬掩模層以及部分所述第一停止層后，移除所述頂蓋層與另一部分的所述第一停止層。
[0010]依照本發明實施例所述，上述嵌入式存儲元件的制造方法更包括以下步驟:在形成虛擬自對準接觸窗插塞以及所述介電層之前，在所述襯底上形成第二停止層，且在移除虛擬自對準接觸窗插塞之后，移除所述第二停止層，以形成所述自對準接觸窗開口。
[0011]依照本發明實施例所述，上述在移除所述頂蓋層與所述另一部分的所述第一停止層時，使用對于所述頂蓋層:所述第二停止層的蝕刻選擇比為100:1的蝕刻劑。
[0012]依照本發明實施例所述，上述嵌入式存儲元件的制造方法，更包括在所述虛擬自對準接觸窗插塞的側壁分別形成間隙壁。
[0013]依照本發明實施例所述，上述嵌入式存儲元件的制造方法，其中所述間隙壁的材料與所述第一停止層的材料相同。
[0014]依照本發明實施例所述，上述嵌入式存儲元件的制造方法，其中tl>a/2，tl為所述第一停止層的厚度；a為相鄰兩個漏極區之間的距離。
[0015]依照本發明實施例所述，上述單元區包括第一區與第二區，所述第一區上的所述第一柵極結構之間具有第一間隙，所述第二區上的所述第一柵極結構之間具有第二間隙，所述第一間隙小于所述第二間隙，在所述第二間隙中的所述第一停止層的高度低于所述第一間隙中的所述第一停止層的高度，在形成所述第一停止層之后以及于各所述凹陷中分別形成所述硬掩模層之前，所述方法更包括:各向異性蝕刻所述第一停止層，在所述第一間隙中形成相連的第一間隙壁，并在所述第二間隙之中形成彼此分離的第二間隙壁；以及在所述第一區與所述第二區上形成第二停止層，填滿所述第一間隙與第二間隙。
[0016]依照本發明實施例所述，上述第二停止層與所述第一停止層的材料相同。
[0017]依照本發明實施例所述，上述tl>a/2且t2>(c_a)/2，其中，tl為所述第一停止層的厚度；t2為所述第二停止層的厚度；8為相鄰兩個漏極區之間的距離；以及C為所述相鄰兩個漏極區與源極區之間的最大距離。
[0018]本發明實施例還提出一種嵌入式存儲元件的制造方法，包括提供襯底，襯底包括單元區，且單元區包括第一區與第二區。在襯底上形成多個第一柵極結構，第一區上的第一柵極結構之間具有第一間隙，第二區上的第一柵極結構之間具有第二間隙，第一間隙小于第二間隙。在第一區與第二區上形成多個虛擬自對準接觸窗插塞。于襯底上形成第一停止層，其中在第二間隙中的第一停止層的高度低于第一間隙中的第一停止層的高度。各向異性蝕刻第一停止層，在第一間隙中形成相連的第一間隙壁，并在第二間隙之中形成彼此分離的第二間隙壁。在第一區與第二區上形成第二停止層，填滿第一間隙與第二間隙。
[0019]依照本發明實施例所述，上述第二停止層與所述第一停止層的材質相同。
[0020]依照本發明實施例所述，上述tl>a/2 ;且七2>(^)/2，其中tl為所述第一停止層的厚度；t2為所述第二停止層的厚度；8為相鄰兩個漏極區之間的距離；以及C為所述相鄰兩個漏極區與源極區之間的最大距離。
[0021]本發明實施例的嵌入式存儲元件的制造方法可以避免在相鄰兩個漏極區以及源極區之間最大距離處形成深孔隙。
[0022]為讓本發明的上述特征和優點能更明顯易懂，下文特舉實施例，并配合附圖作詳細說明如下。

【專利附圖】

【附圖說明】
[0023]圖1A至II為根據本發明第一實施例所繪示的一種嵌入式存儲元件的制造流程的剖面示意圖。
[0024]圖2為根據本發明實施例所繪示的一種嵌入式存儲元件的源極區與漏極區的俯視圖。
[0025]圖3A至3C為根據本發明第二實施例所繪示的一種嵌入式存儲元件的部分制造流程的剖面示意圖。
[0026]圖4為現有一種嵌入式存儲元件的掃描式電子顯微鏡的影像。
[0027]圖5為本發明第二實施例的嵌入式存儲元件的掃描式電子顯微鏡的影像。
[0028]附圖標記說明
[0029]10:第一區20:第二區
[0030]100:襯底10a:單元區
[0031]10b:周邊區102、110:柵極結構
[0032]103:隧穿氧化層104、106、112:導體層
[0033]105:柵極間介電層107、113:金屬娃化物層
[0034]108、114:下掩模層 109:上掩模層
[0035]111:柵極氧化層115:掩模層
[0036]116、120、132、133:停止層
[0037]117:襯層118、119、132a、132b:間隙壁
[0038]122:介電層124:導體層
[0039]125:掩模層126:頂蓋層
[0040]127:虛擬自對準接觸窗插塞
[0041]128:開口130:間隙壁
[0042]133:停止層134:凹陷
[0043]136:硬掩模材料層136a:硬掩模層
[0044]140:開口142:自對準接觸窗開口
[0045]144:阻障層金屬層146:導體金屬層
[0046]148:自對準接觸窗 150:漏極區
[0047]160:源極區162、164:間隙
[0048]166:孔隙a、c:距離

【具體實施方式】
[0049]圖1A至II為根據本發明第一實施例所繪示的嵌入式存儲元件的制造流程的剖面示意圖。圖2為根據本發明一實施例所繪示的嵌入式存儲元件的源極區與漏極區的俯視圖。
[0050]請參照圖1A，提供襯底100。襯底100可以是半導體或是半導體化合物，例如是硅或是硅化鍺。襯底10也可以是絕緣層上硅(SOI)。襯底100具有單元區10a與周邊區10b0于單元區10a的襯底100上形成多個柵極結構102，并于周邊區10b的襯底100上形成至少一柵極結構110。
[0051]柵極結構102可以是非易失性存儲元件的柵極結構，例如是快閃存儲元件的柵極結構，比如是包括依序堆疊在襯底100上的隧穿氧化層103、導體層104、柵極間介電層105及導體層106。隧穿氧化層103的材料例如是氧化硅。導體層104作為浮置柵極，其材料例如是摻雜多晶硅。柵極間介電層105例如是氧化硅、氮化硅以及氧化硅(ONO)復合層。導體層106作為控制柵極，其材料例如是摻雜多晶硅。此外，柵極結構110包括依序堆疊在襯底100上的柵極介電層111及導體層112。導體層112作為邏輯元件的柵極，其材料例如是摻雜多晶硅。
[0052]形成柵極結構102與柵極結構110的方法包括以下步驟。首先，分別于單元區10a及周邊區10b的襯底100上形成不同的堆疊材料層(未繪示)。具體言之，于襯底100的單元區10a上依序堆疊隧穿氧化材料層、第一導體材料層、柵極間介電材料層及第二導體材料層，而于襯底100的周邊區10b上依序堆疊柵極氧化材料層及第二導體材料層，其中單元區10a與周邊區10b上的第二導體材料層被同時形成。然后，對單元區10a上的第二導體材料層進行離子注入工藝。之后，對上述材料層進行至少一圖案化步驟，以于單元區10a的襯底100上形成柵極結構102以及于周邊區10b的襯底100上形成柵極結構110。
[0053]在一實施例中，柵極結構102可以更包括依序堆疊在導體層106上的金屬硅化物層107、下掩模層108及上掩模層109。柵極結構110可以更包括依序堆疊在導體層112上的金屬硅化物層113、下掩模層114及上掩模層115。形成金屬硅化物層107與金屬硅化物層113是為了分別降低導體層106與導體層112的阻值。金屬硅化物層107與金屬硅化物層113的材料相同，例如均為硅化鎢。
[0054]此外，形成下掩模層108與上掩模層109是為了拉開字線(由導體層106及其上的金屬硅化物層107構成)與后續形成的位線之間的最短距離。下掩模層108與下掩模層114的材料相同，例如均為氮化娃。上掩模層109與上掩模層115的材料相同,例如均為四乙氧基硅氧烷形成的二氧化硅(TE0S-Si02)。在此實施例中，以雙層掩模層結構為例進行說明，但本發明并不以此為限。在其它的實施例中，也可以使用單層或大于兩層的掩模層結構。
[0055]特別要說明的是，在圖1A中以于周邊區10b上形成一個柵極結構110為例進行了說明，但本發明并不以此為限。在其它的實施例中，周邊區10b上可形成多個柵極結構110，周邊區10b可具有高壓元件區及低壓元件區(未繪示)，且形成于高壓元件區及低壓元件區上的柵極介電層具有不同的厚度。
[0056]此外，在圖1A中，單元區10a是以閃存的柵極結構102來說明，然而，本發明并不以此為限，單元區10a上的柵極結構102也可以是其它非易失性存儲器的柵極結構，例如導體層104可以被以介電層制作的電荷儲存層取代。
[0057]然后，請繼續參照圖1A，于襯底100上順應性地形成襯層117，以覆蓋柵極結構102與柵極結構110。襯層117的材料例如是高溫氧化物(high-temperature oxide, HT0),且其形成方法例如是進行化學氣相沉積工藝。在一實施例中，于形成柵極結構102與柵極結構110的步驟之后且于形成襯層117的步驟之前，也可以進行至少一離子注入步驟，以于單元區10a的襯底100中形成多個輕摻雜區(未繪示)，并于周邊區10b的高壓元件區的襯底100中形成多個輕摻雜區(未繪示)。
[0058]接著，于每一個柵極結構102與柵極結構110的側壁上形成間隙壁118。間隙壁118的材料例如是氮化硅。形成間隙壁118的方法包括于襯底100上沉積間隙壁材料層(未繪示)。然后，進行各向異性蝕刻工藝，以移除部分間隙壁材料層。在一實施例中(未繪示)，上述移除部分間隙壁材料層的步驟也可以同時移除柵極結構之間的部分襯層117。
[0059]之后，請參照圖1A，于襯底100上順應性地形成停止層116，以覆蓋柵極結構102與柵極結構110。停止層116的材料例如是四乙氧基硅氧烷形成的二氧化硅(TEOS-S12),且其形成方法例如是進行化學氣相沉積工藝。在一實施例中，于形成間隙壁118的步驟之后以及于形成停止層116的步驟之前，也可以進行至少一離子注入步驟，于單元區10a的襯底100中形成多個重摻雜區(未繪示)，并于周邊區10b的低壓元件區的襯底100中形成多個輕摻雜區(未繪示)。
[0060]其后，請參照圖1B，可以在柵極結構110側壁上的停止層116的側壁形成間隙壁119。間隙壁119的材料例如是氮化硅，形成的方法例如是化學氣相沉積法，厚度例如是20nm至200nm。形成間隙壁119的方法包括于襯底100上沉積間隙壁材料層(未繪示)。然后，進行各向異性蝕刻工藝，以移除部分間隙壁材料層。之后，于襯底100上形成導體層124，以覆蓋柵極結構110并至少填滿柵極結構102之間的間隙。導體層124的材料例如是多晶硅，其形成的方法例如是進行化學氣相沉積工藝，厚度例如是約60納米。之后，可以選擇性對導體層124進行平坦化工藝，使導體層124具有平坦的表面。之后，在單元區10a上形成掩模層125，裸露出周邊區10b上的導體層124。掩模層125例如是光致抗蝕劑層。
[0061]請參照圖1C，以掩模層125為蝕刻掩模，圖案化導體層124，移除周邊區10b上的導體層124，裸露出停止層116。之后，移除掩模層125。然后，在襯底100上形成停止層120，覆蓋單元區10a的導體層124以及周邊區10b的第一停止層116。停止層120的材料例如是氮化硅，形成的方法例如是化學氣相沉積法，厚度例如是20nm至200nm。之后，在周邊區10b的停止層120上形成介電層122。介電層122的材料例如是旋涂式玻璃，其形成方法利如是旋涂法。介電層122的材料可以例如是氧化硅，其形成方法例如是化學氣相沉積法。之后，以單元區10a上的停止層120為拋光終止層，利用化學機械拋光工藝對周邊區10b上的介電層122進行平坦化工藝。
[0062]之后，請參照圖1D，移除單元區10a上的停止層120。然后，在襯底100上形成頂蓋層126，覆蓋單元區10a上的導體層124以及周邊區10b上的介電層122。頂蓋層126的材料例如是氮化硅，形成的方法例如是等離子體增強型化學氣相沉積法，厚度可以是10nm 至 300nm。
[0063]之后，請參照圖1E，利用光刻與蝕刻工藝，以停止層116為終止層，圖案化頂蓋層126與導體層124，以在單元區10a形成虛擬自對準接觸窗插塞127，并在虛擬自對準接觸窗插塞127周圍形成開口 128。之后，可以選擇性在虛擬自對準接觸窗插塞127的側壁形成間隙壁130。間隙壁130的材料例如是氮化硅，厚度例如是5nm至20nm。形成間隙壁130的方法包括于襯底100上沉積間隙壁材料層(未繪示)。然后，進行各向異性蝕刻工藝，以移除部分間隙壁材料層。
[0064]之后，請參照圖1F，在襯底100上形成停止層132。停止層132的材料可以采用與頂蓋層126相同的材料，例如是氮化硅，形成的方法例如是化學氣相沉積法。停止層132覆蓋頂蓋層126并填入于開口 128中。請參照圖2，相鄰兩個漏極區150之間的距離為a，相鄰兩個漏極區150以及源極區160之間最大距離為C，且c>a。在本實施例中，圖1F的停止層132的厚度tl大于相鄰兩個漏極區150之間的距離a的1/2，例如是30nm至lOOnm。由于停止層132的厚度tl大于相鄰兩個漏極區150之間的距離a的1/2，因此，可以填滿相鄰兩個漏極區150之間的間隙，但若是厚度未達相鄰兩個漏極區150以及源極區160之間最大距離c的1/2，相鄰兩個漏極區150以及源極區160彼此之間的間隙將無法被停止層132填滿，而留下孔隙的直徑小于c-a，即半徑小于(c-a)/2。而此孔隙可以被后續形成的硬掩模材料層136填滿。
[0065]此外，請參照圖1F，停止層132的表面因襯底100上的結構或材料層而有高低起伏，在對應開口 128之處具有多個凹陷134。在一實施例中，凹陷134的深度例如是600埃。
[0066]接著，請繼續參照圖1F，在襯底100上形成硬掩模材料層136。硬掩模材料層136的材料與停止層132不同，例如是四乙氧基硅氧烷形成的二氧化硅(TE0S-Si02)，且其形成方法例如是進行化學氣相沉積工藝。
[0067]請參照圖2，更具體地說，硬掩模材料層136可填滿凹陷134(圖1F)，且其厚度t2大于相鄰兩個漏極區150之間的距離(a)的一半(a/2)，且大于相鄰兩個漏極區150以及源極區160之間最大距離(C)減去相鄰兩個漏極區150之間的距離(a)的一半((c_a)/2)，例如是10nm至200nm。在一實施例中，凹陷134的深度例如是600埃，硬掩模材料層136的厚度例如是1000埃。停止層132的厚度tl大于a/2，而相鄰兩個漏極區150以及源極區160彼此之間因為無法被停止層132填滿而留下的孔隙的半徑小于(c-a)/2，由于硬掩模材料層136的厚度t2大于(c-a)/2，因此可以將半徑小于(c_a)/2的孔隙填滿。
[0068]其后，請參照圖1G，以停止層132為終止層，進行平坦化工藝，移除凹陷134以外的硬掩模材料層136，留下在凹陷134之中的硬掩模層136a，留下的硬掩模層136a與停止層132具有平坦的表面。平坦化工藝可以采用化學機械拋光工藝來實施。
[0069]之后，請參照圖1H，移除硬掩模層136a、部分的停止層132及虛擬自對準接觸窗插塞127的頂蓋層126，之后再移除虛擬自對準接觸窗插塞127的導體層124，以形成開口140。在一實施例中，硬掩模層136a的材料與停止層132的材料不同，而頂蓋層126的材料與停止層132的材料相同，因此可以選擇對于硬掩模層136a/停止層132具有大致相同的蝕刻率的蝕刻劑，例如是對于硬掩模層136a:停止層132=1:1的蝕刻劑，蝕刻硬掩模層136a以及停止層132，再以相同的蝕刻劑向下蝕刻頂蓋層126及其周圍的停止層132。在一實施例中，自停止層132的表面向下蝕刻的深度例如是1000埃左右。其后，再選擇對于停止層132/停止層116具有高蝕刻選擇比以及對于頂蓋層126/停止層116具有高蝕刻選擇比的蝕刻劑，例如對于停止層132:停止層116=100:1以及對于頂蓋層126:停止層116=100:I的蝕刻劑進行蝕刻，留下柵極結構102上方的停止層132a以及間隙壁130。接著，再改變蝕刻劑，以停止層116為終止層，往下蝕刻移除導體層124，以形成開口 140，裸露出停止層116。
[0070]之后，請參照圖1I，移除開口 140裸露的停止層116及其下方的襯層117，以形成自對準接觸窗開口 142，再于自對準接觸窗開口 142填入阻障層金屬層144與導體金屬層146，以形成自對準接觸窗148等等工藝。阻障層金屬層144的材料例如是鈦或氮化鈦，形成的方法利如是化學氣相沉積法，厚度例如是5nm至30nm。導體金屬層146的材料例如是鎢，形成的方法利如是化學氣相沉積法，厚度例如是10nm至300nm。這一些后續的步驟均為本領域技術人員所熟知，于此不再贅述。
[0071]在上述的實施例中，請參照圖1F，在襯底100上形成停止層132之后，即形成硬掩模材料層136。然而，本發明并不以此為限。當形成停止層132之后，停止層132表面的高低起伏較大時，在形成停止層132以及硬掩模材料層136的步驟之間還可以包括其它步驟，以減少高低起伏，避免孔隙形成。
[0072]圖3A至3C為根據本發明第二實施例所繪示的嵌入式存儲元件的部分制造流程的剖面示意圖。
[0073]請參照圖3A，依照上述實施例的方法進行至形成圖1F的停止層132。為簡化附圖，在圖3A至圖3C，僅繪示出襯底100的單元區10a的另一個方向，而未繪示出虛擬接觸窗插塞27以及圖1F的周邊區100b。襯底100包括第一區10與第二區20。第一區10上兩個相鄰的柵極結構102之間的距離小于第二區20上兩個相鄰的柵極結構102之間的距離。停止層132的厚度tl大于圖2中相鄰兩個漏極區150之間的距離(a)的一半(a/2)，例如是30nm至lOOnm。由于在第一區10的兩個相鄰的柵極結構102之間的間隙162小于在第二區20的兩個相鄰的柵極結構102之間的間隙164，而停止層132的厚度不足以填滿第二區20的兩個相鄰的柵極結構102之間的間隙164，因此，間隙164中所填入的停止層132的高度會低于間隙162中所填入的停止層132的高度。
[0074]之后，請參照圖3B，各向異性回蝕刻停止層132。在第二區20中，距離較遠的兩個相鄰的柵極結構102之間的間隙164底部的停止層132的厚度較薄，因而被移除，而在第二間隙164中形成兩個分離的間隙壁132b。而在第一區10中，距離較近的兩個相鄰的柵極結構102之間的間隙162中則因為停止層132的厚度較厚，因此，在各向異性回蝕刻后，形成兩個相連的間隙壁132a，而未裸露出間隙162的底部。
[0075]其后請參照圖3C，在襯底100上形成停止層133，覆蓋在柵極結構102上方的停止層116上以及間隙壁132a以及間隙壁132b上，并填滿間隙162以及164。停止層133的材料可與停止層132的材料相同或相異。在本實施例中，停止層133的材料與停止層132的材料可以同為氮化硅，形成的方法例如是化學氣相沉積法。停止層133的厚度大于圖2中相鄰兩個漏極區150以及源極區160之間最大距離c減去相鄰兩個漏極區150之間的距離a的一半((c_a)/2),例如是30nm至lOOnm。停止層133可以填滿間隙162以及164,避免孔隙形成，而且可以減少襯底100表面上的高低落差。
[0076]后續的步驟如圖1F形成硬掩模材料層136的步驟，再接著依照圖1G至II的步驟完成嵌入式存儲器的制作。
[0077]圖4為現有一種嵌入式存儲元件的掃描式電子顯微鏡的影像。圖5為本發明第二實施例的嵌入式存儲元件的掃描式電子顯微鏡的影像。
[0078]請參照圖4，現有的嵌入式存儲元件在相鄰兩個漏極區以及源極區之間最大距離處，因為無法填滿介電層，而導致介電層的表面形成孔隙166，導致后續形成來作為金屬插塞的金屬層可能填入于這一些孔隙中，導致位線與字線電短路的問題。
[0079]請參照圖5，依照本發明上述第二實施例的嵌入式存儲元件在相鄰兩個漏極區以及源極區之間最大距離處，因為利用重復沉積以及回蝕刻的方式，柵極結構之間的間隙因為形成間隙壁以及停止層而被填滿，因此不會有孔隙形成所衍生的問題。
[0080]依照本發明實施例所述，本發明可以避免在相鄰兩個漏極區以及源極區之間最大距離處形成孔隙，避免后續的金屬填入孔隙之中，而造成位線與字線短路的問題。
[0081]雖然本發明已以實施例公開如上，然其并非用以限定本發明，任何本領域技術人員，在不脫離本發明的精神和范圍內，當可做些許的更動與潤飾，故本發明的保護范圍以所附權利要求所界定的為準。
【權利要求】
1.一種嵌入式存儲元件的制造方法，其特征在于包括: 提供襯底，所述襯底包括單元區與周邊區； 在所述襯底的所述單元區上形成多個第一柵極結構； 在所述襯底的周邊區上形成第二柵極結構； 在所述周邊區的所述襯底上形成介電層； 在所述單元區形成多個虛擬自對準接觸窗插塞，并在所述虛擬自對準接觸窗周圍形成多個開口 ； 于所述襯底上形成第一停止層，所述第一停止層填入于所述開口中，其中在對應所述開口的所述第一停止層的表面上具有多個凹陷； 于各所述凹陷中分別形成硬掩模層； 移除所述硬掩模層以及部分所述第一停止層； 移除所述虛擬自對準接觸窗插塞，以形成多個自對準接觸窗開口 ；以及 于所述自對準接觸窗開口中形成多個自對準接觸窗。
2.如權利要求1所述的嵌入式存儲元件的制造方法，其中于所述凹陷中形成所述硬掩模層的方法包括: 于所述襯底上形成硬掩模材料層；以及 以所述第一停止層為終止層，進行平坦化工藝，移除所述凹陷以外的所述硬掩模材料層，留下所述凹陷中的所述硬掩模層。
3.如權利要求1所述的嵌入式存儲元件的制造方法，其中所述第一停止層的材料與所述硬掩模層的材料不同。
4.如權利要求2所述的嵌入式存儲元件的制造方法，其中在移除所述硬掩模層以及部分所述第一停止層時，使用對于所述硬掩模層:所述第一停止層的蝕刻選擇比為1:1的蝕刻劑。
5.如權利要求4所述的嵌入式存儲元件的制造方法，其中所述虛擬自對準接觸窗分別包括頂蓋層，所述頂蓋層的材料與所述第一停止層的材料相同，且所述方法更包括在移除所述硬掩模層以及部分所述第一停止層后，移除所述頂蓋層與另一部分的所述第一停止層。
6.如權利要求5所述的嵌入式存儲元件的制造方法，更包括以下步驟: 在形成虛擬自對準接觸窗插塞以及所述介電層之前，在所述襯底上形成第二停止層，且在移除虛擬自對準接觸窗插塞之后，移除所述第二停止層，以形成所述自對準接觸窗開□。
7.如權利要求6所述的嵌入式存儲元件的制造方法，其中在移除所述頂蓋層與所述另一部分的所述第一停止層時，使用對于所述頂蓋層:所述第二停止層的蝕刻選擇比為100:I的蝕刻劑。
8.如權利要求1所述的嵌入式存儲元件的制造方法，更包括在所述虛擬自對準接觸窗插塞的側壁分別形成間隙壁。
9.如權利要求8所述的嵌入式存儲元件的制造方法，其中所述間隙壁的材料與所述第一停止層的材料相同。
10.如權利要求1所述的嵌入式存儲元件的制造方法，其中tl>a/2，tl為所述第一停止層的厚度；a為相鄰兩個漏極區之間的距離。
11.如權利要求1所述的嵌入式存儲元件的制造方法，其中所述單元區包括第一區與第二區，所述第一區上的所述第一柵極結構之間具有第一間隙，所述第二區上的所述第一柵極結構之間具有第二間隙，所述第一間隙小于所述第二間隙，在所述第二間隙中的所述第一停止層的高度低于所述第一間隙中的所述第一停止層的高度，在形成所述第一停止層之后以及于各所述凹陷中分別形成所述硬掩模層之前，所述方法更包括: 各向異性蝕刻所述第一停止層，在所述第一間隙中形成相連的第一間隙壁，并在所述第二間隙之中形成彼此分離的第二間隙壁；以及 在所述第一區與所述第二區上形成第二停止層，填滿所述第一間隙與第二間隙。
12.如權利要求11所述的嵌入式存儲元件的制造方法，其中所述第二停止層與所述第一停止層的材料相同。
13.如權利要求11所述的嵌入式存儲元件的制造方法，其中tl>a/2且t2>(c-a)/2， 其中， tl為所述第一停止層的厚度； t2為所述第二停止層的厚度； a為相鄰兩個漏極區之間的距離；以及 c為所述相鄰兩個漏極區與源極區之間的最大距離。
14.一種嵌入式存儲元件的制造方法，其特征在于包括: 提供襯底，所述襯底包括單元區，且所述單元區包括第一區與第二區； 在所述襯底上形成多個第一柵極結構，所述第一區上的所述第一柵極結構之間具有第一間隙，所述第二區上的所述第一柵極結構之間具有第二間隙，所述第一間隙小于所述第二間隙； 在所述第一區與所述第二區上形成多個虛擬自對準接觸窗插塞； 于所述襯底上形成第一停止層，其中在所述第二間隙中的所述第一停止層的高度低于所述第一間隙中的所述第一停止層的高度； 各向異性蝕刻所述第一停止層，在所述第一間隙中形成相連的第一間隙壁，并在所述第二間隙之中形成彼此分離的第二間隙壁；以及 在所述第一區與所述第二區上形成第二停止層，填滿所述第一間隙與所述第二間隙。
15.如權利要求14所述的嵌入式存儲元件的制造方法，其中所述第二停止層與所述第一停止層的材質相同。
16.如權利要求14所述的嵌入式存儲元件的制造方法，其中tl>a/2;且t2>(c_a)/2， 其中tl為所述第一停止層的厚度； t2為所述第二停止層的厚度； a為相鄰兩個漏極區之間的距離；以及 c為所述相鄰兩個漏極區與源極區之間的最大距離。
【文檔編號】H01L21/8239GK104425385SQ201310365009
【公開日】2015年3月18日 申請日期:2013年8月20日 優先權日:2013年8月20日
【發明者】蔡耀庭, 廖修漢, 莊哲輔 申請人:華邦電子股份有限公司