本發明涉及瞬態抑制二極管技術領域，具體而言，涉及一種瞬態抑制二極管的制造方法和一種瞬態抑制二極管。

背景技術：

瞬態抑制二極管(TVS)是一種用來保護敏感半導體的器件，使敏感半導體免遭瞬態電壓浪涌破壞的一種固態半導體器件，它具有箝位系數小、體積小、響應快、漏電流小和可靠性高等優點，因而在電壓瞬變和浪涌防護上得到了廣泛的應用。靜電放電(ESD)以及其他一些以電壓浪涌形式隨機出現的瞬態電壓，通常存在于各種電子器件中，且半導體器件日益小型化、高密度和多功能的特點，使得電子器件越來越容易受到電壓浪涌的影響，甚至導致致命的傷害。

因此，低電容TVS適用于高頻電路的保護器件，所以，減少瞬態抑制二極管的寄生電容對電路的干擾，降低高頻電路信號的衰減，提高TVS的反向特性，提高器件可靠性，成為必要解決的問題。但目前的瞬態抑制二極管(TVS)采用的是保護環結構和金屬層結構，如圖1所示，但這兩種結構引入的附加寄生電容大，增大了對電路的干擾和高頻電路信號的衰減，而且這種結構的瞬態抑制二極管器件的面積大，降低了器件性，提高了器件制造成本，其中，圖1示出了現有技術中的瞬態抑制二極管TVS的結構示意圖，且圖1中附圖標記與部件名稱之間的對應關系為：

10P型硅片，20氧化硅層，30保護環注入區域，40金屬層，50N型擴散/注入區域。

因此，如何降低瞬態抑制二極管的寄生電容、減少瞬態抑制二極管對電路的干擾，降低高頻電路信號的衰減，提高TVS的反向特性，提高器件可靠性并降低器件成本，成為亟待解決的問題。

技術實現要素：

本發明正是基于上述問題，提出了一種新的技術方案，可以降低瞬態抑制二極管的寄生電容、減少瞬態抑制二極管對電路的干擾，降低高頻電路信號的衰減，提高TVS的反向特性，提高器件可靠性并降低器件成本。

有鑒于此，本發明的一方面提出了一種瞬態抑制二極管的制造方法，包括：在襯底上生長第一氧化層；在所述第一氧化層和所述襯底上刻蝕多個深溝槽；在多個深溝槽中的每個所述深溝槽中生長第二氧化層；在所述第一氧化層和所述第二氧化層上生長多晶硅層；刻蝕掉所述第一氧化層上的全部多晶硅層和所述第二氧化層上的部分多晶硅層；在所述第二氧化層上的剩余多晶硅層上生長第三氧化層。

在該技術方案中，由于深溝槽結表面不存在電場集中，接近平行平面結，因此，通過在瞬態抑制二極管中刻蝕深溝槽代替現有技術中的保護環注入區域，可以降低瞬態抑制二極管的寄生電容，減少瞬態抑制二極管對電路的干擾，大幅度地提高TVS的反向特性，降低高頻電路信號的衰減，另外，通過在瞬態抑制二極管中刻蝕深溝槽代替現有技術中的保護環注入區域還可以降低瞬態抑制二極管器件的面積，降低器件的制造成本；同時，通過在深溝槽的第二氧化層內填充多晶硅，并在多晶硅表面氧化形成氧化硅(即第三氧化層)，使得金屬層和多晶硅之間的電容較小，進一步地降低了器件的寄生電容。

在上述技術方案中，優選地，還包括：在所述剩余多晶硅層上生長所述第三氧化層后，進行離子注入和/或擴散，以形成P型區域或N型區域。

在該技術方案中，通過以注入和/或擴散的形式，在瞬態抑制二極管形成P型區域或N型區域，可以使瞬態抑制二極管正向導電。

在上述技術方案中，優選地，在進行離子注入或擴散后，在所述第一氧化層，和所述P型區域或N型區域的表面制備金屬層。

在該技術方案中，通過在第一氧化層，和P型區域或N型區域的表面制備金屬層，可以使瞬態抑制二極管正向導電。

在上述技術方案中，優選地，在制備所述金屬層后，刻蝕掉所述第一 氧化層上的部分金屬層。

在該技術方案中，在制備完金屬層后，通過刻蝕掉第一氧化層上的部分金屬層，可以防止第一氧化層上的整個金屬層相互連通而導電，從而防止瞬態抑制二極管短路。

在上述技術方案中，優選地，所述襯底為P型襯底或N型襯底。

在該技術方案中，當襯底為P型襯底時，瞬態抑制二極管在離子注入和/或擴散時，應該形成N型區域；反之，當襯底為N型襯底時，瞬態抑制二極管在離子注入和/或擴散時，應該形成P型區域。

在上述技術方案中，優選地，所述第一氧化層、所述第二氧化層和所述第三氧化層均為氧化硅層。

在上述技術方案中，優選地，所述溝槽采用干法刻蝕或濕法刻蝕形成。

在該技術方案中，所述刻蝕方法(包括氧化物刻蝕和溝槽刻蝕)可以分為干法刻蝕和濕法刻蝕，其中，干法刻蝕包括光輝發、氣相腐蝕、等離子體腐蝕等，且干法刻蝕易實現自動化、處理過程未引入污染、清潔度高；濕法刻蝕是一個純粹的化學反應，是利用溶液與預刻蝕材料之間的化學反應來去除未被掩蔽膜材料掩蔽的部分進而達到刻蝕的目的，且濕法刻蝕的重復性好、成本低、使用的設備簡單，因此溝槽的刻蝕可以根據實際情況采用干法刻蝕或濕法刻蝕。

在上述技術方案中，優選地，采用干法刻蝕去除所述第一氧化層上的全部多晶硅層和所述第二氧化層上的部分多晶硅層。

在該技術方案中，通過干法刻蝕可以快速去除第一氧化層上的全部多晶硅層和第二氧化層上的部分多晶硅層。

在上述技術方案中，優選地，在刻蝕掉所述部分多晶硅層后，控制所述第二氧化層上的剩余多晶硅層的上表面低于所述第一氧化層的下表面。

在該技術方案中，通過控制第二氧化層上的剩余多晶硅層的上表面低于第一氧化層的下表面，可以防止第三氧化層的量比較小時，在第一氧化層上制備金屬層后，第二氧化層下的剩余多晶硅層與金屬層直接接觸而導致瞬態抑制二極管短路。

在上述技術方案中，優選地，在刻蝕多個所述深溝槽時，控制任意兩 個相鄰的所述深溝槽的間距小于或等于10μm。

在該技術方案中，在刻蝕多個深溝槽時，通過控制任意兩個相鄰的深溝槽的間距小于或等于10μm，可以確保在襯底的長度一定的情況下，襯底上的深溝槽盡可能的多，進而使得制造出的瞬態抑制二極管為多個并聯的二極管，這可以進一步降低瞬態抑制二極管的寄生電容，進而提高TVS的反向特性，當然，深溝槽的間距越小，制造出的并聯的瞬態抑制二極管就越多，寄生電容就越小，優選地，一個襯底上的深溝槽的數目為4個。

本發明的另一方面提出了一種瞬態抑制二極管，所述瞬態抑制二極管由如上述技術方案中任一項所述的瞬態抑制二極管的制造方法制作而成。

在該技術方案中，通過采用如上述技術方案中任一項所述的瞬態抑制二極管的制造方法，可以制造出寄生電容較小的瞬態抑制二極管，以減少瞬態抑制二極管對電路的干擾，降低高頻電路信號的衰減，提高TVS的反向特性，提高器件可靠性并降低器件成本。

通過本發明的技術方案，可以降低瞬態抑制二極管的寄生電容、減少瞬態抑制二極管對電路的干擾，降低高頻電路信號的衰減，提高TVS的反向特性，提高器件可靠性并降低器件成本。

附圖說明

圖1示出了現有技術中的瞬態抑制二極管TVS的結構示意圖；

圖2示出了根據本發明的一個實施例的瞬態抑制二極管的制造方法的流程示意圖；

圖3至圖10示出了根據本發明的另一個實施例的瞬態抑制二極管的制造方法的原理示意圖，其中，

圖3至圖10中附圖標記與部件名稱之間的對應關系為：

1P型硅片(襯底)，2氧化硅層，3深溝槽，4多晶硅層，5N型區域，6金屬層。

具體實施方式

為了可以更清楚地理解本發明的上述目的、特征和優點，下面結合附圖和具體實施方式對本發明進行進一步的詳細描述。需要說明的是，在不 沖突的情況下，本申請的實施例及實施例中的特征可以相互組合。

在下面的描述中闡述了很多具體細節以便于充分理解本發明，但是，本發明還可以采用其他不同于在此描述的其他方式來實施，因此，本發明的保護范圍并不受下面公開的具體實施例的限制。

圖2示出了根據本發明的一個實施例的瞬態抑制二極管的制造方法的流程示意圖。

如圖2所示，示出了根據本發明的一個實施例的瞬態抑制二極管的制造方法，包括：步驟202，在襯底上生長第一氧化層；步驟204，在所述第一氧化層和所述襯底上刻蝕多個深溝槽；步驟206，在多個深溝槽中的每個所述深溝槽中生長第二氧化層；步驟208，在所述第一氧化層和所述第二氧化層上生長多晶硅層；步驟210，刻蝕掉所述第一氧化層上的全部多晶硅層和所述第二氧化層上的部分多晶硅層；步驟212，在所述第二氧化層上的剩余多晶硅層上生長第三氧化層。

在該技術方案中，由于深溝槽結表面不存在電場集中，接近平行平面結，因此，通過在瞬態抑制二極管中刻蝕深溝槽代替現有技術中的保護環注入區域，可以降低瞬態抑制二極管的寄生電容，減少瞬態抑制二極管對電路的干擾，大幅度地提高TVS的反向特性，降低高頻電路信號的衰減，另外，通過在瞬態抑制二極管中刻蝕深溝槽代替現有技術中的保護環注入區域還可以降低瞬態抑制二極管器件的面積，降低器件的制造成本；同時，通過在深溝槽的第二氧化層內填充多晶硅，并在多晶硅表面氧化形成氧化硅(即第三氧化層)，使得金屬層和多晶硅之間的電容較小，進一步地降低了器件的寄生電容。

在上述技術方案中，優選地，還包括：在所述剩余多晶硅層上生長所述第三氧化層后，進行離子注入和/或擴散，以形成P型區域或N型區域。

在該技術方案中，通過以注入和/或擴散的形式，在瞬態抑制二極管形成P型區域或N型區域，可以使瞬態抑制二極管正向導電。

在上述技術方案中，優選地，在進行離子注入或擴散后，在所述第一氧化層，和所述P型區域或N型區域的表面制備金屬層。

在該技術方案中，通過在第一氧化層，和P型區域或N型區域的表 面制備金屬層，可以使瞬態抑制二極管正向導電。

在上述技術方案中，優選地，在制備所述金屬層后，刻蝕掉所述第一氧化層上的部分金屬層。

在該技術方案中，在制備完金屬層后，通過刻蝕掉第一氧化層上的部分金屬層，可以防止第一氧化層上的整個金屬層相互連通而導電，從而防止瞬態抑制二極管短路。

在上述技術方案中，優選地，所述襯底為P型襯底或N型襯底。

在該技術方案中，當襯底為P型襯底時，瞬態抑制二極管在離子注入和/或擴散時，應該形成N型區域；反之，當襯底為N型襯底時，瞬態抑制二極管在離子注入和/或擴散時，應該形成P型區域。

在上述技術方案中，優選地，所述第一氧化層、所述第二氧化層和所述第三氧化層均為氧化硅層。

在上述技術方案中，優選地，所述溝槽采用干法刻蝕或濕法刻蝕形成。

在該技術方案中，所述刻蝕方法(包括氧化物刻蝕和溝槽刻蝕)可以分為干法刻蝕和濕法刻蝕，其中，干法刻蝕包括光輝發、氣相腐蝕、等離子體腐蝕等，且干法刻蝕易實現自動化、處理過程未引入污染、清潔度高；濕法刻蝕是一個純粹的化學反應，是利用溶液與預刻蝕材料之間的化學反應來去除未被掩蔽膜材料掩蔽的部分進而達到刻蝕的目的，且濕法刻蝕的重復性好、成本低、使用的設備簡單，因此溝槽的刻蝕可以根據實際情況采用干法刻蝕或濕法刻蝕。

在上述技術方案中，優選地，采用干法刻蝕去除所述第一氧化層上的全部多晶硅層和所述第二氧化層上的部分多晶硅層。

在該技術方案中，通過干法刻蝕可以快速去除第一氧化層上的全部多晶硅層和第二氧化層上的部分多晶硅層。

在上述技術方案中，優選地，在刻蝕掉所述部分多晶硅層后，控制所述第二氧化層上的剩余多晶硅層的上表面低于所述第一氧化層的下表面。

在該技術方案中，通過控制第二氧化層上的剩余多晶硅層的上表面低于第一氧化層的下表面，可以防止第三氧化層的量比較小時，在第一氧化層上制備金屬層后，第二氧化層下的剩余多晶硅層與金屬層直接接觸而導 致瞬態抑制二極管短路。

在上述技術方案中，優選地，在刻蝕多個所述深溝槽時，控制任意兩個相鄰的所述深溝槽的間距小于或等于10μm。

在該技術方案中，在刻蝕多個深溝槽時，通過控制任意兩個相鄰的深溝槽的間距小于或等于10μm，可以確保在襯底的長度一定的情況下，襯底上的深溝槽盡可能的多，進而使得制造出的瞬態抑制二極管為多個并聯的二極管，這可以進一步降低瞬態抑制二極管的寄生電容，進而提高TVS的反向特性，當然，深溝槽的間距越小，制造出的并聯的瞬態抑制二極管就越多，寄生電容就越小，優選地，一個襯底上的深溝槽的數目為4個。

本發明的另一方面提出了一種瞬態抑制二極管，所述瞬態抑制二極管由如上述技術方案中任一項所述的瞬態抑制二極管的制造方法制作而成。

在該技術方案中，通過采用如上述技術方案中任一項所述的瞬態抑制二極管的制造方法，可以制造出寄生電容較小的瞬態抑制二極管，以減少瞬態抑制二極管對電路的干擾，降低高頻電路信號的衰減，提高TVS的反向特性，提高器件可靠性并降低器件成本。

圖3至圖10示出了根據本發明的另一個實施例的瞬態抑制二極管的制造方法的原理示意圖。

下面將結合圖3至圖10詳細說明本發明的另一個實施例的瞬態抑制二極管的制造方法，包括：

步驟一：在襯底(P型硅片)1上生長第一氧化層即襯底上的氧化硅層2，并使用光刻膠作為掩膜，刻蝕形成深溝槽3，其結果如圖3所示。

步驟二：進行熱氧化，在深溝槽3內壁生長第二氧化層即深溝槽3內的氧化硅層2，其結果如圖4所示。

步驟三：在第一氧化層和第二氧化層即整個氧化硅層2上填充多晶硅4，其結果如圖5所示。

步驟四：干法刻蝕去除第一氧化層上的全部多晶硅4和第二氧化層上的部分多晶硅4(即深溝槽3中的部分多晶硅4)，其結果如圖6所示。

步驟五：進行熱氧化，在多晶硅表面形成第三氧化層即深溝槽3中的剩余多晶硅4上的氧化硅層2，其結果如圖7所示。

步驟六：使用光刻膠作為掩膜，刻蝕去除部分第一氧化層，形成擴散 /注入窗口，進行擴散/注入，形成N型區域，其結果如圖8所示。

步驟七：在第一氧化層和N型區域上制備金屬層6，其結果如圖9所示。

步驟八，刻蝕掉第一氧化層上的部分金屬層6，其結果如圖10所示。

以上結合附圖詳細說明了本發明的技術方案，可以降低瞬態抑制二極管的寄生電容、減少瞬態抑制二極管對電路的干擾，降低高頻電路信號的衰減，提高TVS的反向特性，提高器件可靠性并降低器件成本。

以上所述僅為本發明的優選實施例而已，并不用于限制本發明，對于本領域的技術人員來說，本發明可以有各種更改和變化。凡在本發明的精神和原則之內，所作的任何修改、等同替換、改進等，均應包含在本發明的保護范圍之內。