本發(fā)明是有關(guān)于一種封裝結(jié)構(gòu)，且特別是有關(guān)于一種芯片封裝結(jié)構(gòu)及堆疊式芯片封裝結(jié)構(gòu)。

背景技術(shù)：

在現(xiàn)今這個(gè)高度發(fā)展的社會(huì)中，人類對于電子產(chǎn)品的依賴性與日俱增，而電子產(chǎn)品無不以高速度、高品質(zhì)及具備可多功處理的性能為其訴求。另外，為便于使用者攜帶或者是節(jié)省擺設(shè)空間，電子產(chǎn)品更是朝向輕、薄、短、小的趨勢發(fā)展。一般而言，電子產(chǎn)品內(nèi)通常配設(shè)有處理單元或控制單元，其中處理單元或控制單元可包括半導(dǎo)體芯片以及與半導(dǎo)體芯片電性連接的載體。以載體為導(dǎo)線架為例，半導(dǎo)體芯片可在設(shè)置在導(dǎo)線架上后，通過打線進(jìn)程以電性連接至導(dǎo)線架，或者是通過覆晶接合進(jìn)程以電性連接至導(dǎo)線架。

圖1是現(xiàn)有技術(shù)的一種芯片封裝結(jié)構(gòu)的剖面示意圖。請參考圖1，芯片封裝結(jié)構(gòu)100包括芯片110以及導(dǎo)線架120，其中芯片110例如是通過覆晶接合進(jìn)程以電性連接至導(dǎo)線架120。詳細(xì)而言，芯片110覆晶接合在導(dǎo)線架120的內(nèi)引腳122上，其中內(nèi)引腳122與外引腳121共同定義出凹陷123，由于該凹陷123使封膠體得以與導(dǎo)線架緊密結(jié)合，然而，由于芯片110與凹陷123分別位于導(dǎo)線架120的相對兩側(cè)，如此配置下會(huì)使得芯片封裝結(jié)構(gòu)100在封裝后整體厚度增加，不利于現(xiàn)今電子產(chǎn)品輕薄化的發(fā)展。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明提供一種芯片封裝結(jié)構(gòu)及堆疊式芯片封裝結(jié)構(gòu)，其具有較薄的整體厚度。

本發(fā)明提出一種芯片封裝結(jié)構(gòu)，其包括芯片以及導(dǎo)線架。芯片具有有源表面、連接有源表面的側(cè)表面、位于有源表面上的多個(gè)導(dǎo)電柱以及位于有源表面上的彈性體，其中彈性體較導(dǎo)電柱靠近側(cè)表面。導(dǎo)線架具有多個(gè)外引腳 及多個(gè)水平向延伸的內(nèi)引腳。外引腳與內(nèi)引腳分別具有內(nèi)表面。外引腳的內(nèi)表面與內(nèi)引腳的內(nèi)表面形成芯片容置空間。芯片設(shè)置在芯片容置空間內(nèi)，其中各個(gè)導(dǎo)電柱電性連接至對應(yīng)的內(nèi)引腳，且彈性體抵接在各個(gè)內(nèi)引腳上。

在本發(fā)明的一實(shí)施例中，上述的芯片封裝結(jié)構(gòu)還包括封裝膠體。封裝膠體填入芯片容置空間內(nèi)，并包覆芯片的有源表面、側(cè)表面、導(dǎo)電柱與彈性體。

在本發(fā)明的一實(shí)施例中，上述的導(dǎo)線架還具有多個(gè)圖案化結(jié)構(gòu)，對應(yīng)設(shè)置在各個(gè)內(nèi)引腳上且位于芯片容置空間內(nèi)。各個(gè)圖案化結(jié)構(gòu)具有定位溝渠。各個(gè)定位溝渠暴露出部分的對應(yīng)的內(nèi)引腳，以使各個(gè)導(dǎo)電柱限位在對應(yīng)的定位溝渠并與對應(yīng)的內(nèi)引腳電性連接。

本發(fā)明提出一種堆疊式芯片封裝結(jié)構(gòu)包括多個(gè)上述的芯片封裝結(jié)構(gòu)。這些芯片封裝結(jié)構(gòu)彼此垂向堆疊，任一個(gè)芯片封裝結(jié)構(gòu)的導(dǎo)線架與相鄰的另一個(gè)芯片封裝結(jié)構(gòu)的導(dǎo)線架相接觸并電性連接。

在本發(fā)明的一實(shí)施例中，上述的堆疊式芯片封裝結(jié)構(gòu)還包括封裝膠體。封裝膠體填入各個(gè)芯片容置空間內(nèi)，并包覆各個(gè)芯片的有源表面、側(cè)表面、導(dǎo)電柱與彈性體。

基于上述，本發(fā)明的芯片封裝結(jié)構(gòu)是將芯片埋設(shè)在導(dǎo)線架的芯片容置空間內(nèi)，其中埋設(shè)在芯片容置空間內(nèi)的芯片的背面例如是齊平于或低于導(dǎo)線架的外引腳的端面。因此，相較于現(xiàn)有技術(shù)的芯片封裝結(jié)構(gòu)而言，本發(fā)明的芯片封裝結(jié)構(gòu)可具有較薄的整體厚度，符合現(xiàn)今電子產(chǎn)品輕薄化的發(fā)展趨勢。同樣地，由本發(fā)明的芯片封裝結(jié)構(gòu)垂向堆疊而成的堆疊式芯片封裝結(jié)構(gòu)也可獲致較薄的整體厚度。此外，在將芯片設(shè)置在芯片容置空間以使導(dǎo)電柱電性連接在內(nèi)引腳的過程中，芯片的有源表面上的彈性體可抵接至內(nèi)引腳，進(jìn)而發(fā)揮緩沖的效用。

為讓本發(fā)明的上述特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉實(shí)施例，并配合附圖作詳細(xì)說明如下。

附圖說明

圖1是現(xiàn)有技術(shù)的一種芯片封裝結(jié)構(gòu)的剖面示意圖；

圖2是本發(fā)明一實(shí)施例的芯片封裝結(jié)構(gòu)的剖面示意圖；

圖3是本發(fā)明另一實(shí)施例的芯片封裝結(jié)構(gòu)的剖面示意圖；

圖4是本發(fā)明又一實(shí)施例的芯片封裝結(jié)構(gòu)的剖面示意圖；

圖5是本發(fā)明一實(shí)施例的堆疊式芯片封裝結(jié)構(gòu)的剖面示意圖；

圖6是本發(fā)明另一實(shí)施例的堆疊式芯片封裝結(jié)構(gòu)的剖面示意圖；

圖7是本發(fā)明又一實(shí)施例的堆疊式芯片封裝結(jié)構(gòu)的剖面示意圖。

附圖標(biāo)記說明：

100、200、200A、200B：芯片封裝結(jié)構(gòu)；

110、210：芯片；

211：有源表面；

212：側(cè)表面；

213：背面；

214：導(dǎo)電柱；

215：彈性體；

120、220：導(dǎo)線架；

121、221：外引腳；

122、222：內(nèi)引腳；

123：凹陷；

221a、222a：內(nèi)表面；

221b、222b：端面；

223：芯片容置空間；

224：開口；

225：圖案化結(jié)構(gòu)；

226：定位溝渠；

230、310：封裝膠體；

300、300A、300B：堆疊式芯片封裝結(jié)構(gòu)；

G：間距。

具體實(shí)施方式

圖2是本發(fā)明一實(shí)施例的芯片封裝結(jié)構(gòu)的剖面示意圖。請參考圖2，在本實(shí)施例中，芯片封裝結(jié)構(gòu)200包括芯片210以及導(dǎo)線架220，其中芯片210具有有源表面211、連接有源表面211的側(cè)表面212、相對于有源表面211的 背面213、位于有源表面211上的彈性體215以及多個(gè)導(dǎo)電柱214，側(cè)表面212環(huán)繞有源表面211，彈性體215例如是較導(dǎo)電柱214靠近側(cè)表面212，其中彈性體215的一側(cè)緣實(shí)質(zhì)上與側(cè)表面212齊平，惟本發(fā)明不限于此。

彈性體215可包括多個(gè)彈性塊、多個(gè)彈性條或至少一彈性環(huán)，且例如是環(huán)繞設(shè)置在導(dǎo)電柱214的周圍。在本實(shí)施中，彈性體215可在芯片210設(shè)置在導(dǎo)線架220之前即已預(yù)先設(shè)置在芯片210的有源表面211上，其中彈性體215的材質(zhì)可為樹脂、橡膠、粘晶膠(DAF)或泡綿，又或者是其它具有相同彈性的絕緣材質(zhì)。另一方面，導(dǎo)電柱214的材質(zhì)可選自由銅、金、銀或上述金屬的合金所組成的族群中的一種材質(zhì)，較佳的是，導(dǎo)電柱214可為銅或銅合金柱，但本發(fā)明不以此為限。

導(dǎo)線架220具有多個(gè)外引腳221及多個(gè)水平向延伸的內(nèi)引腳222，各個(gè)外引腳221與對應(yīng)的內(nèi)引腳222相連接，且互為垂直。詳細(xì)而言，外引腳221具有內(nèi)表面221a，內(nèi)引腳222具有與內(nèi)表面221a相連接的內(nèi)表面222a，其中內(nèi)表面221a與內(nèi)表面222a實(shí)質(zhì)上互為垂直，并且共同形成芯片容置空間223。如圖2所示，芯片容置空間223的深度例如是等于芯片210與導(dǎo)電柱214的總高度，因此在將芯片210以其有源表面211朝向內(nèi)引腳222的內(nèi)表面222a而設(shè)置在芯片容置空間223，且各個(gè)導(dǎo)電柱214抵接在對應(yīng)的內(nèi)引腳222的內(nèi)表面222a后，芯片210中相對于有源表面211的背面213將不會(huì)超出外引腳221的端面221b，且芯片210背面213實(shí)質(zhì)上與外引腳221的端面221b齊平。此外，設(shè)置在芯片容置空間223內(nèi)的芯片210的側(cè)表面212會(huì)與外引腳221的內(nèi)表面221a維持有一適當(dāng)?shù)拈g距G。

由于彈性體215是由具有彈性的絕緣材質(zhì)所構(gòu)成，因此在芯片210覆晶在芯片容置空間223內(nèi)而使各個(gè)導(dǎo)電柱214與對應(yīng)的內(nèi)引腳222電性連接時(shí)，設(shè)置在芯片210的有源表面211上的彈性體215可直接抵接至各個(gè)內(nèi)引腳222上，藉以減緩覆晶接合對于導(dǎo)電柱214的直接沖擊，進(jìn)而發(fā)揮緩沖的效用。舉例來說，各個(gè)導(dǎo)電柱214用以抵接對應(yīng)的內(nèi)引腳222的端部上可設(shè)有錫料或錫膏(圖未示)，在各個(gè)導(dǎo)電柱214以其端部上的錫料或錫膏(圖未示)抵接在對應(yīng)的內(nèi)引腳222后，經(jīng)回焊各個(gè)導(dǎo)電柱214的端部上的錫料或錫膏(圖未示)，便能使各個(gè)導(dǎo)電柱214電性連接在對應(yīng)的內(nèi)引腳222。在另一實(shí)施例中，內(nèi)表面222a上也可對應(yīng)導(dǎo)電柱214的位置而設(shè)置有一層薄錫，以供覆晶接合所 用。

在本實(shí)施例中，芯片封裝結(jié)構(gòu)200還包括封裝膠體230，其材質(zhì)可為環(huán)氧樹脂(Epoxy Resin)。封裝膠體230填入芯片容置空間223內(nèi)，并包覆芯片210的有源表面211、側(cè)表面212、導(dǎo)電柱214與彈性體215。如圖2所示，填入芯片容置空間223內(nèi)的封裝膠體230會(huì)覆蓋住外引腳221的內(nèi)表面221a、內(nèi)引腳222的內(nèi)表面222a，并進(jìn)一步填入導(dǎo)線架220的開口224，其中芯片210的背面213以及部分的導(dǎo)線架220(也即，外引腳221的端面221b及內(nèi)引腳222的端面222b)例如是暴露在封裝膠體230外。此外，封裝膠體230的其中一端面例如是與外引腳221的端面221b齊平，而封裝膠體230中相對于前述端面的另一端面例如是與內(nèi)引腳222的端面222b齊平，使外引腳221與內(nèi)引腳222的端面221b、端面222b露出在封裝膠體230，以供后續(xù)電性連接或垂向堆疊。

在芯片210的背面213暴露在封裝膠體230外的情況下，將有助于使芯片210運(yùn)作時(shí)所產(chǎn)生的熱快速地逸散至外界。另一方面，由于本實(shí)施例的芯片封裝結(jié)構(gòu)200是將芯片210埋設(shè)在芯片容置空間223，因此能有效地降低芯片封裝結(jié)構(gòu)200的整體厚度。

以下將列舉其他實(shí)施例以作為說明。在此必須說明的是，下述實(shí)施例沿用前述實(shí)施例的元件標(biāo)號與部分內(nèi)容，其中采用相同的標(biāo)號來表示相同或近似的元件，并且省略了相同技術(shù)內(nèi)容的說明。關(guān)于省略部分的說明可參考前述實(shí)施例，下述實(shí)施例不再重復(fù)贅述。

圖3是本發(fā)明另一實(shí)施例的芯片封裝結(jié)構(gòu)的剖面示意圖。請參考圖3，圖3的芯片封裝結(jié)構(gòu)200A與圖2的芯片封裝結(jié)構(gòu)200大致相似，兩者的主要差異在于：芯片封裝結(jié)構(gòu)200A的導(dǎo)線架220還具有多個(gè)圖案化結(jié)構(gòu)225。這些圖案化結(jié)構(gòu)225對應(yīng)設(shè)置在各個(gè)內(nèi)引腳222的內(nèi)表面222a上，且位于芯片容置空間223內(nèi)。各個(gè)圖案化結(jié)構(gòu)225上具有定位溝渠226，以暴露出部分的對應(yīng)的內(nèi)引腳222的內(nèi)表面222a。一般而言，圖案化結(jié)構(gòu)225例如是由防焊層(solder mask)、光阻材料(PR)、介電材質(zhì)或其他適當(dāng)?shù)慕^緣材質(zhì)所構(gòu)成，且經(jīng)印刷進(jìn)程、蝕刻進(jìn)程或激光開孔進(jìn)程以定義出用以限位導(dǎo)電柱214的定位溝渠226，以在芯片210覆晶接合時(shí)，得以通過定位溝渠226輔助定位。

在本實(shí)施例中，由于定位溝渠226的設(shè)置可在埋設(shè)芯片210至芯片容置 空間223的過程中，使芯片210上的各個(gè)導(dǎo)電柱214受到對應(yīng)的定位溝渠226的導(dǎo)引，以準(zhǔn)確地與對應(yīng)的內(nèi)引腳222相抵接。同時(shí)，彈性體215可抵接在各個(gè)內(nèi)引腳222的圖案化結(jié)構(gòu)225上。在另一實(shí)施例中，彈性體215可采用具黏合作用的粘晶膠(DAF)，因此在覆晶進(jìn)程時(shí)，可使芯片210具有黏合固定作用。此外，在各個(gè)導(dǎo)電柱214限位在對應(yīng)的定位溝渠226后，便能使芯片210初步地固定在芯片容置空間223內(nèi)，且例如是通過覆晶接合進(jìn)程以使芯片210電性連接在導(dǎo)線架220。

舉例來說，各個(gè)導(dǎo)電柱214用以抵接對應(yīng)的內(nèi)引腳222的端部上可設(shè)有錫料或錫膏(圖未示)，在各個(gè)導(dǎo)電柱214以其端部上的錫料或錫膏(圖未示)抵接在對應(yīng)的內(nèi)引腳222后，經(jīng)回焊各個(gè)導(dǎo)電柱214的端部上的錫料或錫膏(圖未示)，便能使各個(gè)導(dǎo)電柱214電性連接在對應(yīng)的內(nèi)引腳222。此外，經(jīng)回焊的前述錫料或錫膏(圖未示)也會(huì)受到定位溝渠226的限制，而不會(huì)在熔化時(shí)四處溢流。如圖3所示，由于封裝膠體230填入定位溝渠226中，因此能使封裝膠體230與導(dǎo)線架220之間結(jié)合強(qiáng)度更高，進(jìn)而避免封裝膠體230脫層或剝離。

圖4是本發(fā)明又一實(shí)施例的芯片封裝結(jié)構(gòu)的剖面示意圖。請參考圖4，圖4的芯片封裝結(jié)構(gòu)200B與圖3的芯片封裝結(jié)構(gòu)200A大致相似，兩者的主要差異在于：芯片封裝結(jié)構(gòu)200B的導(dǎo)線架220的芯片容置空間223的深度例如是大于芯片210與導(dǎo)電柱214的總高度，因此設(shè)置在芯片容置空間223內(nèi)的芯片210的背面213略低于外引腳221的端面221b。此時(shí)，芯片210的背面213例如是由封裝膠體230所覆蓋。

圖5是本發(fā)明一實(shí)施例的堆疊式芯片封裝結(jié)構(gòu)的剖面示意圖。參考圖5，在本實(shí)施例中，堆疊式芯片封裝結(jié)構(gòu)300例如是由多個(gè)芯片封裝結(jié)構(gòu)200(圖5示意地示出兩個(gè))彼此垂向堆疊而成，其中一個(gè)芯片封裝結(jié)構(gòu)200(圖5中處于下層者)會(huì)以其導(dǎo)線架220與相鄰的另一個(gè)芯片封裝結(jié)構(gòu)200(圖5中處于上層者)的導(dǎo)線架220的內(nèi)引腳222相接觸并電性連接。

詳細(xì)而言，圖5中處于下層的導(dǎo)線架220是以其各個(gè)外引腳221與圖5中處于上層的導(dǎo)線架220的對應(yīng)的內(nèi)引腳222相抵。舉例來說，圖5中處于下層的導(dǎo)線架220的各個(gè)外引腳221的端面221b上可設(shè)有錫料或錫膏(圖未示)，在圖5中處于下層者導(dǎo)線架220的外引腳221以其端面221b上的錫料 或錫膏(圖未示)抵接在圖5中處于上層的導(dǎo)線架220的對應(yīng)的內(nèi)引腳222后，經(jīng)回焊各個(gè)外引腳221的端面221b上的錫料或錫膏(圖未示)，便能使圖5中處于下層的導(dǎo)線架220電性連接在圖5中處于上層的導(dǎo)線架220。

值得一提的是，封裝膠體310例如是在多個(gè)芯片封裝結(jié)構(gòu)200彼此垂向堆疊，并通過兩相接觸的導(dǎo)線架220以電性連接后，才填入各個(gè)芯片容置空間223內(nèi)，以包覆各個(gè)芯片210的有源表面211、側(cè)表面212、導(dǎo)電柱214與彈性體215，而圖5中處于下層的芯片210的背面213也由封裝膠體310所包覆。

圖6是本發(fā)明另一實(shí)施例的堆疊式芯片封裝結(jié)構(gòu)的剖面示意圖。請參考圖6，圖6的堆疊式芯片封裝結(jié)構(gòu)300A與圖5的堆疊式芯片封裝結(jié)構(gòu)300大致相似，兩者的主要差異在于：堆疊式芯片封裝結(jié)構(gòu)300A例如是由多個(gè)芯片封裝結(jié)構(gòu)200A(圖6示意地示出出兩個(gè))彼此垂向堆疊而成。

圖7是本發(fā)明又一實(shí)施例的堆疊式芯片封裝結(jié)構(gòu)的剖面示意圖。請參考圖7，圖7的堆疊式芯片封裝結(jié)構(gòu)300B與圖6的堆疊式芯片封裝結(jié)構(gòu)300A大致相似，惟兩者的主要差異是在于：堆疊式芯片封裝結(jié)構(gòu)300B例如是由多個(gè)芯片封裝結(jié)構(gòu)200B(圖7示意地示出出兩個(gè))彼此垂向堆疊而成。

綜上所述，本發(fā)明的芯片封裝結(jié)構(gòu)是將芯片埋設(shè)在導(dǎo)線架的芯片容置空間內(nèi)，其中埋設(shè)在芯片容置空間內(nèi)的芯片的背面例如是齊平于或低于導(dǎo)線架的外引腳的端面。因此，相較于現(xiàn)有技術(shù)的芯片封裝結(jié)構(gòu)而言，本發(fā)明的芯片封裝結(jié)構(gòu)可具有較薄的整體厚度，符合現(xiàn)今電子產(chǎn)品輕薄化的發(fā)展趨勢。同樣地，由本發(fā)明的芯片封裝結(jié)構(gòu)垂向堆疊而成的堆疊式芯片封裝結(jié)構(gòu)也可獲致較薄的整體厚度。此外，在將芯片設(shè)置在芯片容置空間以使導(dǎo)電柱電性連接在內(nèi)引腳的過程中，芯片的有源表面上的彈性體可抵接至內(nèi)引腳，進(jìn)而發(fā)揮緩沖的效用。

另一方面，芯片封裝結(jié)構(gòu)的導(dǎo)線架可具有圖案化結(jié)構(gòu)，其中圖案化結(jié)構(gòu)設(shè)置在內(nèi)引腳上，且位于芯片容置空間內(nèi)。圖案化結(jié)構(gòu)可具有定位溝渠，以暴露出部分的內(nèi)引腳。由于定位溝渠的設(shè)置可在埋設(shè)芯片至芯片容置空間的過程中，使芯片上的各個(gè)導(dǎo)電柱受到對應(yīng)的定位溝渠的導(dǎo)引，以準(zhǔn)確地與內(nèi)引腳相抵接。

最后應(yīng)說明的是：以上各實(shí)施例僅用以說明本發(fā)明的技術(shù)方案，而非對 其限制；盡管參照前述各實(shí)施例對本發(fā)明進(jìn)行了詳細(xì)的說明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解：其依然可以對前述各實(shí)施例所記載的技術(shù)方案進(jìn)行修改，或者對其中部分或者全部技術(shù)特征進(jìn)行等同替換；而這些修改或者替換，并不使相應(yīng)技術(shù)方案的本質(zhì)脫離本發(fā)明各實(shí)施例技術(shù)方案的范圍。