本發明的實施例一般地涉及半導體技術領域，更具體地，涉及存儲器及其形成方法。

背景技術：

半導體存儲器廣泛用于各種應用，包括各種消費電子產品和商用產品。一種此類半導體存儲器技術采用自旋電子。在這些器件中，電子的自旋狀態被控制以存儲數字信息。當暴露于外加磁場時，電子的磁矩將與外部場平行或反向平行對準。例如，平行自旋狀態(即，+1/2或“加快自旋”)的電子可以表示為1的二進制值，而反向平行自旋狀態(即，-1/2或“減速自旋”)的電子可以表示為0的值。

一種此類電子自旋器件是磁阻式隨機存取存儲器(MRAM)，其包括放置在不同方向(如，在不同的器件層中彼此正交)的導線(如，字線或位線)。導線與用作磁存儲器位單元的磁性隧道結(MTJ)電連接。

技術實現要素：

根據本發明的一方面，提供了一種磁阻式隨機存取存儲器(MRAM)器件，包括：底部電極，位于導電通孔上方，所述導電通孔具有第一錐形側壁；磁性隧道結(MTJ)，位于所述底部電極上方，所述MTJ具有第二錐形側壁；頂部電極，位于所述MTJ上方；第一介電材料，鄰近所述頂部電極和所述MTJ；以及第二介電材料，鄰近所述第一介電材料的至少一部分。

根據本發明的另一方面，提供了一種制造磁阻式隨機存取存儲器(MRAM)器件的方法，所述方法包括：在襯底上方沉積第一介電層；去除所述第一介電層的一部分以形成開口；用導電材料填充所述開口以形成導電通孔；在所述導電通孔上方沉積導電層；去除所述導電層的橫向設置的部分以形成底部電極；在所述底部電極上方形成磁性隧道結(MTJ)；在所述MTJ上方形成頂部電極；在所述頂部電極、所述MTJ和所述底部電極上方沉積共形的第二介電層；在所述第二介電層上方沉積共形的第三介電層；去除所述第二介電層的至少一部分以形成第一間隔件；以及去除所述第三介電層的至少一部分以形成第二間隔件。

根據本發明的又一方面，提供了一種磁阻式隨機存取存儲器(MRAM)器件，包括：底部通孔，位于襯底上方；底部電極，位于所述底部通孔上方；磁性隧道結(MTJ)，位于所述底部電極上方；頂部電極，位于所述MTJ上方；頂部通孔，位于所述頂部電極上方；第一間隔件，包括環形設置在所述頂部電極和所述MTJ周圍的第一介電材料，所述第一介電材料至少部分地覆蓋并且物理接觸所述底部電極；以及所述第二間隔件包括第二介電材料，所述第二介電材料環形地設置在所述第一介電材料的一部分周圍。

附圖說明

為了更全面地理解本發明的實施例及其優勢，現將結合附圖所進行的以下描述作為參考，其中：

圖1至圖10示出了根據代表性實施例的形成MRAM器件的方法的截面圖；

圖11a和圖11b示出了根據代表性實施例的MRAM器件元件的內部設置的側壁錐角的截面圖；

圖12a和圖12b示出了根據代表性實施例的MRAM間隔件元件部件的截面圖；

圖13示出了根據代表性實施例的MRAM器件元件的空間布置的截面圖；

圖14示出了根據代表性實施例的MRAM器件的透視圖；以及

圖15是根據代表性實施例的用于制造MRAM器件的方法的流程圖。

除非另外指出，否則不同附圖中的相應編號和符號通常表示相應的元件。繪制視圖以代表性地示出所公開的實施例的相關方面，并且不必按比例繪制視圖。

具體實施方式

下面詳細討論所公開的實施例的制作和使用。然而，應當理解，本說明書提供了可以體現在各種具體環境中的許多可應用的發明概念。所論述的具體實施例僅示出了制造和使用本發明主題的具體方式，而不用于限制不同實施例的范圍。

將結合具體環境來描述實施例，即，磁阻式隨機存取存儲器(MRAM)器件。其他的實施例可以可選地、結合地或順序地應用至其他半導體器件、結構、方法或工藝。

圖1至圖10示出了形成MRAM器件的代表性方法的實施例。圖1示出了制造的初始階段期間的MRAM結構的截面圖。襯底105包括其中具有金屬化圖案110的金屬間介電(IMD)層120。IMD層120可以包括超低k介電(ELK)層，諸如氧化物(如，SiO、SiO₂)、摻碳的SiO₂、和/或類似物或它們的組合。金屬化圖案110可以包括導電金屬，諸如，Cu、Al、和/或類似物或它們的組合。金屬化圖案110提供用于隨后形成的MRAM位單元的電接觸件的接觸點。

如下面的IMD層120的襯底105可以附接至有源或無源器件。盡管為了簡化說明從圖中省略下面的組件，但是本領域技術人員顯然知道如何形成以及使用這樣的組件。

圖1示出了形成在襯底105上方的第一介電層130和形成在第一介電層130上方的第二介電層140。其他的實施例可以只具有一個介電層。另外的實施例可以包括兩個以上的介電層。在示出的實例中，第一介電層130可以包括SiC。在其他的實施例中，例如，第一介電層130可以包括SiN、SiOC、SiON、SiO₂和/或類似物或它們的組合。第二介電層140可以包括SiN、SiO₂和/或類似物或它們的組合。第一介電層130和第二介電層140可以具有相同或不同的組分。例如，可以通過諸如化學汽相沉積(CVD)、原子層沉積(ALD)、物理汽相沉積(PVD)和/或類似物或它們的組合的任何合適的沉積技術來形成第一介電層130和第二介電層140。

抗反射涂(ARC，antireflective coating)層150覆蓋第二介電層140，并且光刻膠材料160覆蓋ARC 150。鏡面反射、薄膜干涉和/或駐波可以在光刻膠材料160的成像期間抑制尖銳部件限定(feature definition)。例如，抗反射涂(ARC)層150通過減少與從襯底105的表面反射的雜散光相關的光學失真來提高圖像分辨率。

在代表性實施例中，ARC層150可以包括不含氮的ARC以進一步改善光刻膠材料160的顯影期間的部件限定。光刻膠/ARC界面處的氮可以在光刻膠材料160的顯影期間中和酸，從而導致殘留物形成并且積淀(footing，又稱形成底腳)。不含氮的ARC可以用于防止或以其他方式減少積淀。如果不使用不含氮的ARC，那么會導致在光刻圖案化之后的不精確地形成的部件或過量的殘留物。這些都會對隨后的處理產生不利地影響。為了防止或以其他方式減少積淀，ARC層150可以包括不含氮的有機材料(如，C_xH_xO_x)或介電材料(如，SiC、SiON、SiO₂)并且可以使用CVD、ALD、PVD和/或類似物或它們的組合形成在第二介電層140上方。

如圖2代表性地示出，穿過第一介電層130和第二介電層140形成開口210以暴露金屬化圖案110的一部分。可以利用采用碳氟化合物化學物質的介電等離子體蝕刻來限定開口210。當包含碳氟化合物氣體的等離子體燃燒時，通過電子碰撞離解來部分地分解氣體。可以通過調整使用諸如CF₄、CHF₃、CH₂F₂和CH₃F的碳氟化合物氣體的比率來更改沉積、抑制和化學濺射工藝的動態速率(kinetic rate)。在代表性實施例中，N₂可以用作載氣，并且可以調節CF₄:CHF₃:CH₂F₂:CH₃F比率以產生開口210的錐形側壁輪廓。可以通過反應器設計和工藝條件(如，壓力、功率、流量等)來控制不同碳氟化合物物質之間的比率。可選地、結合地或順序地，可以使用能夠產生開口210的錐形側壁輪廓的任何合適的蝕刻技術(無論是本領域已知的還是之后本領域可以推導得出的)來形成開口210。在代表性實施例中，開口210具有相對于襯底105的主表面測量的約120°至約150°的內部設置的錐角的錐形側壁輪廓。

在介電等離子體蝕刻期間或之后，可以沉積SiO₂以用于利用氬RF輝光放電濺射使側壁輪廓角部部件圓角化。可以通過更改各種濺射工藝參數來控制SiO₂沉積：如，Ar壓力、RF功率、電極間隔、襯底溫度、磁場強度等。

圖3和圖4示出了用于隨后的底部通孔315的形成的導電材料310的沉積和去除。例如，導電材料310(和隨后形成的底部通孔315)可以包括Ta、W、TaN、Ti、TiN、Cu、Al和/或類似物或它們的組合。在代表性實施例中，導電材料310和隨后形成的底部通孔315包括以下材料中的至少一種：Ta、Ti、TaN或TiN。可以利用CVD、ALD或PVD和/或類似工藝或它們的組合將導電材料310沉積在開口210中。內部設置的錐角(如，介于約120°和約150°之間)允許在開口210中合適的共形沉積導電材料310，從而該導電材料基本不含空隙并且均勻分布。

如圖4代表性地示出，在開口210中和第二介電層140的至少一部分上方的導電材料310的沉積之后，可以執行化學機械平坦化(CMP)以去除導電材料310和第二介電層140，從而形成底部通孔315的頂面并且暴露第一介電層130的頂面。可以可選地、結合地或順序地采用任何合適的去除工藝(無論是已知的還是之后可以推導得出的)以形成底部通孔315和/或暴露第一介電層130的頂面。

圖5代表性地示出了底部電極層510、磁性隧道結(MTJ)層520、頂部電極層530、硬掩模層540和光刻膠550的沉積。底部電極層510形成在第一介電層130和底部通孔315上方。之后，MTJ層520形成在底部電極層510上方。接下來，頂部電極層530形成在MTJ層520上方，隨后形成硬掩模層540和光刻膠550。如圖5代表性地示出，如本領域已知的，根據布局圖案曝光并且顯影之后示出光刻膠550。可以使用諸如CVD、ALD、PVD和/或類似工藝或它們的組合的任何合適的沉積技術來形成底部電極層510、頂部電極層530和硬掩模層540中的每一個。底部電極層510和頂部電極層530中的每一個都可以包括W、TiN、TaN、Ti、Ta、Cu、Al和/或類似物或它們的組合。底部電極層510的代表性的厚度可以在約10nm至約100nm的范圍內。頂部電極層530的代表性的厚度可以在約10nm至約100nm的范圍內。硬掩模層540可以包括SiC、SiN、SiOC、SiON、SiO₂和/或類似物或它們的組合。

MTJ層520可以包括由不同材料形成的各種組件層。在代表性的實施例中，MTJ層520可以包括釘扎層、隧道阻擋層和自由層。附加地，MTJ層520可以包括其他的層，諸如反鐵磁層。在代表性的實施例中，釘扎層可以由PtMn形成，隧道阻擋層可以由MgO形成，并且自由層可以由CoFeB形成。MTJ層520中的任何層都可以可選地或結合地包括Co、Fe、B、Ru、Ni、Cr、MgO、Al₂O₃和/或類似物或它們的組合。可以對自由層的磁矩進行編程，使得所得到的MTJ單元的電阻可以在高電阻和低電阻之間切換以用于存儲數字數據的比特位。MTJ層520的代表性的厚度在約10nm至約40nm的范圍內。本領域的技術人員應該理解，MTJ層520可以包括在本發明的范圍內的許多變形。

如圖6代表性地示出，蝕刻圖5中所示的各個層(540、530、520)以形成MTJ 525、頂部電極535和硬掩模蓋545。可以使用任何合適的蝕刻技術(無論是已知的還是之后推導得出的)來蝕刻硬掩模層540、頂部電極層530和MTJ層520。

在代表性的實施例中，蝕刻工藝可以開始于硬掩模層540的碳氟化合物等離子體蝕刻。如先前所述，可以通過調整所使用的碳氟化物氣體的比率來更改用于沉積、抑制和化學濺射的動態速率。如本領域已知的，N₂可以用作載氣，并且可以調節CF₄:CHF₃:CH₂F₂:CH₃F比率以實現期望的蝕刻選擇性。

之后，金屬蝕刻工藝用于蝕刻頂部電極層530。在代表性的實施例中，在使用N₂和Ar作為載氣的等離子體中，利用BCl₃/Cl₂化學物質(或來自金屬蝕刻劑CRC手冊的其他金屬蝕刻劑，CRC出版，第一版，1990。ISBN-13:978-0849336232)來蝕刻頂部電極層530。如本領域已知的，可以通過調整BCl₃:Cl₂比率以及各個等離子體蝕刻參數(如,壓力、功率、流量等)來調節蝕刻選擇性(如，使頂部電極535具有錐形側壁輪廓)。

隨后，另一金屬蝕刻工藝用于蝕刻MTJ層520。在代表性的實施例中，在使用N₂、Ar和H₂作為載氣的等離子體中，利用BCl₃/Cl₂/NH3/CO或其他化學物質(或來自金屬蝕刻劑CRC手冊的其他金屬蝕刻劑)來蝕刻MTJ層520。H₂可以用于增加載氣壓縮性。如本領域已知的，可以通過調整BCl₃:Cl₂:NH₃:CO比率以及各個等離子體蝕刻參數(如，壓力、功率、流量等)來調節蝕刻選擇性(如，確保蝕刻停止在底部電極層510上并且使MTJ525具有錐形側壁輪廓)。

在代表性實施例中，MTJ 525具有相對于底部電極層510的主表面測量的介于約70°至約85°之間的內部設置的錐角的錐形側壁輪廓。根據其他的代表性方面，頂部電極535和硬掩模蓋545也可以具有錐形側壁輪廓。

由于蝕刻MTJ層520以暴露下面的底部電極層510，所以形成底部電極層510的材料經受來自等離子體蝕刻工藝的轟擊(bombardment)。因此，將從底部電極層510的表面釋放底部電極材料。在這種情況下，釋放的底部電極材料可以再次沉積在MTJ 525上。發現與介于約70°和約85°之間的內部設置的錐角相對應的MTJ 525錐形側壁輪廓能夠適合地減少底部電極材料在MTJ 525上的再次沉積。

圖7示出了第一介電間隔件材料710和第二介電間隔件材料720在MTJ 525、頂部電極535和硬掩模蓋545上方以及周圍的共形沉積。第一介電間隔件材料710覆蓋并且物理接觸底部電極層510的至少一部分。第二介電間隔件材料720覆蓋底部電極層510并且橫向鄰近第一介電間隔件材料710的至少一部分。

例如，可以使用諸如CVD、PVD、ALD和/或類似工藝或它們的組合的用于沉積第一介電間隔件材料710和第二介電間隔件材料720的任何合適的沉積技術。在代表性的實施例中，第一介電間隔件材料710和第二介電間隔件材料720的每一個都可以包括SiC、SiN、SiOC、SiO₂和/或類似物或它們的組合。在代表性實施例中，第一介電間隔件材料710包括沉積為具有約15nm至約50nm的厚度的SiN，并且第二介電間隔件材料720包括沉積為具有約5nm至約20nm的厚度的SiO₂。

因為MTJ 525、頂部電極535和硬掩模蓋545具有錐形側壁輪廓，所以第一介電間隔件材料710在MTJ 525、頂部電極535和硬掩模蓋545上方和周圍的共形沉積將使第一介電間隔件材料710具有對應的錐形輪廓。第二介電間隔件材料720在第一介電間隔件材料710上方和周圍的共形沉積將使第二介電間隔件材料720具有對應的錐形輪廓。第一介電間隔件材料710和第二介電間隔件材料720的錐形輪廓通常為如圖7所示。

圖8示出了回蝕刻之后的各個MRAM器件800部件的形成。

在使用N₂和Ar作為載氣的等離子體中，使用利用CF₄/CHF₃/CH₂F₂/CH₃F化學物質的介電蝕刻工藝來蝕刻第二介電材料720、第一介電材料710和硬掩模蓋545。如本領域已知的，可以通過調整CF₄:CHF₃:CH₂F₂:CH₃F比率以及各個等離子體蝕刻參數(如，壓力、功率、流量等)來調節蝕刻選擇性。蝕刻第二介電材料720以形成第二間隔件725。蝕刻第一介電材料710以形成第一間隔件715。蝕刻硬掩模蓋545以形成減薄的蓋547。第一間隔件715和第二間隔件725用于隔離并且保護MTJ525。第二間隔件725的組分(在代表性公開的實施例中的SiO₂)可以附加地用于保護第一間隔件715的垂直高度。也就是說，可以調節CF₄:CHF₃:CH₂F₂:CH₃F比率以及其他的等離子體蝕刻參數，以促進第一介電材料710(在代表性公開的實施例中的SiN)的蝕刻并且抑制第二介電材料720的蝕刻，從而產生具有期望的垂直高度的第一間隔件715。

在使用N₂和Ar作為載氣的等離子體中，利用BCl₃/Cl₂化學物質(或來自金屬蝕刻劑CRC手冊的其他金屬蝕刻劑)來蝕刻底部電極層510和第一介電層130。如本領域已知的，可以通過調整BCl₃:Cl₂比率以及各個等離子體蝕刻參數(如，壓力、功率、流量等)來調節蝕刻選擇性。蝕刻第一介電層130以形成成型停止層135。蝕刻底部電極層510以形成底部電極515。根據代表性實施例，可以利用本文描述的不需要附加的光掩模的干蝕刻工藝來圖案化底部電極515。因此，底部電極515通常被視為自對準。底部電極515的蝕刻通過去除底部電極層510的一部分產生分立的MRAM單元，并且將以其他方式形成陣列內的鄰近的MRAM單元之間的電連接。

圖9代表性地示出了介電材料的沉積以在減薄的蓋547、第一間隔件715、第二間隔件725、錐形底部電極515的側壁、成型停止層135的暴露部分上方和周圍形成隔離層900。在代表性實施例中，隔離層900包括將MRAM器件元件與陣列內的鄰近的MRAM單元電隔離的IMD材料。例如，隔離層900可以包括低K介電材料、ELK材料和/或類似物或它們的組合。可以使用諸如CVD、PVD、ALD和/或類似工藝或它們的組合的用于沉積隔離層900的任何合適的沉積技術。如圖10代表性地示出，在沉積之后，可以平坦化(如，CMP)隔離層900以暴露減薄的蓋547的頂面。

圖10還描述了穿過減薄的蓋547的頂部通孔1010的引入，以提供與頂部電極535的電連接。可以使用用于提供通孔1010的任何方法(無論是本領域已知的還是的之后可以推導得出的)。在代表性實施例中，可以沖壓工藝用于引入通孔1010。本領域已知通孔形成方法，因此為了簡潔，本文省略該描述。

圖11a和圖11b代表性地示出了用于底部通孔315和MTJ 525的側壁輪廓部件。底部通孔315可以具有與弧1110(約2rad至約2.6rad)對應的具有內部設置的錐角(約120°至約150°)的側壁輪廓部件。MTJ 525可以具有與弧1120(約1.2rad至約1.5rad)對應的具有內部設置的錐角θ(約70°至約85°)的側壁輪廓部件。

圖12a和圖12b代表性地示出了第一間隔件715和第二間隔件725的寬度規格。第一間隔件715可以具有約15nm至約50nm的側壁與側壁寬度w1。第二間隔件725可以具有約5nm至約20nm的側壁與側壁寬度w2。

圖13代表性地示出了各個MRAM器件元件的空間布置以及其間的電連接。底部通孔315、底部電極515、MTJ 525、頂部電極535和頂部通孔1010的質心沿著公共的基本垂直的軸1310基本對準。底部通孔315、底部電極515、MTJ 525、頂部電極535和頂部通孔1010中的以及其間的電連接也沿著公共的基本垂直的軸1310基本對準。因此，底部通孔315、底部電極515、MTJ 525、頂部電極535和頂部通孔1010的質心沿著與底部通孔315、底部電極515、MTJ 525、頂部電極535和頂部通孔1010中的以及其間的電連接的基本對準的軸相同的軸基本對準。

圖14代表性地示出了圖8中示出的MRAM器件800的透視圖。

可以通過本文中所公開的代表性的實施例來實現各個益處和優勢。例如，基本自對準的底部電極可以具有質心軸、與質心軸基本一致并且垂直對準的電連接軸以及例如襯底金屬化部件、底部通孔、MTJ、頂部電極和頂部通孔的電連接軸。避免了與底部電極的離軸通孔連接，這可以改善單獨的MRAM單元的器件填充面積、減少制造缺陷的數量并且減小分立器件部件尺寸(即，橫向寬度)。這允許MRAM器件更加致密地封裝在給定陣列區域中。此外，如圖7和圖8代表性地示出，可以在不需要如常規技術通常需要附加的掩模的情況下，完成底部電極的回蝕刻部件限定。此外，雙封裝間隔件元件可以提供增強的強度并且提高對MTJ側壁的保護。另外地，MTJ側壁的錐形輪廓有助于避免分解的蝕刻劑和/或蝕刻副產物的再次沉積。此外，代表性的實施例保護部分以在引入頂部通孔期間防止或以其他方式減少MTJ未對準以及隨后的損害(如，電短路)。

根據一個實施例，MRAM期間包括位于導電通孔上方的底部電極，導電通孔具有第一錐形側壁。MTJ設置在底部電極上方，MTJ具有第二錐形側壁。頂部電極設置在MTJ上方。鄰近頂部電極和MTJ設置第一介電材料，并且鄰近第一介電材料的至少一部分設置第二介電材料。第一錐形側壁具有約120°至約150°的錐角。第二錐形側壁具有約70°至約85°的錐角。由第一介電材料形成第一間隔件。第一間隔件具有約15nm至約50nm的寬度。由第二介電材料形成第二間隔件。第二間隔件具有約5nm至約20nm的寬度。第一介電材料包括SiC、SiN、SiOC或SiO₂或它們的組合。第二介電材料包括SiC、SiN、SiOC或SiO₂或它們的組合。導電通孔包括W、TiN、TaN、Ti、Ta、Cu或Al或它們的組合。底部電極包括W、TiN、TaN、Ti、Ta、Cu或Al或它們的組合。頂部電極包括W、TiN、TaN、Ti、Ta、Cu或Al或它們的組合。

根據另一實施例，MRAM器件包括位于底部通孔上方的底部電極、位于底部電極上方的MTJ、位于MTJ上方的頂部電極和位于頂部電極上方的頂部通孔。頂部通孔、頂部電極、MTJ、底部電極和底部通孔沿著公共的基本垂直的軸對準。底部通孔的側壁輪廓具有約120°至約150°的錐角。MTJ的側壁輪廓具有約70°至約85°的錐角。通過第一間隔件和第二間隔件來隔離并且保護MTJ。第一間隔件包括第一介電材料，第一介電材料位于鄰近頂部電極和MTJ的位置處。第一介電材料至少部分地覆蓋底部電極。第二間隔件包括第二介電材料，第二介電材料位于沿著第一間隔件的外部側壁部分鄰近第一間隔件的位置處。第一介電材料可以具有或可以不具有與第二介電材料相同的組分。第一間隔件可以具有約15nm至約50nm的寬度。第二間隔件可以具有約5nm至約20nm的寬度。

根據又一實施例，如圖15代表性地示出，用于制造MRAM器件的方法包括：在襯底上方沉積第一介電層(步驟1510)；去除第一介電層的一部分以形成開口(步驟1515)；利用導電材料填充開口以形成導電通孔(步驟1520)；在導電通孔上方沉積導電層(步驟1525)；去除導電層的橫向設置的部分以形成底部電極(步驟1530)；在底部電極上方形成MTJ(步驟1535)；在MTJ上方形成頂部電極(步驟1540)；在頂部電極、MTJ和底部電極上方沉積共形的第二介電層(步驟1545)；在第二介電層上方沉積共形的第三介電層(步驟1550)；去除第二介電層的至少一部分以形成第一間隔件(步驟1555)；以及去除第三介電層的至少一部分以形成第二間隔件(步驟1560)。開口具有錐形側壁，錐形側壁具有大于90°(如，約120°至約150°)的內部設置的錐角。導電層的橫向設置的部分的去除形成了底部電極的錐形側壁。MTJ的橫向設置的部分的去除形成了MTJ的錐形側壁。MTJ的錐形側壁具有小于90°(如，約70°至約85°)的內部設置的錐角。第一間隔件具有約15nm至約50nm的寬度。第二間隔件具有約5nm至約20nm的寬度。

根據另一實施例，可以通過如下步驟產生MRAM器件：在襯底上方形成底部通孔，在底部通孔上方形成底部電極，在底部電極上方形成MTJ，在MTJ上方形成頂部電極，以及在頂部電極上方形成頂部通孔。頂部通孔、頂部電極、MTJ、底部電極和底部通孔沿著公共的基本垂直的軸對準。形成底部通孔，底部通孔具有約120°至約150°的側壁錐角。通過如下步驟形成底部通孔：在襯底上方沉積介電層，利用蝕刻工藝圖案化介電層以形成錐形開口，在錐形開口中以及在介電層的一部分上方沉積導電材料，以及執行平坦化操作來去除導電材料從而形成底部通孔的頂面并且暴露介電層的頂面。通過如下步驟形成底部電極：在底部通孔上方沉積底部電極層，利用蝕刻工藝圖案化底部電極層以限定底部電極的側壁部件。利用蝕刻工藝圖案化MTJ以限定具有約70°至約85°的錐角的錐形側壁部件。形成第一和第二間隔件以隔離并且保護MTJ。通過在頂部電極、MTJ和底部電極上方沉積第一介電材料并且在第一介電材料上方沉積第二介電材料來形成第一和第二間隔件。第一介電材料至少部分地覆蓋底部電極。去除第一介電材料的一部分以形成第一間隔件。第二間隔件包括第二介電材料，第二介電材料位于沿著第一間隔件的外部側壁部分鄰近第一間隔件的位置處。去除第二介電材料的一部分以形成第二間隔件。第一介電材料可以具有或可以不具有與第二介電材料相同的組分。形成第一間隔件，第一間隔件可以具有約15nm至約50nm的寬度。形成第二間隔件，第二間隔件可以具有約5nm至約20nm的寬度。

在實施例中，所述開口包括具有大于90°的內部設置的錐角的錐形側壁。

在實施例中，所述錐形側壁包括120°至150°的內部設置的錐角。

在實施例中，所述導電層的橫向設置的部分的去除形成了所述底部電極的錐形側壁。

在實施例中，形成所述MTJ包括去除所述MTJ的橫向設置的部分以形成所述MTJ的錐形側壁。

在實施例中，所述MTJ的錐形側壁包括小于90°的內部設置的錐角。

在實施例中，所述MTJ的錐形側壁包括70°至85°的內部設置的錐角。

在實施例中，所述第一間隔件具有15nm至50nm的寬度；以及所述第二間隔件具有5nm至20nm的寬度。

根據另一實施例，MRAM器件包括位于襯底上方的底部通孔、位于底部通孔上方的底部電極、位于底部電極上方的MTJ、位于MTJ上方的頂部電極、位于頂部電極上方的頂部通孔、環形設置在頂部電極和MTJ周圍的第一介電材料(第一介電材料至少部分地覆蓋并且物理接觸底部電極)以及環形設置在第一介電材料的一部分周圍的第二介電材料。底部通孔的側壁輪廓具有約120°至約150°的內部設置的錐角。MTJ的側壁輪廓具有約70°至約85°的內部設置的錐角。第一介電材料形成第一間隔件，第一間隔件可以具有約15nm至約50nm的寬度。第二介電材料形成第二間隔件，第二間隔件可以具有約5nm至約20nm的寬度。頂部電極、MTJ、底部電極和通孔沿著公共垂直的軸基本對準。

在一些實施例中，所述第一錐形側壁包括120°至150°的錐角。

在一些實施例中，所述第二錐形側壁包括70°至85°的錐角。

在一些實施例中，所述第一介電材料包括第一間隔件，所述第一間隔件具有介于15nm至50nm之間的第一寬度；和/或所述第二介電材料包括第二間隔件，所述第二間隔件具有介于5nm至20nm之間的第二寬度。

在一些實施例中，所述第一介電材料包括SiC、SiN、SiOC和SiO₂中的至少一種；并且所述第二介電材料包括SiC、SiN、SiOC和SiO₂中的至少一種。

在一些實施例中，所述導電通孔、所述底部電極和所述頂部電極中的至少一個包括以下材料的至少一種：W、TiN、TaN、Ti、Ta、Cu或Al。

在又一實施例中，MRAM器件包括位于襯底上方的底部通孔、位于底部通孔上方的底部電極(底部電極具有與底部通孔的第一電連接)、位于底部電極上方的MTJ(MTJ具有與底部電極的第二電連接)、位于MTJ上方的頂部電極(頂部電極具有與MTJ的第三電連接)、位于頂部電極上方的頂部通孔(頂部通孔具有與頂部電極的第四電連接)、沿著頂部電極和MTJ的側壁的第一介電材料以及沿著第一介電材料的外部側壁部分的第二介電材料。頂部通孔、頂部電極、MTJ、底部電極和底部通孔沿著公共的基本垂直的第一軸對準。第一、第二、第三和第四電連接沿著公共的基本垂直的第二軸對準。第二軸可以與第一軸基本一致。底部通孔的側壁輪廓具有約120°至約150°的錐角。MTJ的側壁輪廓具有約70°至約85°的錐角。通過第一間隔件和第二間隔件來隔離并且保護MTJ。第一間隔件包括第一介電材料，第一介電材料位于沿著頂部電極和MTJ的側壁的位置處。第二間隔件包括第二介電材料，第二介電材料位于沿著第一介電材料的外部側壁部分處的第二介電材料。第一介電材料可以具有或可以不具有與第二介電材料相同的組分。第一間隔件可以具有約15nm至約50nm的寬度。第二間隔件可以具有約5nm至約20nm的寬度。

在實施例中，所述底部通孔的側壁輪廓具有120°至150°的內部設置的錐角。

在實施例中，所述MTJ的側壁輪廓具有70°至85°的內部設置的錐角。

在實施例中，所述第一介電材料包括第一間隔件，所述第一間隔件具有15nm至50nm的寬度。

在實施例中，所述第二介電材料包括第二間隔件，所述第二間隔件具有5nm至20nm的寬度。

在實施例中，所述頂部電極、所述MTJ、所述底部電極和所述通孔沿著公共垂直的軸對準。

如本文所使用的，術語“包括”、“包括著”、“包含”、“包含著”、“具有”、“擁有”或其任何上下文變形都旨以非排他的方式包括。例如，包括所列元件的工藝、物品或裝置沒有必要僅限于這些部件，而且可以包括未明確列出的或這些工藝、物品或裝置固有的其他元件。此外，除非明確地描述為相反，否則“或”是指包括的或而不是排他的或。即，除非另有明確說明，否則本文所使用的術語“或”通常旨在表示“和/或”。例如，條件A或B滿足以下中的任何一個：A為真(或存在)和B為假(或不存在)、A為假(或不存在)和B為真(或存在)、以及A和B都為真(或存在)。除非上下文以其他方式明確地指出，否則如本文所使用的，術語“一”或“一個”(和以“一”或“一個”為基礎的“所述”)同時包括單個或多個這種條目。此外，除非上下文以其他方式明確地指出，否則如本說明書中所使用的，“在...中”的含義包括“在...中”和“在...上”。如本文所使用的，術語“鄰近”旨在意味著“附近”、“靠近”或“不遠離”。如本文所使用的，術語“環形”或其上下文變形旨在意味著“環形的、與環相關的或形成環”。

附加地，任何實例或本文給出的說明無論如何都不應該被認為是任何術語或使用的術語的局限、限制或表達限定。而且，這些實例或說明應該被認為是關于一個特定的實施例的描述并且僅是說明性的。本領域的普通技術人員將理解，任何術語或這些實例或說明所使用的術語將包含通過其給出的或說明書的其他地方可以給出或可以不給出的其他實施例，并且所有這些實施例都旨在包括在術語的范圍內。指定的這種非限制性實例和說明語言包括(但不限于)：“例如”、“比如”、“如”、“在代表性的實施例中”、“在一個實施例中”。整篇說明書中提及“一個實施例”、“實施例”、“代表性的實施例”或“特定的實施例”或上下文類似的術語表示結合該實施例所描述的特別的部件、結構或特征包括在本發明的至少一個實施例中并且可以不必要地存在于所有實施例中。因此，整篇說明書的多個地方出現的短語“在一個實施例中”、“在實施例中”或“在特定的實施例中”或類似的術語無須全部涉及相同的實施例。而且，任何特別的實施例的特別的部件、結構或特征可以以任何合適的方式與一個或多個實施例結合。

盡管以特定的順序示出步驟、操作或過程，但是可以在不同的實施例中改變該順序。在一些實施例中，對于本說明書中順序示出的多個步驟，可以同時或以不同的順序執行可選的實施例中的這些步驟的一些組合。可以中斷、消除或根據另一工藝以其他方式控制本文中描述的操作的順序。

雖然詳細描述了實施例及它們的優勢，但應該理解，在不背離所附權利要求限定的實施例的精神和范圍的情況下，對本發明可作出各種變化、替代和修改。此外，本申請的范圍并不僅限于本說明書中描述的任何工藝、產品、機器、制造、裝配件、裝置、材料組分、方式、方法和步驟的特定實施例。作為本領域的技術人員將容易地從本發明中理解，根據本發明，可以利用現有的或今后將被開發的、執行與本文所述的對應實施例基本相同的功能或實現基本相同的結果的各個工藝、產品、機器、制造、裝配件、裝置、材料組分、方式、方法或步驟。因此，所附權利要求旨在將這些工藝、產品、機器、制造、裝配件、裝置、材料組分、方式、方法或步驟包括在它們的范圍內。

關于特定的實施例描述了益處、其他優勢和問題的解決方案；然而，益處、優勢、問題的解決方案和可以導致任何益處、優勢或解決方案的任何組件都不應該被解釋為嚴格的、必須的或必要的部件或組件。