本發明屬于集成電路技術領域，特別涉及一種橫向結構led及其制備方法。

背景技術：

近年來，為克服大規模集成電路中金屬互連信號延遲與功耗的問題，si光電子技術作為高速光互聯中的核心技術，已成為領域內研究發展的熱點和重點。高質量的si基片上光源器件，是實現si基單片光電集成的一個重要環節。

ge為間接帶隙半導體，通過sn合金化改性技術(sn組分大于8％)，其可轉變為直接帶隙半導體。直接帶隙ge-sn合金合金應用于si基波導型led，不僅器件的發光效率高，且與si工藝兼容，已成為當前領域內研究、應用的重點。

由于ge-sn合金合金與si襯底晶格失配大，直接在si襯底上制備高質量ge-sn合金合金比較困難。工藝上的解決方案是，si襯底上先制備ge緩沖層，然后在ge緩沖層上進一步制備ge-sn合金合金。因此，si襯底上ge緩沖層的質量直接關系到后續ge-sn合金合金的質量。從目前si襯底上ge緩沖層的實現情況來看，由于si襯底與ge外延層之間晶格失配較大，常規工藝制備的ge緩沖層位錯密度高，不利于后續高質量ge-sn合金合金的制備。

技術實現要素：

因此，為解決現有技術存在的技術缺陷和不足，本發明提出一種橫向結構led及其制備方法。

本發明的實施例提供了一種橫向結構led的制備方法，所述制備方法包括：

(a)選取soi襯底；

(b)在所述soi襯底上生長ge外延層；

(c)對所述ge外延層進行晶化處理形成晶化ge層；

(d)在所述晶化ge層上生長制作脊狀ge-sn合金層；

(e)在所述脊狀ge-sn合金層中制作n型ge-sn合金層及p型ge-sn合金層；

(f)制作電極以完成所述led的制備。

在本發明的一個實施例中，步驟(b)包括：

(b1)在275℃～325℃溫度下，利用cvd工藝在所述soi襯底上生長ge籽晶層；

(b2在500℃～600℃溫度下，利用cvd工藝在在所述ge籽晶層上生長ge主體層；

(b3)利用cvd工藝在所述ge主體層上生成第一sio2保護層。

在本發明的一個實施例中，步驟(c)包括：

(c1)將包括所述soi襯底、所述外延層的整個材料加熱至700℃；

(c2)利用激光再晶化工藝，處理包括所述soi襯底、所述外延層的整個材料；

(c3)利用干法刻蝕工藝，刻蝕所述第一sio2保護層，得到所述晶化ge層。

其中，激光再晶化工藝(laserre-crystallization,簡稱lrc)，是一種熱致相變結晶的方法，通過激光熱處理，使襯底上ge層熔化再結晶，橫向釋放ge層的位錯缺陷，不僅可獲得高質量的ge層，還可以克服常規兩步法工藝存在的問題。

在本發明的一個實施例中，步驟(d)包括：

(d1)將溫度降到350℃以下，在h2氛圍中，以sncl4和geh4分別作為sn和ge源，摻sn組分為8％，摻ge組分為92％，生長ge-sn合金層。

(d2)利用干法刻蝕工藝，刻蝕部分區域的所述ge-sn合金層形成所述脊狀ge-sn合金層。

在本發明的一個實施例中,步驟(e)包括：

(e11)在所述脊狀ge-sn合金層上生長第二sio2保護層；

(e12)利用干法刻蝕工藝，刻蝕所述第二sio2保護層的指定區域，在所述脊狀ge-sn合金層表面形成第一待摻雜區域；

(e13)利用離子注入工藝，在所述第一待摻雜區域注入p離子，形成n型ge-sn合金層；

(e14)對包括所述n型ge-sn合金層的整個材料進行退火處理，然后利用干法刻蝕工藝，刻蝕掉所述第二sio2保護層。

在本發明的一個實施例中，步驟(e)還包括：

(e21)在所述脊狀ge-sn合金層上生長第三sio2保護層；

(e22)利用干法刻蝕工藝，刻蝕所述第三sio2保護層的指定區域，在所述脊狀ge-sn合金層表面形成第二待摻雜區域；

(e23)利用離子注入工藝，在所述第二待摻雜區域注入b離子，形成p型ge-sn合金層；

(e24)對包括所述p型ge-sn合金層的整個材料進行退火處理，然后利用干法刻蝕工藝，刻蝕掉所述第三sio2保護層。

在本發明的一個實施例中，步驟(f)包括：

(f1)在所述脊狀ge-sn合金層、所述n型ge-sn合金層及所述p型ge-sn合金層表面生長sio2鈍化層；

(f2)利用干法刻蝕工藝，刻蝕所述sio2鈍化層的指定區域，形成金屬接觸孔；

(f3)利用電子束蒸發工藝，在所述金屬接觸孔區域生長cr-au合金層作為電極，以完成所述led的制備。

在本發明的另一個實施例提供了一種橫向結構led，包括soi襯底、晶化ge層、脊狀ge-sn合金層、n型ge-sn合金層、p型ge-sn合金層、cr-au合金電極及sio2鈍化層，其中，所述led由上述實施例中的任一項所述的方法制備形成。

與現有技術相比，本發明具有以下有益效果：

本發明利用lrc工藝，處理soi襯底上的ge外延層，使其熔化再結晶，橫向釋放ge外延層的位錯缺陷，獲得低位錯密度的ge外延層；同時，由于lrc工藝可精確控制晶化區域，si與ge之間材料界面特性好，從而提高了器件性能。

附圖說明

下面將結合附圖，對本發明的具體實施方式進行詳細的說明。

圖1為本發明實施例提供的一種橫向結構led的制備方法流程圖；

圖2為本發明實施例提供的一種lrc工藝示意圖；

圖3a-圖3l為本發明實施例的一種橫向結構led的制備方法示意圖；

圖4為本發明實施例的一種橫向結構led的結構示意圖。

具體實施方式

下面結合具體實施例對本發明做進一步詳細的描述，但本發明的實施方式不限于此。

實施例一

請參見圖1，圖1為本發明實施例提供的一種橫向結構led的制備方法流程圖，其中，所述制備方法包括：

(a)選取soi襯底；

(b)在soi襯底上生長ge外延層；

(c)對所述ge外延層進行晶化處理形成晶化ge層；

(d)在晶化ge層上生長制作脊狀ge-sn合金層；

(e)在脊狀ge-sn合金層中制作n型ge-sn合金層及p型ge-sn合金層；

(f)制作電極以完成led的制備。

優選地，步驟(b)包括：

(b1)在275℃～325℃溫度下，利用cvd工藝在soi襯底上生長ge籽晶層；

(b2在500℃～600℃溫度下，利用cvd工藝在在ge籽晶層上生長ge主體層；

(b3)利用cvd工藝在ge主體層上生成第一sio2保護層。

其中，在步驟(b)中，ge籽晶層厚40～50nmnm；ge主體層的厚度為120～150nm；第一sio2氧化層的厚度為150nm。

優選地，步驟(c)包括：

(c1)將包括soi襯底、外延層的整個材料加熱至700℃；

(c2)利用激光再晶化工藝，處理包括soi襯底、外延層的整個材料；

(c3)利用干法刻蝕工藝，刻蝕第一sio2保護層，得到所述晶化ge層。

其中，在步驟(c)中，激光再晶化工藝中激光波長為808nm，激光光斑尺寸為10mm×1mm，激光功率為1.5kw/cm²，激光移動速度為25mm/s。

優選地，步驟(d)包括：

(d1)將溫度降到350℃以下，在h2氛圍中，以sncl4和geh4分別作為sn和ge源，摻sn組分為8％，摻ge組分為92％，生長150～200nm的ge-sn合金層。

(d2)利用干法刻蝕工藝，刻蝕部分區域的ge-sn合金層形成所述脊狀ge-sn合金層。

其中，在步驟(d)中，ge-sn合金層的厚度為750～800nm；脊狀ge-sn合金層的厚度為350nm，寬度為1μm。

優選地，步驟(e)包括：

(e11)在脊狀ge-sn合金層上生長第二sio2保護層；

(e12)利用干法刻蝕工藝，刻蝕第二sio2保護層的指定區域，在脊狀ge-sn合金層表面形成第一待摻雜區域；

(e13)利用離子注入工藝，在第一待摻雜區域注入p離子，形成n型ge-sn合金層；

(e14)對包括n型ge-sn合金層的整個材料進行退火處理，然后利用干法刻蝕工藝，刻蝕掉第二sio2保護層。

優選地，步驟(e)還包括：

(e21)在脊狀ge-sn合金層上生長第三sio2保護層；

(e22)利用干法刻蝕工藝，刻蝕第三sio2保護層的指定區域，在脊狀ge-sn合金層表面形成第二待摻雜區域；

(e23)利用離子注入工藝，在第二待摻雜區域注入b離子，形成p型ge-sn合金層；

(e24)對包括p型ge-sn合金層的整個材料進行退火處理，然后利用干法刻蝕工藝，刻蝕掉第三sio2保護層。

其中，在步驟(e)中，第二sio2保護層厚度為200nm；n型ge-sn合金層的摻雜濃度為1×10¹⁹cm^-3；第三sio2保護層厚度為200nm；p型ge-sn合金層的摻雜濃度為1×10¹⁹cm^-3。

優選地，步驟(f)包括：

(f1)在脊狀ge-sn合金層、n型ge-sn合金層及p型ge-sn合金層表面生長sio2鈍化層；

(f2)利用干法刻蝕工藝，刻蝕sio2鈍化層的指定區域，形成金屬接觸孔；

(f3)利用電子束蒸發工藝，在金屬接觸孔區域生長cr-au合金層作為電極，以完成led的制備。

其中，在步驟(f)中，sio2鈍化層厚度為150～200nm；cr-au合金層的厚度為150～200nm。

本發明利用lrc工藝，處理soi襯底上的ge外延層，使其熔化再結晶，橫向釋放ge外延層的位錯缺陷，獲得低位錯密度的ge外延層；同時，由于lrc工藝可精確控制晶化區域，si與ge之間材料界面特性好，從而提高了器件性能。

實施例二

請參照圖3a-圖3l，圖3a-圖3l為本發明實施例的一種橫向結構led的制備方法示意圖，該制備方法包括如下步驟：

第1步、選取襯底。選取soi襯底301，如圖3a所示。

第2步、生長ge籽晶層302。在275℃～325℃溫度下，利用cvd工藝，在soi襯底301上生長厚度為40～50nm的ge籽晶層302，如圖3b所示。

第3步、生長ge主體層303。在500℃～600℃溫度下，利用cvd工藝，在ge籽晶層302上生長厚度為120～150nm的ge主體層303，如圖3c所示。

第4步、生長第一sio2保護層304。利用cvd工藝，在ge主體層303上生長厚度為第一150nm的sio2氧化層304，如圖3d所示。

第5步、制作晶化ge層305。將包括soi襯底001、ge籽晶層302、ge主體層303及第一sio2氧化層304的整個襯底材料加熱至700℃，連續利用激光再晶化工藝處理整個材料，然后再利用干法刻蝕工藝，刻蝕第一sio2氧化層304得到晶化ge層305，如圖3e所示。

第6步、生長ge-sn合金層306。在h2氛圍中，在350℃溫度以下，以sncl4和geh4分別作為sn和ge源，摻sn組分為8％，摻ge組分為92％，生長150～200nm的ge-sn合金層，然后利用干法刻蝕工藝，刻蝕部分區域的ge-sn合金層形成脊狀ge-sn合金層306，如圖3f所示。

第7步、生長第二sio2保護層307以及制作第一待摻雜區域。在脊狀ge-sn合金層上生長厚度為200nm的第二sio2保護層307；利用干法刻蝕工藝，刻蝕第二sio2保護層307的指定區域，在脊狀ge-sn合金層306表面形成第一待摻雜區域，如圖3g所示。

第8步、制作n型ge-sn合金層。利用離子注入工藝，在第一待摻雜區域注入p離子，形成摻雜濃度為1×10¹⁹cm^-3的n型ge-sn合金層308；對包括n型ge-sn合金層308的整個材料進行退火處理，然后利用干法刻蝕工藝，刻蝕掉第二sio2保護層307，如圖3h所示。

第9步、生長第三sio2保護層309以及制作第二待摻雜區域。在脊狀ge-sn合金層上生長厚度為200nm的第三sio2保護層309；利用干法刻蝕工藝，刻蝕第三sio2保護層的指定區域，在脊狀ge-sn合金層表面形成第二待摻雜區域，如圖3i所示。

第10步、制作p型ge-sn合金層310。利用離子注入工藝，在第二待摻雜區域注入b離子，形成摻雜濃度為1×10¹⁹cm^-3的p型ge-sn合金層310；對包括p型ge-sn合金層的整個材料進行退火處理，然后利用干法刻蝕工藝，刻蝕掉第三sio2保護層309,如圖3j所示。

第11步、生長sio2鈍化層311以及制作金屬接觸孔312。在脊狀ge-sn合金層306、n型ge-sn合金層308及p型ge-sn合金層310表面生長厚度為150～200nm的sio2鈍化層311；利用干法刻蝕工藝，刻蝕sio2鈍化層的指定區域，形成金屬接觸孔312，如圖3k所示。

第12步、生長cr-au合金電極313。利用電子束蒸發工藝，在金屬接觸孔312區域生長厚度為150～200nm的cr-au合金層313作為電極，如圖3l所示。

實施例三

請參照圖4，圖4為本發明實施例提供的一種橫向結構led的結構示意圖。該led采用上述如圖3a-圖3l所示的制備方法制成。具體地，所述led包括：soi襯底401、晶化ge層402、ge-sn合金層403、n型ge-sn合金層404、p型ge-sn合金層405、sio2鈍化層406及cr-au合金電極407。

以上內容是結合具體的優選實施方式對本發明所作的進一步詳細說明，不能認定本發明的具體實施只局限于這些說明。對于本發明所屬技術領域的普通技術人員來說，在不脫離本發明構思的前提下，還可以做出若干簡單推演或替換，都應當視為屬于本發明的保護范圍。