超級結半導體器件的制作方法
【專利說明】超級結半導體器件
[0001]本申請要求于2014年7月18日提交到韓國知識產權局的第10-2014-0091152號韓國專利申請的權益，所述韓國專利申請的整個公開出于所有目的通過引用包含于此。
技術領域
[0002]以下描述涉及一種半導體器件。以下描述還涉及一種超級結半導體器件，所述超級結半導體器件包括通過將有源區的柱區域(Pillar reg1n)和在圍繞有源區的終止區中沒有浮置地形成的柱區域彼此連接而作為整體的一個單元。
【背景技術】
[0003]可選地，在用于電力轉換的電力1C裝置和電氣控制系統中使用高電壓裝置和高功率裝置。例如，平面柵型M0SFET經常被用作1C裝置。
[0004]—般的平面柵型金屬氧化物半導體場效應晶體管(M0SFET)的單位單元的橫截面圖如圖1所示。M0SFET是用于放大或開關電子信號的一種晶體管。在圖1中，通過由當柵極電壓和源極電壓相同時施加到漏極上的電壓在P+和N-Epi區域之間形成的耗盡層來確定器件的擊穿電壓。
[0005]然而，平面柵型M0SFET將被設計為針對N_Epi區域維持特定厚度和濃度，諸如維持電場分布(即，擊穿電壓)。然而，由于與電場分布的關系而難以具有在特定電阻以下的分量。尤其在500V電平M0SFET的情況下，這種器件的問題在于，隨著擊穿電壓增加，導通電阻變得更大，這是因為幾乎90%的導通電阻分量是外延電阻。雖然為了減小導通電阻而尋求改進設計或優化外延電阻的措施，但是這種措施沒有產生多大的改善。
[0006]因此，提出具有超級結結構的半導體器件。超級結半導體器件與一般的M0SFET柵極和P型井結構類似。然而，超級結半導體器件具有在下部P型體區的N型外延層中形成的P型柱區域的結構，并且剩余的N型外延層變為N型柱區域以便具有超級結特征。因此，當電壓被施加到漏極端時，與僅垂直延伸的一般的M0SFET不同，超級結半導體器件的耗盡層在垂直方向和水平方向上延伸。此時，當兩個區域變得相同時，N區域和P區域二者變得完全耗盡，并因此能夠接收高擊穿電壓。此外，在該示例中，由于垂直方向上不存在電荷，所以理論上恒定地產生水平電場。
[0007]然而，當在超級結半導體器件中存在位于終止區上的處于浮置狀態的柱(pillar)時，電荷補償的電平與相鄰柱相比變得不同。
[0008]參考圖2的示例，柱12、14中的一些柱12形成在N型基底1的N型外延層2上，使得柱12連接到源極接觸區10，并且其余的柱14連接到場氧化層20。連接到場氧化層20的柱14是處于浮置狀態的柱。換言之，圖2示出彼此不連接的單獨存在的柱的多個組的情況。
[0009]當柱12與源極接觸區10接觸時，耗盡區30同時在多個柱之間延伸?？蛇x地，當柱14如討論的那樣處于浮置狀態時，如針對耗盡區40所示，耗盡區與每個柱14不同地延伸。因此，當電荷被平衡以使與源極接觸區10接觸的柱12的擊穿電壓最大時，電荷補償電平變得不同。因此，在區域30中垂直產生的擊穿電壓變得低于在區域40中垂直產生的擊穿電壓。
[0010]為了解決該問題，當前處于浮置狀態的柱被連接以使其不處于浮置狀態。然而，在這種情況下，需要終止區的水平長度更長。當終止區的水平長度沒有延伸時，如上面進一步討論的發生電荷補償的差異或者發生不能提供足夠擊穿電壓的問題。

【發明內容】

[0011]提供本
【發明內容】
以按簡化形式介紹在下面【具體實施方式】中進一步描述的構思的選擇。本
【發明內容】
不意在標識要求保護的主題的關鍵特征或必要特征，也不意在用于幫助確定要求保護的主題的范圍。
[0012]示例的一個目的在于通過包括非浮置地形成在半導體器件的有源區和終止區上的所有柱區域并使整個柱區域中的所有柱彼此連接而解決以上討論的問題。這樣的方法去除因浮置產生的電荷補償差異，并因此穩定地獲得垂直產生的擊穿電壓。
[0013]此外，示例的另一目的在于通過不使終止區長度更長而制造小芯片。
[0014]根據一個總體方面，一種超級結半導體器件包括:有源區；垂直柱區域，位于有源區上；第一終止區和第二終止區，圍繞有源區；第一水平柱區域，位于第一終止區上；第二水平柱區域，位于第二終止區上，其中，第一水平柱區域、第二水平柱區域和垂直柱區域彼此連接。
[0015]所述超級結半導體器件可在第一終止區和第二終止區上不具有處于浮置狀態的柱區域。
[0016]第一水平柱區域、第二水平柱區域和垂直柱區域可位于外延層上。
[0017]所述超級結半導體器件還可包括:氧化物層，位于外延層表面上；多晶硅柵極，位于氧化物層上。
[0018]多晶硅柵極可位于垂直柱區域的上部上。
[0019]第一水平柱區域和第二水平柱區域可被連接。
[0020]第一終止區和第二終止區可水平地連接。
[0021]第二水平柱區域和垂直柱區域可被連接。
[0022]第一水平柱區域的數量和第二水平柱區域的數量可相同。
[0023]第一水平柱區域和第二水平柱區域可在垂直方向上連續形成。
[0024]第一水平柱區域或第二水平柱區域可水平地形成，并且第一水平柱區域和第二水平柱區域可彼此連接。
[0025]所述超級結半導體器件還可包括:垂直方向上的連接結構，通過控制外延層的厚度、離子注入阻止掩模的長度和摻雜物的離子注入被應用的區域的長度中的至少一個而被形成。
[0026]所述超級結半導體器件還可包括:垂直方向上的連接結構，通過控制離子注入阻止掩模的長度和摻雜物的離子注入被應用的區域的長度中的至少一個而被形成。
[0027]在另一總體方面，一種超級結半導體器件包括:有源區，包括垂直柱區域并被第一終止區和第二終止區圍繞，第一終止區包括第一水平柱區域，第二終止區包括第二水平柱區域，其中，第一水平柱區域、第二水平柱區域和垂直柱區域彼此連接。
[0028]所述超級結半導體器件可在第一終止區和第二終止區上不具有處于浮置狀態的柱區域。
[0029]第一水平柱區域、第二水平柱區域和垂直柱區域可在外延層上形成。
[0030]所述超級結半導體器件還可包括:氧化物層，位于外延層表面上；多晶硅柵極，位于氧化物層上。
[0031]多晶硅柵極可位于垂直柱區域的上部上。
[0032]第一水平柱區域和第二水平柱區域可被連接。
[0033]第一終止區和第二終止區可水平地連接。
[0034]第二水平柱區域和垂直柱區域可被連接。
[0035]第一水平柱區域的數量和第二水平柱區域的數量可相同。
[0036]根據示例的超級結半導體器件具有以下效果。
[0037]示例通過在沒有浮置部分的情況下在半導體器件中形成終止區的所有柱區域而使芯片上的所有柱區域彼此連接。因此，所有N型水平外延區域位于耗盡區中并能夠抵消相反地產生的柱區域的電荷補償差異。因此，雖然終止區長度被縮短，但是能夠獲得水平N型外延層的足夠的擊穿電壓。
[0038]此外，因為終止區長度能夠使用這種技術被縮短，所以能夠制造更小的半導體器件，并因此提供具有伴隨更小的半導體器件的生產的優點(諸如改進的性能和成本)的以下產品。
[0039]從以下詳細描述、附圖和權利要求，其他特征和方面將是顯然的。
【附圖說明】
[0040]圖1