專利名稱：一種靜電放電保護電路及包括該保護電路的顯示裝置的制作方法
技術領域：
本發明涉及顯示領域，特別是一種靜電放電保護電路及包括該保護電路的顯示裝置。
背景技術：
靜電放電(Electro-Static Discharge, ESD)保護電路是顯示裝置的重要組成部分，可以保證顯示裝置在生產、運輸及工作過程中免受靜電傷害。圖I為現有技術中顯示裝置內部陣列及周邊ESD保護電路的結構示意圖。參見圖I所示，在正常工作時，數據(Vdata)線11或柵極(Vgate)線12僅有很小的漏電流流向柵極高電平(VGH)線14和柵極低電平(VGL)線15 ;當有ESD發生時，Vdata線11或Vgate線12的正電荷會通過ESD保護電路13迅速向VGH線14釋放，負電荷會通過ESD保護電路13迅速向VGL線15釋放，其中，VGH線14和VGL線15上的電平分別為柵極掃描信號的高電平和低電平。圖2為現有技術中ESD保護電路的結構示意圖，參見圖2所示，圖I中的ESD保護電路13包括兩個增強型的P型薄膜晶體管Ml和M2，以Vdata線11為例進行說明。薄膜晶體管Ml的柵極與Vdata線11相連、源極與Vdata線11相連、漏極與VGH線14相連；薄膜晶體管M2的柵極與VGL線15相連、源極與VGL線15相連、漏極與Vdata線11相連。在正常工作時，Vdata線11上的電平在VGH線14上的電平和VGL線15上的電平之間，此時Vdata線11不會有正向電流向VGH線14和VGL線15釋放，只有極微弱的反向漏電流向VGH線14和VGL線15釋放。在發生ESD時，當Vdata線11上有正電荷積累時，Vdata線11上的電平高于VGH線14上的電平，薄膜晶體管Ml反向導通，將Vdata線11上的正電荷釋放至Ij VGH線14上；當Vdata線11上有負電荷積累時，Vdata線11上的電平低于VGL線15上的電平，薄膜晶體管M2反向導通，將Vdata線11上的負電荷釋放到VGL線15上，以保證顯示裝置內部陣列不受靜電傷害。目前，氧化物薄膜晶體管具有遷移率高、均勻性好及成本低等優勢，發展迅速，但現有的制作エ藝決定氧化物薄膜晶體管只能為耗盡型的薄膜晶體管，如果將耗盡型的薄膜晶體管應用于圖2所示的ESD保護電路，則會導致在正常工作時，Vdata線11向VGH線14和VGL線15釋放大量的電流，造成顯示裝置內部陣列不能正常工作，甚至可能會損壞外部驅動電路。

發明內容
本發明實施例提供ー種ESD保護電路及包括該保護電路的顯示裝置，用以利用耗盡型薄膜晶體管實現靜電釋放，降低ESD保護電路的成本。本發明實施例提供的ー種ESD保護電路，用于將信號線積累的靜電荷釋放到第一電平線或第二電平線，該保護電路包括耗盡型的第一薄膜晶體管、耗盡型的第二薄膜晶體管、耗盡型的第三薄膜晶體管及分壓單元，其中，所述第一薄膜晶體管，漏極與所述第一電平線相連，柵極與所述信號線相連，源極、與所述第二薄膜晶體管的柵極以及所述分壓単元相連；所述第二薄膜晶體管，漏極與所述第一電平線相連，柵極與所述第一薄膜晶體管的源極相連，源極與所述信號線相連；所述第三薄膜晶體管，漏極與所述信號線相連，柵極與第三電平線相連，源極與所述第二電平線相連；所述分壓単元，連接所述第一薄膜晶體管的源極和所述第二電平線，且所述第一電平線、所述第二電平線、所述第三電平線的電平依次降低或升高。
所述分壓単元包括分壓電阻或耗盡型薄膜晶體管。優選地，當所述分壓単元包括耗盡型的第四薄膜晶體管時，則所述第四薄膜晶體管，漏極與所述第一薄膜晶體管的源極相連，柵極與所述第二電平線相連，源極與所述第二電平線相連。所述第四薄膜晶體管的有效溝道區寬長比小于所述第一薄膜晶體管、所述第二薄膜晶體管及所述第三薄膜晶體管的有效溝道區寬長比。當所述第一薄膜晶體管、所述第二薄膜晶體管、所述第三薄膜晶體管均為N型薄膜晶體管時，則所述第一電平線、所述第二電平線、所述第三電平線的電平依次降低。當所述第一薄膜晶體管、所述第二薄膜晶體管、所述第三薄膜晶體管均為P型薄膜晶體管時，則所述第一電平線、所述第二電平線、所述第三電平線的電平依次升高。本發明實施例提供的一種顯示裝置包括上述任一實施例中ESD保護電路，該保護電路包括耗盡型的第一薄膜晶體管、耗盡型的第二薄膜晶體管、耗盡型的第三薄膜晶體管及分壓單元，其中，所述第一薄膜晶體管，漏極與第一電平線相連，柵極與信號線相連，源極與所述第ニ薄膜晶體管的柵極以及所述分壓単元相連；所述第二薄膜晶體管，漏極與所述第一電平線相連，柵極與所述第一薄膜晶體管的源極相連，源極與所述信號線相連；所述第三薄膜晶體管，漏極與所述信號線相連，柵極與第三電平線相連，源極與第ニ電平線相連；所述分壓単元，連接所述第一薄膜晶體管的源極和所述第二電平線，且所述第一電平線、所述第二電平線、所述第三電平線的電平依次降低或升高。通過以上技術方案可知，本發明實施例中的ESD保護電路用于將信號線積累的靜電荷釋放到第一電平線或第二電平線，該保護電路包括耗盡型的第一薄膜晶體管、耗盡型的第二薄膜晶體管、耗盡型的第三薄膜晶體管及分壓單元，其中，所述第一薄膜晶體管，漏極與所述第一電平線相連，柵極與所述信號線相連，源極與所述第二薄膜晶體管的柵極以及所述分壓単元相連；所述第二薄膜晶體管，漏極與所述第一電平線相連，柵極與所述第一薄膜晶體管的源極相連，源極與所述信號線相連；所述第三薄膜晶體管，漏極與所述信號線相連，柵極與第三電平線相連，源極與所述第二電平線相連；所述分壓単元，連接所述第一薄膜晶體管的源極和所述第二電平線，且所述第一電平線、所述第二電平線、所述第三電平線的電平依次降低或升高。本發明實施例提供的ESD保護電路采用低成本的耗盡型薄膜晶體管，在正常工作時，可以有效避免信號線向第一電平線或第二電平線釋放大量電流，保證顯示裝置內部陣列正常工作；在發生ESD時，能迅速釋放信號線上積累的電荷，保證顯示裝置內部陣列免受靜電傷害。因此，本發明實施例可以實現利用低成本的耗盡型薄膜晶體管完成靜電釋放，降低ESD保護電路的成本，從而降低包括該保護電路的顯示裝置的生產成本。


圖I為現有技術中顯示裝置內部陣列及周邊ESD保護電路的結構示意圖；圖2為現有技術中ESD保護電路的結構示意圖；圖3為本發明提供的ESD保護電路的一具體實施例的結構示意圖；圖4為本發明提供的ESD保護電路的另一具體實施例的結構示意圖；圖5為圖4與圖2中的ESD保護電路在正常工作時漏電流的對比圖；圖6為本發明提供的ESD保護電路的又一具體實施例的結構示意圖。
具體實施例方式本發明實施例提供的ESD保護電路包括耗盡型的第一薄膜晶體管、耗盡型的第二薄膜晶體管、耗盡型的第三薄膜晶體管及分壓單元，利用低成本的耗盡型薄膜晶體管實現靜電釋放，從而降低ESD保護電路的成本。下面結合附圖對本發明實施例中的ESD保護電路進行詳細闡述。圖3為本發明提供的ESD保護電路的一具體實施例的結構示意圖。參見圖3所示，本發明實施例提供的ESD保護電路，用于將信號線35積累的靜電荷釋放到第一電平線36或第二電平線37，該保護電路包括耗盡型的第一薄膜晶體管31、耗盡型的第二薄膜晶體管32、耗盡型的第三薄膜晶體管33及分壓單元34，其中，所述第一薄膜晶體管31，漏極與所述第一電平線36相連，柵極與所述信號線35相連，源極與所述第二薄膜晶體管32的柵極以及所述分壓単元34相連；所述第二薄膜晶體管32，漏極與所述第一電平線36相連，柵極與所述第一薄膜晶體管31的源極相連，源極與所述信號線35相連；所述第三薄膜晶體管33，漏極與所述信號線35相連，柵極與第三電平線38相連，源極與所述第二電平線37相連；所述分壓単元34，連接所述第一薄膜晶體管31的源極和所述第二電平線37，且所述第一電平線36、所述第二電平線37、所述第三電平線38的電平依次降低或升聞。這里，從薄膜晶體管的制作角度考慮，漏極和源極的結構完全相同，可以互換使用。所述信號線35包括數據線或柵極線。所述分壓単元34包括分壓電阻或耗盡型薄膜晶體管。優選地，當所述分壓単元34包括耗盡型的第四薄膜晶體管時，則所述第四薄膜晶體管，漏極與所述第一薄膜晶體管31的源極相連，柵極與所述第二電平線37相連，源極與所述第二電平線37相連。所述第四薄膜晶體管的有效溝道區寬長比小于所述第一薄膜晶體管31、所述第二薄膜晶體管32及所述第三薄膜晶體管33的有效溝道區寬長比，則所述第四薄膜晶體管的阻值較大，使得流經所述第四薄膜晶體管的電流很小，以保持低功耗，且不影響第一電平線36和第二電平線37的電平。當所述第一薄膜晶體管31、所述第二薄膜晶體管32、所述第三薄膜晶體管33均為 N型薄膜晶體管時，則所述第一電平線36、所述第二電平線37、所述第三電平線38的電平依次降低；當所述第一薄膜晶體管31、所述第二薄膜晶體管32、所述第三薄膜晶體管33均為P型薄膜晶體管時，則所述第一電平線36、所述第二電平線37、所述第三電平線38的電平依次升高。優選地，當所述第一電平線36的電平高于所述第二電平線37的電平時，可以將VGH線作為第一電平線36，且將VGL線作為第二電平線37 ;當所述第一電平線36的電平低于所述第二電平線37的電平時，可以將VGL線作為第一電平線36，且將VGH線作為第二電平線37，當然，也可以添加專門用于ESD保護的引出線作為第一電平線36、第二電平線37和第三電平線38，以使顯示裝置內部的抗干擾能力更強。一個實施例，當所述第一薄膜晶體管31、所述第二薄膜晶體管32、所述第三薄膜晶體管33均為N型薄膜晶體管，且所述分壓單元34包括耗盡型的第四薄膜晶體管，且所述第四薄膜晶體管為N型薄膜晶體管吋，ESD保護電路的結構如圖4所示，所述第一電平線 36、所述第二電平線37、所述第三電平線38的電平依次降低。為了保證在顯示裝置正常エ作時，所述第三薄膜晶體管33能夠完全關斷，則要求所述第三薄膜晶體管33柵極電位低于其源極電位，且差值大于所述第三薄膜晶體管33的閾值電壓，因此，要求所述第二電平線37與所述第三電平線38的電平差大于所述第三薄膜晶體管33的閾值電壓。在正常工作時，信號線35的電平在第一電平線36和第二電平線37的電平之間，第一薄膜晶體管31微通；第四薄膜晶體管導通，導通電流很小；第二薄膜晶體管32柵極的電位是通過第一薄膜晶體管31和第四薄膜晶體管分壓獲得的，低于其源極的電位，因此不導通或者微通，只有在信號線35的電平接近于第一電平線36的電平時才會微通；第三薄膜晶體管33的柵極電位低于源極的電位，因此不導通，綜上所述，在正常工作時，第一薄膜晶體管31微通，第二薄膜晶體管32不導通或者微通，第三薄膜晶體管33不導通，不會影響信號線35上的信號進入內部的像素単元，第四薄膜晶體管導通，電流很小以保持低功耗，且不影響第一電平線36和第二電平線37的電平。當有ESD發生時，如果信號線35上有正電荷積累，信號線35的電位將升高，則第一薄膜晶體管31的導通能力增強，第二薄膜晶體管32柵極電位V1將升高，當V1升高到或者高于V2+Vthl時，其中，V2為第一電平線36的電位，即第二薄膜晶體管32漏極電位，Vthl為第二薄膜晶體32的閾值電壓，由于第二薄膜晶體管32為耗盡型N型晶體管，因此Vthl < 0，此時，第二薄膜晶體管32反向導通，將信號線35上積累的正電荷釋放到第一電平線36上，且釋放電流與(V1-V2-Vthl)2成正比；如果信號線35上有負電荷積累，信號線35的電位將降低，即第三薄膜晶體管33漏極電位V3將降低，當V3降低到或者低于V4-Vth2時，其中，V4為第三電平線38的電位，即第三薄膜晶體管33柵極電位，Vth2為第三薄膜晶體33的閾值電壓，由于第三薄膜晶體管33為耗盡型N型晶體管，因此Vth2 < 0，此時，第三薄膜晶體管反向導通，將信號線35上積累的負電荷釋放到第二電平線37上，且釋放電流與(V4-V3-Vth2)2成正比。綜上所述，在有ESD發生時，利用圖4的電路可以將信號線35積累的正負電荷迅速釋放掉。將耗盡型薄膜晶體管應用于圖2所示的ESD保護電路，并與圖4的ESD保護電路對此正常工作時漏電流的情況，且以第一電平線為VGH線、第二電平線為VGL線、信號線為Vdata線為例進行說明。在進行對比時，兩個電路除了結構以外，其他條件都相同，都采用閾值電壓為-2V，寬長比為20um/4um的耗盡型N型薄膜晶體管，VGH線的電壓為7V，VGL線的電壓均為-3V，第三電平線上的電壓為-5. IV，從OV 4V掃描Vdata線的電壓，則上述兩個電路產生漏電流的情況如圖5所示，圖2的保護電路中的VGH線、Vdata線、VGL線上的電流分別為ら、12、I3，則圖2的保護電路在正常工作時會產生大于20uA的正向漏電流；圖4的保護電路中的VGH線、Vdata線、VGL線上的電流分別為14、15、16，則圖4的保護電路在正常工作時只會產生小于5uA的漏電流。因此，圖4所示的ESD保護電路適用于低成本的耗盡型薄膜晶體管，降低了 ESD保護電路的生產成本。另ー個實施例，當所述第一薄膜晶體管31、所述第二薄膜晶體管32、所述第三薄膜晶體管33均為P型薄膜晶體管，且所述分壓單元34包括耗盡型的第四薄膜晶體管，且所述第四薄膜晶體管為P型薄膜晶體管吋，ESD保護電路的結構如圖6所示，所述第一電平線36、所述第二電平線37、所述第三電平線38的電平依次升高。為了保證在顯示裝置正常エ作時，所述第三薄膜晶體管33能夠完全關斷，則要求所述第三薄膜晶體管33柵極電位高于其源極電位，且差值大于所述第三薄膜晶體管33的閾值電壓，因此，要求所述第三電平線38與所述第二電平線37的電平差大于所述第三薄膜晶體管33的閾值電壓。在正常工作時，信號線35的電平在第一電平線36和第二電平線37的電平之間，第一薄膜晶體管31微通；第四薄膜晶體管導通，導通電流很小；第二薄膜晶體管32柵極的電位是通過第一薄膜晶體管31和第四薄膜晶體管分壓獲得的，高于其源極的電位，因此不導通或者微通，只有在信號線35的電平接近于第一電平線36的電平時才會微通；第三薄膜晶體管33的柵極電位高于源極的電位，因此不導通，綜上所述，在正常工作時，第一薄膜晶體管31微通，第二薄膜晶體管32不導通或者微通，第三薄膜晶體管33不導通，不會影響信號線35上的信號進入內部的像素単元，第四薄膜晶體管導通，電流很小以保持低功耗，且不影響第一電平線36和第二電平線37的電平。 當有ESD發生時，如果信號線35上有負電荷積累，信號線35的電位將降低，則第一薄膜晶體管31的導通能力增強，第二薄膜晶體管32柵極電位V5將降低，當V5降低到或者低于v6+vth3時,其中,V6為第一電平線36的電位，即第二薄膜晶體管32漏極電位，Vth3為第二薄膜晶體32的閾值電壓，由于第二薄膜晶體管32為耗盡型P型晶體管，因此Vth3 < 0，此時，第二薄膜晶體管32反向導通，將信號線35上積累的負電荷釋放到第一電平線36上，且釋放電流與(V5-V6-Vth3)2成正比；如果信號線35上有正電荷積累，信號線35的電位將升高，即第三薄膜晶體管33漏極電位V7將升高，當V7升高到或者高于V8-Vth4時，其中，V8為第三電平線38的電位，即第三薄膜晶體管33柵極電位，Vth4為第三薄膜晶體33的閾值電壓，由于第三薄膜晶體管33為耗盡型P型晶體管，因此Vth4 < 0，此時，第三薄膜晶體管反向導通，將信號線35上積累的正電荷釋放到第二電平線37上，且釋放電流與(V8-V7-Vth4)2成正比。綜上所述，在有ESD發生時，利用圖5的電路可以將信號線35積累的正負電荷迅速釋放掉。一種顯示裝置，包括上述圖3、圖4或者圖6所示的ESD保護電路，該顯示裝置中的ESD保護電路用以迅速釋放Vdata線或Vgate線上積累的正負電荷，以保證顯示裝置內部陣列不受靜電傷害，且該顯示裝置中ESD保護電路適用于低成本的耗盡型薄膜晶體管，因此降低了顯示裝置的生產成本。通過以上技術方案可知，本發明實施例中的ESD保護電路用于將信號線積累的靜電荷釋放到第一電平線或第二電平線，該保護電路包括耗盡型的第一薄膜晶體管、耗盡型的第二薄膜晶體管、耗盡型的第三薄膜晶體管及分壓單元，其中，所述第一薄膜晶體管，漏極與所述第一電平線相連，柵極與所述信號線相連，源極與所述第二薄膜晶體管的柵極以及所述分壓単元相連；所述第二薄膜晶體管，漏極與所述第一電平線相連，柵極與所述第一薄膜晶體管的源極相連，源極與所述信號線相連；所述第三薄膜晶體管，漏極與所述信號線相連，柵極與第三電平線相連，源極與所述第二電平線相連；所述分壓単元，連接所述第一薄膜晶體管的源極和所述第二電平線，且所述第一電平線、所述第二電平線、所述第三電平線的電平依次降低或升高。本發明實施例提供的ESD保護電路采用低成本的耗盡型薄膜晶體管，在正常工作時，可以有效避免信號線向第一電平線或第二電平線釋放大量電流，保證顯示裝置內部陣列正常工作；在發生ESD時，能迅速釋放信號線上積累的電荷，保證顯示裝置內部陣列免受靜電傷害。因此，本發明實施例可以實現利用低成本的耗盡型薄膜晶體管完成靜電釋放，降低ESD保護電路的成本，從而降低包括該保護電路的顯示裝置的生產成本。
顯然，本領域的技術人員可以對本發明進行各種改動和變型而不脫離本發明的精神和范圍。這樣，倘若對本發明的這些修改和變型屬于本發明權利要求及其等同技術的范圍之內，則本發明也意圖包含這些改動和變型在內。
權利要求
1.一種靜電放電保護電路，其特征在于，該保護電路包括耗盡型的第一薄膜晶體管、耗盡型的第二薄膜晶體管、耗盡型的第三薄膜晶體管及分壓單元，其中， 所述第一薄膜晶體管，漏極與第一電平線相連，柵極與信號線相連，源極與所述第二薄膜晶體管的柵極以及所述分壓單元相連； 所述第二薄膜晶體管，漏極與所述第一電平線相連，柵極與所述第一薄膜晶體管的源極相連，源極與所述信號線相連； 所述第三薄膜晶體管，漏極與所述信號線相連，柵極與第三電平線相連，源極與第二電平線相連； 所述分壓單元，連接所述第一薄膜晶體管的源極和所述第二電平線。
2.如權利要求I所述的保護電路，其特征在于，所述分壓單元包括分壓電阻或耗盡型 薄膜晶體管。
3.如權利要求2所述的保護電路，其特征在于，當所述分壓單元包括耗盡型的第四薄膜晶體管時，則 所述第四薄膜晶體管，漏極與所述第一薄膜晶體管的源極相連，柵極與所述第二電平線相連，源極與所述第二電平線相連。
4.如權利要求3所述的保護電路，其特征在于，所述第四薄膜晶體管的有效溝道區寬長比小于所述第一薄膜晶體管、所述第二薄膜晶體管及所述第三薄膜晶體管的有效溝道區寬長比。
5.如權利要求I所述的保護電路，其特征在于，當所述第一薄膜晶體管、所述第二薄膜晶體管、所述第三薄膜晶體管均為N型薄膜晶體管時，則 所述第一電平線、所述第二電平線、所述第三電平線的電平依次降低。
6.如權利要求I所述的保護電路，其特征在于，當所述第一薄膜晶體管、所述第二薄膜晶體管、所述第三薄膜晶體管均為P型薄膜晶體管時，則 所述第一電平線、所述第二電平線、所述第三電平線的電平依次升高。
7.如權利要求I 6中任意一項所述的保護電路，其特征在于，所述信號線包括數據線或柵極線。
8.—種顯示裝置，其特征在于，包括權利要求I所述的保護電路，該保護電路包括耗盡型的第一薄膜晶體管、耗盡型的第二薄膜晶體管、耗盡型的第三薄膜晶體管及分壓單元，其中， 所述第一薄膜晶體管，漏極與第一電平線相連，柵極與信號線相連，源極與所述第二薄膜晶體管的柵極以及所述分壓單元相連； 所述第二薄膜晶體管，漏極與所述第一電平線相連，柵極與所述第一薄膜晶體管的源極相連，源極與所述信號線相連； 所述第三薄膜晶體管，漏極與所述信號線相連，柵極與第三電平線相連，源極與第二電平線相連； 所述分壓單元，連接所述第一薄膜晶體管的源極和所述第二電平線。
9.如權利要求8所述的顯示裝置，其特征在于，當所述第一薄膜晶體管、所述第二薄膜晶體管、所述第三薄膜晶體管均為N型薄膜晶體管時，則 所述第一電平線、所述第二電平線、所述第三電平線的電平依次降低。
10.如權利要求8所述的顯示裝置，其特征在干，當所述第一薄膜晶體管、所述第二薄膜晶體管、所述第三薄膜晶體管均為P型薄膜晶體管時，則 所述第一電平線、所 述第二電平線、所述第三電平線的電平依次升高。
全文摘要
本發明公開了一種ESD保護電路及包括該保護電路的顯示裝置，該保護電路包括耗盡型的第一薄膜晶體管、耗盡型的第二薄膜晶體管、耗盡型的第三薄膜晶體管及分壓單元。在正常工作時，可以有效避免信號線釋放大量電流，保證顯示裝置內部陣列正常工作；在發生ESD時，能迅速釋放信號線上積累的靜電荷，保證顯示裝置內部陣列免受靜電傷害，因此，應用本發明，可以利用低成本的耗盡型薄膜晶體管實現靜電釋放，降低ESD保護電路的生產成本，從而降低包括該保護電路的顯示裝置的生產成本。
文檔編號H02H9/02GK102651547SQ201210008979
公開日2012年8月29日 申請日期2012年1月12日 優先權日2012年1月12日
發明者吳仲遠, 段立業 申請人:京東方科技集團股份有限公司