專利名稱：一種面積優化的混合信號偽三型補償電路的制作方法
技術領域：
本發明涉及電源技術領域，確切地說涉及一種可應用于集成DC/DC環路的混合信號偽三型補償電路。
背景技術：
電源管理單元(Power Management Unit,簡稱PMU)具有高效和適應各種負載需求的特點，因此被廣泛的應用于各類便攜式電子產品中，比如手機、平板電腦、MP3等。一個PMU中一般包含幾路DC/DC變換器。DC/DC變換器按照控制方式可分為電壓模和電流模，電壓模具有更簡單的控制電路、更低的噪聲敏感度和更高的效率等優勢。因此，實際應用電 路中更多的是采用電壓模控制方式。為了獲得更快的響應速度，Buck變換器中一般采用三型補償。如公開號為CN201708696U，
公開日為2011年I月12日的中國專利文獻公開了一種適用于輸出電源電壓連續變化的Buck變換器的電路。該電路輸入端為一個雙差分輸入單端輸出放大器接成的單位增益反饋放大器。通過該放大器取出反饋電壓和參考電壓的差值送給后級的補償器網絡，與一般的Buck變換器中將參考電壓直接加在補償器網絡的正輸入端相比，去除了由于補償器正輸入端到輸出的前饋通路引入的誤差量，使Buck變換器的輸出能夠準確跟隨信號幅度，產生一個連續時間的與信號成比例的電壓，供給信號放大、功率輸出的電源。但以上述專利文獻為代表的Buck變換器中一般采用三型補償，傳統的三型補償需要很大的電阻和電容，無法片內集成，其結構如圖I所示。

發明內容
本發明所要解決的技術問題是提供一種可應用于集成DC/DC環路的混合信號偽三型補償電路，該偽三型補償不僅可以產生類似傳統三型補償的頻率響應，而且只需要一個小于3pF的電容，極大地減少了片上器件面積，降低了電路成本。本發明是通過采用下述技術方案實現的
一種面積優化的混合信號偽三型補償電路，其特征在于包括高通濾波器、低通濾波器和鋸齒波產生電路，所述高通濾波器將反饋電壓與基準電壓的差值轉換成誤差電流，所述低通濾波器將誤差電流轉換成電壓信號，為PWM比較器提供一個輸入電壓，所述鋸齒波產生電路將電源成正比的電流與誤差電流之和轉化成鋸齒波電壓，為PWM比較器提供另一個輸入電壓。所述高通濾波器由偏置電路，零極點產生電路，電流轉電壓電路，跨導放大電路和誤差電流鏡像電路五部分組成；偏置電路由一個偏置源IB和一個NMOS管M21組成；零極點產生電路由六個PMOS管一分別是Ml、M2、M5、M6、M7和M8，六個NMOS管一分別是M3、M4、M22、M23、M24和M25，兩個電阻一分別是Rl、R2，和兩個電容一分別是Cl和C2組成；電流轉電壓電路由兩個PMOS管一分別是Mll和M12，兩個NMOS管一分別是M9和MlO和兩個電阻一分別是R3和R4組成；跨導放大電路由四個PMOS管一分別是M15、M16、M17和M18，和五個NMOS管一分別是M13、M14、M19、M20和M26組成；誤差電流鏡像電路由一個PMOS管M印和一個NMOS管Men組成。所述偏置電路的連接關系為偏置源IB跨接在電源VDD和NMOS管M21的漏上，NMOS管M21柵與漏短接，其源接地電位VSS ;偏置電路為零極點電路、電流轉電壓電路和跨導放大電路提供電流偏置。所述零極點產生電路的連接關系為PM0S管Ml、M2的柵分別連接輸入信號Vfb和Veef,電阻Rl與R2串聯連接到PMOS管Ml和M2的源兩端，PMOS管M5和M6的漏分別連接到PMOS管Ml和M2的源，PMOS管M5和M6的源均連接到電源VDD ；電容Cl跨接在PMOS管Ml的源和PMOS管M5的柵上；電容C2跨接在PMOS管M2的源和PMOS管M6的柵上；PM0S管M7的漏與柵短接并與PMOS管M5的柵相連；PM0S管M8的漏與柵短接并與PMOS管M6的柵相連；PM0S管M7與M8的源連接到電源VDD ；NM0S管M3與M4的柵分別連接到NMOS管Ml 與M2的漏，NMOS管M3與M4的漏分別連接到NMOS管Ml與M2的源；NM0S管M3與M4的源均連接到地點位VSS ；NM0S管M22、M23、M24、M25的柵連接到偏置電路中NMOS管M21的柵；NMOS管M22、M23、M24、M25的源均接地電位VSS ；NM0S管M22、M23、M24、M25的漏分別連接到PMOS管M7、M1、M2和M8的漏，零極點產生電路的輸出為流過NMOS管M3和M4的電流。所述電流轉電壓電路的連接關系為NM0S管M9與MlO的柵分別和PMOS管Ml與M2的漏相連；PM0S管Mll和M12的柵與漏短接，源都連接到電源VDD ；電阻R3與R4分別跨接在PMOS管Mll的漏與NMOS管M9的漏兩端和PMOS管M12的漏與NMOS管MlO的漏兩端；NMOS管M9與MlO的源均連接到地點位VSS ；NM0S管M9和MlO分別鏡像流過NMOS管M3和M4的電流，并通過PMOS管M11、M12，電阻R3和R4轉換為電壓信號。所述跨導放大電路的連接關系為NM0S管M13與M14的柵分別連接到NMOS管M9與MlO的漏，NMOS管M13與M14的源短接并與NMOS管M25的漏相連；PM0S管M15柵與漏短接，并連接到NMOS管M13的漏；PM0S管M16柵與漏短接，并連接到NMOS管M14的漏；PM0S管M17的柵與PMOS管M15的柵相連，漏與NMOS管M19的漏和柵相連；PM0S管M18的柵與PMOS管M16的柵相連，漏與NMOS管M20的漏相連；NM0S管M20的柵與NMOS管M19的柵相連；PM0S管M15、M16、M17和M18的源均連接到電源VDD ；NM0S管M19、M20、M26的源均接地電位VSS，其柵均連接到偏置源IB的負端；跨導放大電路為誤差信號提供增益，其輸出為電流誤差信號。誤差電流鏡像電路的連接關系為PM0S管M印的柵與PMOS管M16柵相連，PMOS管Mep的源連接電源VDD，PMOS管M印的漏為輸出端iP ；NM0S管Men的柵與NMOS管M19柵相連，NMOS管Men的源連接地電位VSS，NM0S管Men的漏為輸出端iN ;誤差電流鏡像電路鏡像誤差電流的差分量為低通濾波電路提供輸入信號。所述低通濾波器由ADC、數字積分器和DAC組成，ADC將誤差電流數字化，數字積分器將數字化的信號積分，最后通過DAC將積分后的數字信號再次轉換為模擬量，連接關系為，誤差信號iP和iN流入ADC輸入端，ADC輸出連接到數字積分器的輸入端，數字積分器輸出連接到DAC的輸入端，DAC的輸出為最終的輸出信號。數字積分器構成了一個低通濾波器，通過ADC和DAC的轉換，使其處理的信號均為數字信號，同時也不需要模擬低通濾波器的大電容。所述鋸齒波產生電路，由三個PMOS管一分別是Ml、M2和M3，三個NMOS管一分別是M4、M5、放電管M。，兩個電流源一分別是IB和Ictoge,和電容Cc組成，其中NM0S管M4、M5，PMOS管M2、M3和電流源IB組成了偏置電路，給PMOS管Ml提供固定偏置電壓；輸入電流ie OT與Idmge在PMOS管Ml的源相加給電容C。充電，在時鐘CLK控制開關下產生鋸齒波；連接關系為輸入電流信號與電流源Idiaw的負端和PMOS管Ml的源相連；PM0S管M2的柵和漏與PMOS管M3的源相連；PM0S管M3的柵和漏與NMOS管M4的漏相連；NM0S管M5的柵、漏與偏置源IB的負端連接在一起，并與NMOS管M4的柵相連；電容C。正端、PMOS管Ml的漏與放電管Mc的漏相連；電流源Ieha,ge、IB的正端與PMOS管M2的源均連接到電源VDD ;放電管Mc的源、電容C。的負端和匪OS管M4、M5的源均連接到地點位VSS。偏置電路將PMOS管Ml的柵電位固定，Ml的源電位也基本不變，避免了充點電容C。正端鋸齒波電壓對輸入端靜態工作點的影響；時鐘信號CLK為占空比極小的方波，其為O時，電容C。正端電位線性上升，其變為I時，電容C。正端電位被迅速拉低到地電位VSS，產生鋸齒波輸出信號Vramp,為PWM比較器提供一個輸入端。 與現有技術相比，本發明所達到的技術效果如下
本發明所述的面積優化的混合信號偽三型補償，在保證與傳統的三型補償相同性能的前提下極大地減少了片上器件面積，降低了芯片成本。本發明提出的補償主要應用于Buck變換器。將本發明所述偽三型補償應用到一例具體的Buck變換器中，圖7、圖8、圖9和圖10分別為利用MATLAB仿真軟件對低通濾波器、高通濾波器，偽三型補償和變換器整體環路的頻率響應仿真圖，從圖中可以看出低通濾波器和高通濾波器通過組合在PWM比較器前相加得到了類似傳統三型補償的頻率響應。圖11是采用了本發明所述的偽三型補償的Buck電路負載電流從800mA階躍到400mA和從400mA階躍到800mA的仿真圖，其中，輸入電壓為
3.3V，輸出電壓為IV，開關頻率為2. 25MHz ο除此之外，還具有以下優點
I、片上器件面積會極大地減小
傳統的補償需要很大的電容，片上電位面積電容值很小，大電容意味著很大的片上面積。本發明所述偽三型補償的低通濾波器采用數字方法實現，高通濾波器采用電容倍增技術，使其需要的電容減小80%以上，因此，片上電容極大地減小，片上器件面積極大地減小。2、有效抑制開關動作產生的高頻噪聲
在本發明所述的偽三型補償中，誤差信號經過高通濾波器產生誤差電流與電源電壓成正比的電流相加對電容充電產生鋸齒波。由于電容器具有積分作用，誤差信號中的開關動作產生的高頻噪聲會被電容濾去，所以所述偽三型補償可以有效抑制開關動作產生的高頻噪聲。


下面將結合說明書附圖和具體實施方式
對本發明作進一步的詳細說明，其中
圖I:傳統三型補償電路示意圖。圖2 :應用了本發明所述補償的Buck變換器。圖3:高通濾波器電路圖。
圖4:低通濾波器框圖。圖5:鋸齒波產生電路圖。圖6 :采用本發明的偽三型補償的Buck電路的小信號環路傳輸函數。圖7 :采用本發明的一例Buck變換器中數字低通濾波器的頻率響應MATLAB仿真圖。圖8 :采用本發明的一例Buck變換器中高通濾波器的頻率響應MATLAB仿真圖。圖9 :采用本發明的一例Buck變換器中偽三型補償的頻率響應MATLAB仿真圖。圖10 :采用本發明的一例Buck變換器環路頻率響應MATLAB仿真圖。
圖11 :采用本發明的偽三型補償的Buck電路的負載階躍響應仿真波形。
具體實施例方式實施例I
作為本發明的一較佳實施方式，本發明公開了一種面積優化的混合信號偽三型補償電路，包括高通濾波器、低通濾波器和鋸齒波產生電路，所述高通濾波器將反饋電壓與基準電壓的差值轉換成誤差電流，所述低通濾波器將誤差電流轉換成電壓信號，為PWM比較器提供一個輸入電壓，所述鋸齒波產生電路將電源成正比的電流與誤差電流之和轉化成鋸齒波電壓，為PWM比較器提供另一個輸入電壓。實施例2
本發明的最佳實施方式為本發明所述一種面積優化的混合信號偽三型補償電路框圖如圖2中虛線部分所示，其特征在于，包括高通濾波器、低通濾波器、鋸齒波產生電路。所述高通濾波器將反饋電壓與基準電壓的差值轉換成誤差電流。所述低通濾波器是將誤差電流轉換成電壓信號，為PWM比較器提供一個輸入電壓。所述鋸齒波產生電路是將電源成正比的電流與誤差電流之和轉化成鋸齒波電壓，為PWM比較器提供另一個輸入電壓。所述高通濾波器，如圖3所示，由偏置電路，零極點產生電路，電流轉電壓電路，跨導放大電路和誤差電流鏡像電路五部分組成。偏置電路由一個偏置源(IB)和一個NMOS管(M21)組成；零極點產生電路由六個PMOS管(M1、M2、M5、M6、M7、M8)，六個NMOS管(M3、M4、M22、M23、M24、M25)，兩個電阻(Rl、R2)和兩個電容(Cl、C2)組成；電流轉電壓電路由兩個PMOS管(M11、M12)，兩個NMOS管(M9、M10)和兩個電阻(R3、R4)組成；跨導放大電路由四個PMOS 管(M15、M16、M17、M18)和五個 NMOS 管(M13、M14、M19、M20、M26)組成；誤差電流鏡像電路由一個PMOS管(Mep)和一個NMOS管(Men)組成。偏置電路的連接關系為偏置源(IB)跨接在電源VDD和NMOS管M21的漏上，NMOS管M21柵與漏短接，其源接地電位VSS。偏置電路為零極點電路、電流轉電壓電路和跨導放大電路提供電流偏置。零極點產生電路的連接關系為PM0S管Ml、M2的柵分別連接輸入信號Vfb和VKEF，電阻Rl與R2串聯連接到PMOS管Ml和M2的源兩端，PMOS管M5和M6的漏分別連接到PMOS管Ml和M2的源，他們的源均連接到電源VDD，電容Cl跨接在PMOS管Ml的源和PMOS管M5的柵上，電容C2跨接在PMOS管M2的源和PMOS管M6的柵上，PMOS管M7的漏與柵短接并與PMOS管M5的柵相連；PM0S管M8的漏與柵短接并與PMOS管M6的柵相連；PM0S管M7與M8的源連接到電源VDD ；NM0S管M3與M4的柵分別連接到NMOS管Ml與M2的漏，NMOS管M3與M4的漏分別連接到NMOS管Ml與M2的源；NM0S管M3與M4的源均連接到地點位VSS ；NM0S管M22、M23、M24、M25的柵連接到偏置電路中NMOS管M21的柵；NM0S管M22、M23、M24、M25的源均接地電位VSS ；NM0S管M22、M23、M24、M25的漏分別連接到PMOS管M7、Ml、M2和M8的漏，零極點產生電路的輸出為流過NMOS管M3和M4的電流。電流轉電壓電路的連接關系為NM0S管M9與MlO的柵分別連接和PMOS管Ml與M2的漏相連，PMOS管Mll和M12柵與漏短接，源都連接到電源VDD，電阻R3與R4分別跨接在PMOS管Mll的漏與NMOS管M9的漏兩端和PMOS管M12的漏與NMOS管MlO的漏兩端，NMOS管M9與MlO的源均連接到地點位VSS。NMOS管M9和MlO分別鏡像流過NMOS管M3和M4的電流，并通過PMOS管Mil、M12，電阻R3、R4轉換為電壓信號。跨導放大電路的連接關系為NM0S管M13與M14的柵分別連接到NMOS管M9與MlO的漏，MOS管M13與M14的源短接并與NMOS管M25的漏相連，PMOS管M15柵與漏短接，并連接到NMOS管M13的漏，PMOS管M16柵與漏短接，并連接到NMOS管M14的漏，PMOS管M17的柵與PMOS管M15的柵相連，漏與匪OS管M19的漏和柵相連，PMOS管M18的柵與PMOS管 M16的柵相連，漏與NMOS管M20的漏相連，NMOS管M20的柵與NMOS管M19的柵相連，PMOS管M15、M16、M17、M18的源均連接到電源VDD，NMOS管M19、M20、M26的源均接地電位VSS，其柵均連接到偏置源IB的負端。跨導放大電路為誤差信號提供增益，其輸出為電流誤差信號。誤差電流鏡像電路的連接關系為PM0S管M印的柵與PMOS管M16柵相連，源連接電源VDD，漏為輸出端iP，NMOS管Men的柵與NMOS管M19柵相連，源連接地電位VSS，漏為輸出端iN。誤差電流鏡像電路鏡像誤差電流的差分量為低通濾波電路提供輸入信號。所述低通濾波器，如圖4所示，由ADC、數字積分器和DAC組成。其特征在于，ADC將誤差電流數字化，數字積分器將數字化的信號積分，最后通過DAC將積分后的數字信號再次轉換為模擬量，達到低通濾波的效果。其連接關系為，誤差信號iP和iN流入ADC輸入端，ADC輸出連接到數字積分器的輸入端，數字積分器輸出連接到DAC的輸入端，DAC的輸出為最終的輸出信號。數字積分器構成了一個低通濾波器，通過ADC和DAC的轉換，使其處理的信號均為數字信號，同時也不需要模擬低通濾波器的大電容。所述鋸齒波產生電路，如圖5所示，由三個PMOS管(M1、M2、M3)，三個NMOS管(M4、M5、Mc)，兩個電流源(IB、Icharge)和電容Cc組成。其特征在于，NMOS管M4、M5，PMOS管M2、M3和電流源IB組成了偏置電路，給PMOS管Ml提供固定偏置電壓。輸入電流ie OT與Ictoge在PMOS管Ml的源相加給電容C。充電，在時鐘CLK控制開關下產生鋸齒波。其連接關系為，輸入電流信號iem,與電流源Icharge的負端，PMOS管Ml的源相連，PMOS管M2的柵和漏與PMOS管M3的源相連，PMOS管M3的柵和漏與NMOS管M4的漏相連，NMOS管M5的柵、漏與偏置源IB的負端連接在一起，并與NMOS管M4的柵相連，電容C。正端、PMOS管Ml的漏與放電管Mc的漏相連，電流源Ieha,ge、IB的正端與PMOS管M2的源均連接到電源VDD，放電管Mc的源、電容C。的負端和NMOS管M4、M5的源均連接到地點位VSS。偏置電路將PMOS管Ml的柵電位固定，Ml的源電位也基本不變，避免了充點電容C。正端鋸齒波電壓對輸入端靜態工作點的影響。時鐘信號CLK為占空比極小的方波，其為O時，電容C。正端電位線性上升，其變為I時，電容C。正端電位被迅速拉低到地電位VSS，產生鋸齒波輸出信號vramp，為PWM比較器提供一個輸入端。
實施例3
下面結合附圖對本發明的面積優化的混合信號偽三型補償的原理進行闡述。該面積優化的混合信號偽三型補償應用于Buck變換器的框圖如圖2所示。Buck電路輸出電壓Vfb與高通濾波器的正向輸入端相連，參考基準電壓與高通濾波器的負端相連。經過高通濾波器的處理，輸出電流U其對Buck輸出電壓與參考基準電壓的差值的放大，其輸出電流可以表不為
權利要求
1.一種面積優化的混合信號偽三型補償電路，其特征在于包括高通濾波器、低通濾波器和鋸齒波產生電路，所述高通濾波器將反饋電壓與基準電壓的差值轉換成誤差電流，所述低通濾波器將誤差電流轉換成電壓信號，為PWM比較器提供一個輸入電壓，所述鋸齒波產生電路將電源成正比的電流與誤差電流之和轉化成鋸齒波電壓，為PWM比較器提供另一個輸入電壓。
2.根據權利要求I所述的一種面積優化的混合信號偽三型補償電路，其特征在于所述高通濾波器由偏置電路，零極點產生電路，電流轉電壓電路，跨導放大電路和誤差電流鏡像電路五部分組成；偏置電路由一個偏置源IB和一個NMOS管M21組成；零極點產生電路由六個 PMOS 管一分別是 Ml、M2、M5、M6、M7 和 M8，六個 NMOS 管一分別是 M3、M4、M22、M23、M24和M25，兩個電阻一分別是Rl、R2，和兩個電容一分別是Cl和C2組成；電流轉電壓電路由兩個PMOS管一分別是Mll和M12，兩個NMOS管一分別是M9和MlO和兩個電阻一分別是R3和R4組成；跨導放大電路由四個PMOS管一分別是M15、M16、M17和M18，和五個NMOS管一分別是M13、M14、M19、M20和M26組成；誤差電流鏡像電路由一個PMOS管M印和一個NMOS管Men組成。
3.根據權利要求2所述的一種面積優化的混合信號偽三型補償電路，其特征在于所述偏置電路的連接關系為偏置源IB跨接在電源VDD和NMOS管M21的漏上，NMOS管M21柵與漏短接，其源接地電位VSS ;偏置電路為零極點電路、電流轉電壓電路和跨導放大電路提供電流偏置。
4.根據權利要求3所述的一種面積優化的混合信號偽三型補償電路，其特征在于所述零極點產生電路的連接關系為=PMOS管M1、M2的柵分別連接輸入信號Vfb和VKEF，電阻Rl與R2串聯連接到PMOS管Ml和M2的源兩端，PMOS管M5和M6的漏分別連接到PMOS管Ml和M2的源，PMOS管M5和M6的源均連接到電源VDD ；電容Cl跨接在PMOS管Ml的源和PMOS管M5的柵上；電容C2跨接在PMOS管M2的源和PMOS管M6的柵上；PM0S管M7的漏與柵短接并與PMOS管M5的柵相連；PM0S管M8的漏與柵短接并與PMOS管M6的柵相連；PM0S管M7與M8的源連接到電源VDD ；NM0S管M3與M4的柵分別連接到NMOS管Ml與M2的漏，NMOS管M3與M4的漏分別連接到NMOS管Ml與M2的源；NM0S管M3與M4的源均連接到地點位VSS ;NM0S管M22、M23、M24、M25的柵連接到偏置電路中NMOS管M21的柵；NM0S管M22、M23、M24、M25的源均接地電位VSS ;NM0S管M22、M23、M24、M25的漏分別連接到PMOS管M7、Ml、M2和M8的漏，零極點產生電路的輸出為流過NMOS管M3和M4的電流。
5.根據權利要求4所述的一種面積優化的混合信號偽三型補償電路，其特征在于所述電流轉電壓電路的連接關系為=NMOS管M9與MlO的柵分別和PMOS管Ml與M2的漏相連；PMOS管Mll和M12的柵與漏短接，源都連接到電源VDD ；電阻R3與R4分別跨接在PMOS管Mll的漏與NMOS管M9的漏兩端和PMOS管M12的漏與NMOS管MlO的漏兩端；NM0S管M9與MlO的源均連接到地點位VSS ；NM0S管M9和MlO分別鏡像流過NMOS管M3和M4的電流，并通過PMOS管Mil、Ml2，電阻R3和R4轉換為電壓信號。
6.根據權利要求5所述的一種面積優化的混合信號偽三型補償電路，其特征在于所述跨導放大電路的連接關系為NM0S管M13與M14的柵分別連接到NMOS管M9與MlO的漏，NMOS管M13與M14的源短接并與NMOS管M25的漏相連；PM0S管M15柵與漏短接，并連接到NMOS管M13的漏；PM0S管M16柵與漏短接，并連接到NMOS管M14的漏；PM0S管M17的柵與PMOS管M15的柵相連，漏與NMOS管M19的漏和柵相連；PM0S管M18的柵與PMOS管M16的柵相連，漏與NMOS管M20的漏相連；NM0S管M20的柵與NMOS管M19的柵相連；PM0S管M15、M16、M17和M18的源均連接到電源VDD ;NM0S管M19、M20、M26的源均接地電位VSS，其柵均連接到偏置源IB的負端；跨導放大電路為誤差信號提供增益，其輸出為電流誤差信號。
7.根據權利要求6所述的一種面積優化的混合信號偽三型補償電路，其特征在于誤差電流鏡像電路的連接關系為PM0S管M印的柵與PMOS管M16柵相連，PMOS管M印的源連接電源VDD，PMOS管M印的漏為輸出端iP ；NM0S管Men的柵與NMOS管M19柵相連，NMOS管Men的源連接地電位VSS，NM0S管Men的漏為輸出端iN ;誤差電流鏡像電路鏡像誤差電流的差分量為低通濾波電路提供輸入信號。
8.根據權利要求I所述的一種面積優化的混合信號偽三型補償電路，其特征在于所述低通濾波器由ADC、數字積分器和DAC組成，ADC將誤差電流數字化，數字積分器將數字化的信號積分，最后通過DAC將積分后的數字信號再次轉換為模擬量，連接關系為，誤差信號ip和iN流入ADC輸入端，ADC輸出連接到數字積分器的輸入端，數字積分器輸出連接到DAC的輸入端，DAC的輸出為最終的輸出信號。
9.根據權利要求I所述的一種面積優化的混合信號偽三型補償電路，其特征在于所述鋸齒波產生電路，由三個PMOS管一分別是Ml、M2和M3，三個NMOS管一分別是M4、M5、放電管M。，兩個電流源一分別是IB和Ietoge,和電容C。組成，其中NM0S管M4、M5，PMOS管M2、M3和電流源IB組成了偏置電路，給PMOS管Ml提供固定偏置電壓；輸入電流ie OT與Ictoge在PMOS管Ml的源相加給電容C。充電，在時鐘CLK控制開關下產生鋸齒波；連接關系為輸入電流信號iem,與電流源Icharge的負端和PMOS管Ml的源相連；PM0S管M2的柵和漏與PMOS管M3的源相連；PM0S管M3的柵和漏與NMOS管M4的漏相連；NM0S管M5的柵、漏與偏置源IB的負端連接在一起，并與NMOS管M4的柵相連；電容C。正端、PMOS管Ml的漏與放電管Mc的漏相連；電流源Ieha,ge、IB的正端與PMOS管M2的源均連接到電源VDD ;放電管Mc的源、電容C。的負端和NMOS管M4、M5的源均連接到地點位VSS。
全文摘要
本發明公開了一種面積優化的混合信號偽三型補償電路，涉及電源技術領域，包括高通濾波器、低通濾波器和鋸齒波產生電路，所述高通濾波器將反饋電壓與基準電壓的差值轉換成誤差電流，所述低通濾波器將誤差電流轉換成電壓信號，為PWM比較器提供一個輸入電壓，所述鋸齒波產生電路將電源成正比的電流與誤差電流之和轉化成鋸齒波電壓，為PWM比較器提供另一個輸入電壓。該偽三型補償不僅可以產生類似傳統三型補償的頻率響應，而且只需要一個小于3pF的電容，極大地減少了片上器件面積，降低了電路成本。
文檔編號H02M3/155GK102882374SQ20121034341
公開日2013年1月16日 申請日期2012年9月17日 優先權日2012年9月17日
發明者甄少偉, 胡烽, 龔靖, 龔劍, 羅萍, 賀雅娟 申請人:電子科技大學